JP2785074B2 - 信号取込み回路 - Google Patents
信号取込み回路Info
- Publication number
- JP2785074B2 JP2785074B2 JP40504890A JP40504890A JP2785074B2 JP 2785074 B2 JP2785074 B2 JP 2785074B2 JP 40504890 A JP40504890 A JP 40504890A JP 40504890 A JP40504890 A JP 40504890A JP 2785074 B2 JP2785074 B2 JP 2785074B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- pulse
- peak detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【産業上の利用分野】この発明は例えばスペクトルアナ
ライザにおいて検波出力の波形信号を周期的にサンプル
ホールドし、そのサンプルホールド値をデジタル信号に
変換して取込み、デジタル処理するために用いられ、特
に、サンプルホールド周期中に生じる信号のパルス状部
分の取込みをも可能とした信号取込み回路に関する。
ライザにおいて検波出力の波形信号を周期的にサンプル
ホールドし、そのサンプルホールド値をデジタル信号に
変換して取込み、デジタル処理するために用いられ、特
に、サンプルホールド周期中に生じる信号のパルス状部
分の取込みをも可能とした信号取込み回路に関する。
【０００２】
【従来の技術】図３に従来の信号取込み回路を示す。例
えばスペクトルアナライザにおける検波出力が入力信号
として入力端子１１から正ピーク検出回路１２及び負ピ
ーク検出回路１３へ供給され、これらピーク検出回路１
２，１３の何れか一方の出力がスイッチ１４を通じてサ
ンプルホールド回路１５へ供給される。パルス発生回路
１６から出力される一定周期のパルスによりサンプルホ
ールド回路１５の入力がサンプルされ、その値が保持さ
れる。パルス発生回路１６の出力パルスが遅延回路１７
でわずか遅延され、その遅延パルスにより正ピーク検出
回路１２及び負ピーク検出回路１３の各検出ピーク値が
クリアされる。サンプルホールド回路１５の出力はＡＤ
変換器１８でデジタル信号に変換され、そのデジタル信
号は例えば信号デシタル処理回路１９で処理され、更に
必要に応じて表示される。
えばスペクトルアナライザにおける検波出力が入力信号
として入力端子１１から正ピーク検出回路１２及び負ピ
ーク検出回路１３へ供給され、これらピーク検出回路１
２，１３の何れか一方の出力がスイッチ１４を通じてサ
ンプルホールド回路１５へ供給される。パルス発生回路
１６から出力される一定周期のパルスによりサンプルホ
ールド回路１５の入力がサンプルされ、その値が保持さ
れる。パルス発生回路１６の出力パルスが遅延回路１７
でわずか遅延され、その遅延パルスにより正ピーク検出
回路１２及び負ピーク検出回路１３の各検出ピーク値が
クリアされる。サンプルホールド回路１５の出力はＡＤ
変換器１８でデジタル信号に変換され、そのデジタル信
号は例えば信号デシタル処理回路１９で処理され、更に
必要に応じて表示される。
【０００３】サンプルホールド回路１５の出力と入力端
子１１の入力信号とが傾斜検出器２１で比較され、その
傾斜検出器２１の比較結果は遅延回路１７の出力でＤ形
フリップフロップ２２に取込まれる。Ｄ形フリップフロ
ップ２２の出力はオア回路２３を通じてスイッチ１４に
対し切替え制御信号として供給される。サンプルホール
ド回路１５の出力より入力信号の方が大きいと、傾斜検
出器２１の出力は高レベルとなり、つまり入力信号が正
の傾斜であると検出され、この高レベルがＤ形フリップ
フロップ２２に取込まれ、スイッチ１４は正ピーク検出
回路１２側に切替えられる。サンプルホールド回路１５
の出力よりも入力信号の方が小さいと、傾斜検出器２１
の出力が低レベルとなり、入力信号が負の傾斜であると
検出され、この低レベルがＤ形フリップフロップ２２に
取込まれ、スイッチ１４は負ピーク検出回路１３側に切
替えられる。
子１１の入力信号とが傾斜検出器２１で比較され、その
傾斜検出器２１の比較結果は遅延回路１７の出力でＤ形
フリップフロップ２２に取込まれる。Ｄ形フリップフロ
ップ２２の出力はオア回路２３を通じてスイッチ１４に
対し切替え制御信号として供給される。サンプルホール
ド回路１５の出力より入力信号の方が大きいと、傾斜検
出器２１の出力は高レベルとなり、つまり入力信号が正
の傾斜であると検出され、この高レベルがＤ形フリップ
フロップ２２に取込まれ、スイッチ１４は正ピーク検出
回路１２側に切替えられる。サンプルホールド回路１５
の出力よりも入力信号の方が小さいと、傾斜検出器２１
の出力が低レベルとなり、入力信号が負の傾斜であると
検出され、この低レベルがＤ形フリップフロップ２２に
取込まれ、スイッチ１４は負ピーク検出回路１３側に切
替えられる。
【０００４】このようにして入力信号が上昇状態では各
サンプリング周期中における入力信号の正のピーク値が
サンプルホールド回路１５に取込まれ、入力信号が下降
状態では各サンプリング周期中における入力信号の負の
ピーク値がサンプルホールド回路１５に取込まれる。図
４に示すように各サンプリングパルス（Ａ）に対し、傾
斜検出器２１の出力が同図Ｂに示すように変化し、その
高レベルＨ出力で、同図Ｃに示すようにスイッチ１４が
正ピーク検出回路１２側に、低レベルＬ出力で負ピーク
検出回路１３側に切替え接続され、入力信号が同図Ｄに
示すように変化する場合は、サンプリング周期区間Ｔ1
の途中で入力信号が上昇から、下降に変化している。こ
のため次のサンプリング周期区間Ｔ2ではサンプルホー
ルド回路１５の出力レベルＬ1 よりも入力信号が小さ
く、サンプルホールド回路１５は負ピーク検出回路１３
側に切替っている。この区間Ｔ2 で入力信号は下降状態
にあるが途中で正のパルス状部２４がある場合このパル
ス状部２４の信号が失われる。
サンプリング周期中における入力信号の正のピーク値が
サンプルホールド回路１５に取込まれ、入力信号が下降
状態では各サンプリング周期中における入力信号の負の
ピーク値がサンプルホールド回路１５に取込まれる。図
４に示すように各サンプリングパルス（Ａ）に対し、傾
斜検出器２１の出力が同図Ｂに示すように変化し、その
高レベルＨ出力で、同図Ｃに示すようにスイッチ１４が
正ピーク検出回路１２側に、低レベルＬ出力で負ピーク
検出回路１３側に切替え接続され、入力信号が同図Ｄに
示すように変化する場合は、サンプリング周期区間Ｔ1
の途中で入力信号が上昇から、下降に変化している。こ
のため次のサンプリング周期区間Ｔ2ではサンプルホー
ルド回路１５の出力レベルＬ1 よりも入力信号が小さ
く、サンプルホールド回路１５は負ピーク検出回路１３
側に切替っている。この区間Ｔ2 で入力信号は下降状態
にあるが途中で正のパルス状部２４がある場合このパル
ス状部２４の信号が失われる。
【０００５】このため従来においては図３に示すよう
に、入力信号と、正ピーク検出回路１２の出力とが電圧
比較器２５で比較され、入力信号中に正パルス状部２４
が存在すると、その部分で図４Ｅに示すように電圧比較
器２５の出力が高レベルに反転し、その高レベルの立上
りでフリップフロップ２６がセットされ、フリップフロ
ップ２６のＱ出力が遅延回路１７の出力でＤ形フリップ
フロップ２７に取込まれ、Ｄ形フリップフロップ２７の
高レベル出力がオア回路２３通じてスイッチ１４へ制御
信号として供給され、スイッチ１４が正ピーク検出回路
１２側に強制的に切替えられる。この際にオア回路２３
の出力が遅延回路２８でわずか遅延されてスイッチ１４
へ制御信号として供給されると共に遅延回路２８を通じ
ることなくゲート２９とインバータ３１とへ供給され、
インバータ３１の出力はゲート３２へ供給され、ゲート
２９，３２をそれぞれ通じて遅延回路１７の出力パルス
により正ピーク検出回路１２、負ピーク検出回路１３が
クリアされ、つまりサンプルホールド回路１５にピーク
値がサンプルホールドされた側のピーク検出回路のみが
クリアされるようにされる。
に、入力信号と、正ピーク検出回路１２の出力とが電圧
比較器２５で比較され、入力信号中に正パルス状部２４
が存在すると、その部分で図４Ｅに示すように電圧比較
器２５の出力が高レベルに反転し、その高レベルの立上
りでフリップフロップ２６がセットされ、フリップフロ
ップ２６のＱ出力が遅延回路１７の出力でＤ形フリップ
フロップ２７に取込まれ、Ｄ形フリップフロップ２７の
高レベル出力がオア回路２３通じてスイッチ１４へ制御
信号として供給され、スイッチ１４が正ピーク検出回路
１２側に強制的に切替えられる。この際にオア回路２３
の出力が遅延回路２８でわずか遅延されてスイッチ１４
へ制御信号として供給されると共に遅延回路２８を通じ
ることなくゲート２９とインバータ３１とへ供給され、
インバータ３１の出力はゲート３２へ供給され、ゲート
２９，３２をそれぞれ通じて遅延回路１７の出力パルス
により正ピーク検出回路１２、負ピーク検出回路１３が
クリアされ、つまりサンプルホールド回路１５にピーク
値がサンプルホールドされた側のピーク検出回路のみが
クリアされるようにされる。
【０００６】従って図４に示すように区間Ｔ2 では負ピ
ーク検出回路１３の出力がサンプルホールドされ、負ピ
ーク検出回路１３がクリアされるが正ピーク検出回路１
２はクリアされず、入力信号のパルス状部２４のピーク
値Ｌ2 が保持されており、次の区間Ｔ3 では前述したよ
うにＤ形フリップフロップ２７の出力によりサンプルホ
ールド回路１５は正ピーク検出回路１２側に接続されて
るためパルス状部２４のピーク値Ｌ2 がサンプルホール
ドされる。このようにして入力信号の下降状態で生じる
正のパルス状部２４の信号が失われることはない。フリ
ップフロップ２６はその出力がＤ形フリップフロップ２
７に取込まれた後に遅延回路３３を通じてリセットされ
る。
ーク検出回路１３の出力がサンプルホールドされ、負ピ
ーク検出回路１３がクリアされるが正ピーク検出回路１
２はクリアされず、入力信号のパルス状部２４のピーク
値Ｌ2 が保持されており、次の区間Ｔ3 では前述したよ
うにＤ形フリップフロップ２７の出力によりサンプルホ
ールド回路１５は正ピーク検出回路１２側に接続されて
るためパルス状部２４のピーク値Ｌ2 がサンプルホール
ドされる。このようにして入力信号の下降状態で生じる
正のパルス状部２４の信号が失われることはない。フリ
ップフロップ２６はその出力がＤ形フリップフロップ２
７に取込まれた後に遅延回路３３を通じてリセットされ
る。
【０００７】
【発明が解決しようとする課題】電圧比較器２５の応答
速度より速く、入力信号がパルス状に変化した場合は、
このパルス状部で電圧比較器２５の出力が高レベルに反
転しないため、このパルス状部の信号を取込むことがで
きない。例えばレーダのようなパルス変調波では２００
ｎ秒幅のパルス信号であり、このようなパルス信号を取
り込むためには電圧比較器２５の応答速度を高速にする
必要がある。しかし電圧比較器２５の応答速度を高速に
すると、小レベルのひげ状の雑音にも応答するようにな
り、信号を正しく取込むことが困難である。
速度より速く、入力信号がパルス状に変化した場合は、
このパルス状部で電圧比較器２５の出力が高レベルに反
転しないため、このパルス状部の信号を取込むことがで
きない。例えばレーダのようなパルス変調波では２００
ｎ秒幅のパルス信号であり、このようなパルス信号を取
り込むためには電圧比較器２５の応答速度を高速にする
必要がある。しかし電圧比較器２５の応答速度を高速に
すると、小レベルのひげ状の雑音にも応答するようにな
り、信号を正しく取込むことが困難である。
【０００８】
【課題を解決するための手段】この発明によれば正ピー
ク検出回路の出力は微分回路にも供給され、その微分出
力が所定レベル以上の場合、パルス状信号としてパルス
信号検出回路で検出され、その検出出力で、傾斜検出器
の出力に無関係に正ピーク検出回路側にサンプルホール
ド回路を接続するようにスイッチが制御される。
ク検出回路の出力は微分回路にも供給され、その微分出
力が所定レベル以上の場合、パルス状信号としてパルス
信号検出回路で検出され、その検出出力で、傾斜検出器
の出力に無関係に正ピーク検出回路側にサンプルホール
ド回路を接続するようにスイッチが制御される。
【０００９】
【実施例】図１にこの発明の実施例を示し、図３と対応
する部分に同一符号を付せてある。この発明においては
正ピーク検出回路１２の出力が微分回路３５にも分岐供
給される。微分回路３５の出力は必要に応じて増幅器３
６で増幅されてパルス信号検出回路３７へ供給され、パ
ルス信号検出回路３７は微分回路３５における立上り微
分出力のレベルが所定値以上で出力が高レベルに立上る
もので、電圧比較器で構成され、このパルス信号検出回
路３７の出力がフリップフロップ２６へ供給される。
する部分に同一符号を付せてある。この発明においては
正ピーク検出回路１２の出力が微分回路３５にも分岐供
給される。微分回路３５の出力は必要に応じて増幅器３
６で増幅されてパルス信号検出回路３７へ供給され、パ
ルス信号検出回路３７は微分回路３５における立上り微
分出力のレベルが所定値以上で出力が高レベルに立上る
もので、電圧比較器で構成され、このパルス信号検出回
路３７の出力がフリップフロップ２６へ供給される。
【００１０】この構成において図２Ａに示すようにある
サンプリング周期区間Ｔにおいて入力信号中に正のパル
ス状部２４が含まれると、そのパルス状部２４により正
ピーク検出回路１２はそのピーク値にステップ状に立上
り、その状態を保持する。その正ピーク検出回路１２の
出力の急な立上りが微分回路３５で微分されて正パルス
が発生し、その正パルスのピークレベルが所定値以上の
場合はパルス信号検出回路３７の出力が立上り、この立
上りによりフリップフロップ２６がセットされる。従っ
てその後は図３の従来回路と同様に動作し、次のサンプ
リング周期区間では、傾斜検出器２１の検出状態に無関
係に正ピーク検出回路１２がサンプルホールド回路１５
に接続され、この区間においてパルス状部２４のピーク
値がサンプルホールドされる。
サンプリング周期区間Ｔにおいて入力信号中に正のパル
ス状部２４が含まれると、そのパルス状部２４により正
ピーク検出回路１２はそのピーク値にステップ状に立上
り、その状態を保持する。その正ピーク検出回路１２の
出力の急な立上りが微分回路３５で微分されて正パルス
が発生し、その正パルスのピークレベルが所定値以上の
場合はパルス信号検出回路３７の出力が立上り、この立
上りによりフリップフロップ２６がセットされる。従っ
てその後は図３の従来回路と同様に動作し、次のサンプ
リング周期区間では、傾斜検出器２１の検出状態に無関
係に正ピーク検出回路１２がサンプルホールド回路１５
に接続され、この区間においてパルス状部２４のピーク
値がサンプルホールドされる。
【００１１】図２Ｂに示すように入力信号がゆるやかに
立上る場合は、これに応じて正ピーク検出回路１２の出
力がゆるやかに立上り、微分回路３５の出力はほぼゼロ
レベルであり、パルス信号検出回路３７の出力が立上る
ことはない。入力信号にパルス状雑音が重畳されていて
も、そのピーク値は小さいから雑音による正ピーク検出
回路１２の出力のステップ状の立上りのステップ幅は小
さいものであり、微分回路３５の出力パルスのピーク値
が小さく、雑音によってパルス信号検出回路３７の出力
が高レベルに反転するおそれはない。この雑音と、信号
のパルス状部２４との区別を確実にするため微分回路３
５の出力中の信号による微分パルスと、雑音による微分
パルスとのレベル差を大きくするように増幅器３６を設
け、又は微分回路３５に利得をもたせるとよい。
立上る場合は、これに応じて正ピーク検出回路１２の出
力がゆるやかに立上り、微分回路３５の出力はほぼゼロ
レベルであり、パルス信号検出回路３７の出力が立上る
ことはない。入力信号にパルス状雑音が重畳されていて
も、そのピーク値は小さいから雑音による正ピーク検出
回路１２の出力のステップ状の立上りのステップ幅は小
さいものであり、微分回路３５の出力パルスのピーク値
が小さく、雑音によってパルス信号検出回路３７の出力
が高レベルに反転するおそれはない。この雑音と、信号
のパルス状部２４との区別を確実にするため微分回路３
５の出力中の信号による微分パルスと、雑音による微分
パルスとのレベル差を大きくするように増幅器３６を設
け、又は微分回路３５に利得をもたせるとよい。
【００１２】微分回路３５の放電時定数を比較的大きく
しておけば微分回路３５の出力微分パルスの幅が広くな
り、従ってパルス信号検出回路３７に用いる電圧比較器
としては応答速度が遅いものでも十分使用できる。
しておけば微分回路３５の出力微分パルスの幅が広くな
り、従ってパルス信号検出回路３７に用いる電圧比較器
としては応答速度が遅いものでも十分使用できる。
【００１３】
【発明の効果】以上述べたようにこの発明によれば正ピ
ーク検出回路１２の出力を微分し、その微分パルスが所
定レベル以上の時、パルス状信号であると検出するた
め、パルス状信号のパルス幅が狭い場合も検出でき、か
つ雑音に影響されず、信号のみを正しく検出でき、信号
が失われることなく確実に取込むことができる。
ーク検出回路１２の出力を微分し、その微分パルスが所
定レベル以上の時、パルス状信号であると検出するた
め、パルス状信号のパルス幅が狭い場合も検出でき、か
つ雑音に影響されず、信号のみを正しく検出でき、信号
が失われることなく確実に取込むことができる。
【図１】この発明の実施例を示すブロック図。
【図２】図１の実施例のおけるパルス状信号の検出を説
明するための各部の波形図。
明するための各部の波形図。
【図３】従来の信号取込み回路を示すブロック図。
【図４】従来の信号取込み回路におけるパルス状信号の
取込みを説明するための各部の波形を示す図。
取込みを説明するための各部の波形を示す図。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01D 1/12 G01R 23/16
Claims (1)
- 【請求項１】 入力信号を正ピーク検出回路及び負ピー
ク検出回路へ供給し、これら正ピーク検出回路及び負ピ
ーク検出回路の各出力をスイッチで切替えてサンプルホ
ールド回路へ供給し、そのサンプルホールド回路で１定
周期ごとにその入力をサンプルホールドすると共に上記
ピーク検出回路のサンプルしたものをクリアし、上記サ
ンプルホールド回路の出力と上記入力信号とを傾斜検出
器で比較し、その比較出力で、入力信号の方が大きい時
は上記サンプルホールド回路を上記正ピーク検出回路側
に接続し、入力信号の方が小さい時は負ピーク検出回路
側に接続するように上記スイチックを制御し、上記サン
プルホールド回路の出力をＡＤ変換器でデジタル信号に
変換して上記入力信号を取込む信号取込み回路におい
て、上記正ピーク検出回路の出力が供給される微分回路
と、その微分回路の出力が供給され、所定レベル以上を
検出するパルス信号検出回路と、そのパルス信号検出回
路の検出出力で上記サンプルホールド回路を、上記傾斜
検出器の出力に無関係に上記正ピーク検出回路側に接続
するように上記スイッチを制御する手段と、を設けたこ
とを特徴とする信号取込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40504890A JP2785074B2 (ja) | 1990-12-21 | 1990-12-21 | 信号取込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40504890A JP2785074B2 (ja) | 1990-12-21 | 1990-12-21 | 信号取込み回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04221711A JPH04221711A (ja) | 1992-08-12 |
| JP2785074B2 true JP2785074B2 (ja) | 1998-08-13 |
Family
ID=18514683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40504890A Expired - Fee Related JP2785074B2 (ja) | 1990-12-21 | 1990-12-21 | 信号取込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785074B2 (ja) |
-
1990
- 1990-12-21 JP JP40504890A patent/JP2785074B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04221711A (ja) | 1992-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4630121A (en) | Automatic focus detecting circuit | |
| US3602826A (en) | Adaptive signal detection system | |
| KR870010737A (ko) | 비디오 카메라의 흑레벨 보정회로 및 방법 | |
| US4362394A (en) | Time interval measurement arrangement | |
| US4222077A (en) | Analog-digital conversion method, and a picture reproduction method using the same | |
| JPS5891514A (ja) | 信号変換回路 | |
| US5485222A (en) | Method of determining the noise component in a video signal | |
| JP2785074B2 (ja) | 信号取込み回路 | |
| JPS5925267B2 (ja) | 光学文字読取装置 | |
| JPS5829910B2 (ja) | 画像信号の相関処理方式 | |
| US4375093A (en) | Intermusic detecting circuit for automatic music selecting device | |
| JPS598474A (ja) | アナログ信号２値化装置 | |
| JPS6149561A (ja) | Ａ／ｄ変換器装置 | |
| JPS6057745B2 (ja) | 二値化回路 | |
| RU2023303C1 (ru) | Устройство для распознавания информации | |
| JP2726888B2 (ja) | レーザ照射検知器 | |
| KR940003917Y1 (ko) | 정지화면 제어회로 | |
| SU1233261A1 (ru) | Ключевой усилитель мощности | |
| JP2518369B2 (ja) | 映像信号処理回路 | |
| JPS6153800B2 (ja) | ||
| JPH06101656B2 (ja) | 自動利得制御回路 | |
| JPS6214780Y2 (ja) | ||
| KR910008343Y1 (ko) | 콤팩트 디스크의 트래킹 에러의 시간차 검출회로 | |
| SU1104652A1 (ru) | Устройство автоматической регулировки усилени | |
| JPS6312543B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980407 |
|
| LAPS | Cancellation because of no payment of annual fees |