SU1104652A1 - Устройство автоматической регулировки усилени - Google Patents
Устройство автоматической регулировки усилени Download PDFInfo
- Publication number
- SU1104652A1 SU1104652A1 SU813310177A SU3310177A SU1104652A1 SU 1104652 A1 SU1104652 A1 SU 1104652A1 SU 813310177 A SU813310177 A SU 813310177A SU 3310177 A SU3310177 A SU 3310177A SU 1104652 A1 SU1104652 A1 SU 1104652A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- inputs
- comparator
- Prior art date
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
УСТРОЙСТВО АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКИ УСИЛЕНИЯ, содержащее последовательно соединенные реверсивньй счетчик, усилитель с дискретно измен емым коэффициентом усилени , сигнальный вход которого вл етс входом устройства, и детектор, выход которого подключен к параллельно соединенным по входам первому и второму компараторам, а также источник тактовых импульсов, отличающеес тем, что, с целью повышени точности при импульсном входном сигнале, между выходом первого компаратора и счетным входом реверсивного счетчика включены последовательно соединенные первый триггер , первый элемент И, элемент ИЛИ и третий элемент И, второй вход которого подключен к источнику тактовых импульсов, между выходом второго компаратора и вторым входом первого элемента И включен второй, триггер, между инверсным выходом § которого и вторым входом элемента ИЛИ .включен второй элемент И, второй (Л вход которого подключен к инверснос му выходу .первого триггера, между источником тактовых импульсов .§ и вторыми входами триггеров включена лини задержки, а соответствующие входы элемента ИЛИ соединены с входами сложени и вычитани реверсивного счетчика. о: ел to
Description
Изобретение относитс к радиотехнике и может быть использовано в устройствах преобразовани аналогового сигнала в цифровую форму, в частности в системах обработки ге физической информации. Известно устройство автоматической регулировки, усилени , содержаще несколько параллельных цепей обратн св зи, включенньгх параллельно усили телю, компараторы и блок управлени подключенный к лoгичecкo fy блоку f 1 Недостатком этого устройства вл етс его сложность, так как число компараторов, содержащеес в нем, равно количеству ступеней регулиров ки., . Наиболее близким к изобретению по технической сущности вл етс устройство автоматической регулиров ки усилени , содержащее последовательно соединенные реверсивный счет чик, усилитель с дискретно измен еbfbiM коэффициентом усилени , сигналь ный вход которого вл етс входом устройства, и детектор, выход котор го подключен к параллельно соединен ным по входам первому и второму ком параторам, а также источник тактовых импульсов С2 Однако оно не обладает достаточной TO4HocTiiio регулировани при . Импульсном входном сигнале. Целью изобретени вл етсй повышение точности при импульсном входном сигнале. Цель достигаетс тем, что в устройство автоматической регулировки усилени , содержащее последовательно соединенные реверсивный счетчик, ускпитель с дискретно изменен емым коэффициентом усилени , сигнальный вход которого вл етс входом устройства , и детектор, выход которого подключен к параллельно соединенным по входам первому и второму ком параторам, а также источник тактовых импульсов, между выходом первого компаратора и счетным входом реверсивного счетчика включены последовательно соединенные первый триггер, первый элемент И, элемент ИЛИ и третий элемент И, второй вход которого подключен к источнику тактовых импульсов, между выходом второго компаратора и вторым входом первого элемента И включен второй триггер, между .инверсным выходом которого и вторым входом элемента ИГГИ включен второй элемент И, второй вход которого подключен к инверсному выходу первого триггера, между источником тактовых импульсов и вторыми входами триггеров включена лини задержки, а соответствующие входы элемента ИЛИ соединены с входами сложени и вычитани реверсивного счетчика. На чертеже представлена структурна электрическа схема устройства автоматической регулировки усилени . Устройство автоматической регулировки усилени содержит усилитель 1 с дискретно измен емым коэффициентом усилени , источник 2 тактовых импульсов , детектор 3, первьш компаратор 4, второй компаратор 5, первый триггер 6, второй триггер 7, элемент ИЛИ 8, первый элемент И 9, второй элемент И 10, третий элемент И 11, реверсивный счетчик 12 и линию 13 задержки. Устройство автоматиче.ской регулировки усилени работает следующим образом. Входной сигнал усиливаетс усилителем 1 с дискретно измен емым ко эффициентом усилени , с выхода которого сигнал поступает на детектор 3, продетектированный сигнал с вы-, хода детектора 3 поступает на входы компараторов 4 и 5, которые имеют разные пороги срабатывани по уровню. Пусть порог срабатывани первого компаратора 4 меньше, чем второго компаратора 5, тогда при работе устройства возможны три случа : за период следовани входных импульсов не сработал ни один из компараторов; за период входных импульсов сработал первьй компаратор 4; за тот же период сработали оба компаратора 4 и 5. В первом случае состо ние триггеров 6 и 7 не измен етс /т.е. они наход тс в нулевом состо нии, за счет действи тактовых импульсов срабатывает второй элемент И 10, выходной потенциал которого переключает реверсивный счетчик 12 в реим сложение и через элемент ИЛИ 8 открывает третий элемент И 11. Входной импульс проходит через третий элемент И 11 и увеличивает содержимое реверсивного счетчика 12 на единицу, выходной код которого воздействует на усилитель с дискрет измен емым коэффициентом усилени , увеличива коэффициент усилени . Кроме того, тактовой импульс через линию 13 задержки поступает на вход триггеров 6 и 7, подтвержда их нулевое состо ние. Во втором случае команда с выхода первого компаратора 4 устанавливает первый триггер 6 в единичное состо ние, ни один из элементов И 9 и 10 не срабатьшает, третий элемент И 11 закрыт. Тактовый импульс через линию 13 задержки возвращает первый триггер 6 в нулевое состо ние, при этом коэффициент уси лени устройства не измен етс , так как третий элемент И 11 закрыт, следовательно, амплитуда аналогового сигнала на выходе устройства остаетс неизменной. В третьем случае команды с выходов компараторов 4 и 5 устанавливаю в единичное состо ние оба триггера 6 и 7, срабатывает первый эле24 мент И 9, выходной потенциал, которого переключает р еверсивньм счетчик 12 в режим вычитани и через элемент ИПИ 8 открывает третий элемент И 11. Тактовый импульс проходит через третий элемент И 11 и уменьшает код реверсивного счетчика 12 на единицу , что уменьшает коэффициент усилени усилител .1 с дискретно измен емым коэффициентом усилени , следовательно , уменьшаетс амплитуда выходного сигнала. Кроме того, тактовый импульс через линию 13 задержки возвращает оба триггера 6 и 7 в нулевое состо ние. Таким образом, в процессе работы предлагаемого устройства коэффициент усилени усилител 1 измен етс так, что амплитуда выходного сигнала находитс между порогами срабатывани компаратора 4 и 5. Следовательно введение в устройство автоматической регулировки усилени новых узлов позвол ет повысить точность при импульсном входном сигнале.
га
.-J TL
/f.
1J
ш МапмммЛ
ifr г
1
Claims (1)
- УСТРОЙСТВО АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКИ УСИЛЕНИЯ, содержащее последовательно соединенные реверсивный счетчик, усилитель с дискретно изменяемым коэффициентом усиления, сигнальный вход которого является входом устройства, и детектор, выход которого подключен к параллельно соединенным по входам первому и второ- му компараторам, а также источник тактовых импульсов, отличающееся тем, что, с целью повышения точности при импульсном входном сигнале, между выходом первого компаратора и счетным входом реверсивного счетчика включены последовательно соединенные первый триггер, первый элемент И, элемент ИЛИ и третий элемент И, второй вход которого подключей к источнику тактовых импульсов, между выходом второго компаратора и вторым входом первого элемента И включен второй, триггер, между инверсным выходом которого и вторым входом 'элемента ИЛИ включен второй элемент И, второй вход которого подключен к инверсному выходу первого триггера, между источником тактовых импульсов •и вторыми входами триггеров включена линия задержки, а соответствующие входы элемента ИЛИ соединены с входами сложения и вычитания реверсивного счетчика.SU „..1104652
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813310177A SU1104652A1 (ru) | 1981-07-02 | 1981-07-02 | Устройство автоматической регулировки усилени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813310177A SU1104652A1 (ru) | 1981-07-02 | 1981-07-02 | Устройство автоматической регулировки усилени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1104652A1 true SU1104652A1 (ru) | 1984-07-23 |
Family
ID=20966410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813310177A SU1104652A1 (ru) | 1981-07-02 | 1981-07-02 | Устройство автоматической регулировки усилени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1104652A1 (ru) |
-
1981
- 1981-07-02 SU SU813310177A patent/SU1104652A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Патент US № 3539936, кл. 350-29, 1970. 2. Молчанов А.П. и др. Способы выполнени транзисторных схем АРУ при большом динамическом диапазоне изменени входного сигнала.- Вопросы радиоэлектроники, сер. 12, вьп. 18, 1961, с. 3-18 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970004350A (ko) | 시간계수회로, 표본화회로, 스큐조정회로 및 논리판정회로 | |
US3961271A (en) | Pulse width and amplitude screening circuit | |
SU1104652A1 (ru) | Устройство автоматической регулировки усилени | |
US3805046A (en) | Logarithmic conversion system | |
SU1674005A2 (ru) | Устройство дл определени момента наступлени экстремума электрического сигнала | |
US3309614A (en) | Voltage detection circuit | |
SU1481818A1 (ru) | Устройство дл счета предметов | |
US3911329A (en) | Device for cumulating the useful sections of a signal appearing in the form of a series of pulses each having a useful section | |
SU1316008A1 (ru) | Гибридное интегрирующее устройство | |
SU1203483A1 (ru) | Релейное управл ющее устройство | |
SU748442A1 (ru) | Функциональный преобразователь | |
SU1077048A1 (ru) | Преобразователь напр жени в частоту | |
SU373881A1 (ru) | УСТРОЙСТВО дл ИЗМЕРЕНИЯ ЧИСЛА ИМПУЛЬСОВ | |
RU2065252C1 (ru) | Бинарный квантователь с регулируемым порогом | |
SU1596311A1 (ru) | Многоканальное устройство функционального контрол | |
SU434593A1 (ru) | Следящий интегрирующий аналого-цифровойпреобразователь | |
JPS5711528A (en) | Failure detecting circuit for pulse train | |
SU1062726A1 (ru) | Интегратор | |
SU1005294A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU1078323A1 (ru) | Устройство дл автоматической коррекции дрейфа нулевой линии хроматографа | |
SU1401495A1 (ru) | Устройство дл счета штучных изделий | |
SU682908A2 (ru) | Аналого-цифровой интегратор | |
SU1356205A1 (ru) | Устройство автоматической регулировки усилени | |
SU1181116A1 (ru) | След щий аналого-цифровой преобразователь | |
SU1690182A1 (ru) | Адаптивный умножитель частоты следовани импульсов |