SU1674005A2 - Устройство дл определени момента наступлени экстремума электрического сигнала - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и может быть использовано при построении амплитудных анализаторов, например дл  измерени  сопротивлени  изол ции сетей посто нного тока. Цель изобретени  - повышение надежности и достоверности работы устройства за счет исключени  возможности по влени  ложных сигналов - достигаетс  применением размыкающего ключа 8 и блока 7 управлени  блокировкой выходного сигнала, содержащего элемент 14 запоминани , например, статический триггер, дифференциальный элемент 10 сравнени , два пороговых элемента 11, 12, размыкающий ключ 13, аналоговый запоминающий элемент 14, два конденсатора 15, 16. Устройство содержит также усилитель 1, блок 2 определени  момента изменени  коэффициента усилени , блок 3 фиксации вычитаемого уровн , блок 4 разности, блок 5 дифференцировани , пороговый элемент 6. 2 ил.

Description

нени , два пороговых элемента 11 и 12, размыкающий ключ 13, аналоговый запоминающий элемент 14, два конденсатора 15,16. Устройство со

держит также усилитель 1, блок 2 оп-

ределени  момента изменени  коэффициента усилени , блок 3 фиксации вычитаемого уровн , блок 4 разности, блок 5 дифференцировани , пороговый эле

Изобретение относитс  к электроизмерительной технике и может быть использовано при поступлении амплитудных анализаторов и  вл етс  усовершенствованием по авт. св. № 1432414.

Целью изобретени   вл етс  повышение надежности и достоверности работы устройства за счет исключени  возможности по влени  ложных сигналов.

На фиг.1 представлена функциональна  схема устройства дл  определени  момента поступлени  экстремума электрического сигнала; на фиг.2 - графики изменени  напр жени  во времени.

Устройство содержит усилите ль 1 с переменным коэффициентом усилени , блок

2определени  момента изменени  коэффициента усилени , блок 3 фиксации вычитаемого уровн , блок 4 разности, блок 5 дифференцировани , пороговый элемент б, блок 7 управлени  блокировкой выходного сигнала и размыкающий ключ 8.

Вход устройства соединен с первым входом блока 4 разности, входом блока 2 определени  момента изменени  коэффициента усилени  и первым входом блока 3 фиксации вычитаемого уровн . Второй вход блока 4 разности соединен с выходом блока

3фиксации вычитаемого уровн . Выход блока 4 разности через усилитель 1 с переменным коэффициентом усилени  соединен со входом блока 5 дифференцировани , выход которого соединен с входом порогового элемента б, выход которого через размыкающий ключ 8 соединен с выходом устройства. Второй (управл емый) вход усилител  1 с переменным коэффициентом усилени  соединен с выходом блока 2 определени  момента изменени  коэффициента усилени , со вторым (управл емым) входом блока 3 фиксации вычитаемого уровн  и с первым входом блока 7 управлени  блокировкой выходного сигнала, третий вход которого соединен с первым входом блока 4 разности, а второй вход - с выходом усилител  1 с переменным коэффициентом усилени . Выход блока 7 управлени  блокировкой выходного сигнала соединен со вторым (управл емым) входом размыкающего ключа 8,

Блок 7 управлени  блокировкой выходного сигнала содержит статический триггер 9, дифференциальный элемент 10 сравнени , пороговые элементы 11 и 12. аналого5 вый ключ 13. аналоговый запоминающий элемент 14. конденсаторы 15 и 16. причем первый вход блока 7 управлени  соединен со вторым (управл емым) входом аналогового ключа 13 непосредственно и через кон0 денсатор 15 с первым входом статического триггера 9. выход которого  вл етс  выходом всего блока 7 управлени . Второй вход блока 7 управлени  соединен с первым входом аналогового ключа 13 и вторым входом

5 элемента 10 сравнени , первый вход которого через аналоговый запоминающий элемент 14 соединен с выходом аналогового ключа 13.

Выход элемента 10 сравнени  через по0 роговый элемент 11 соединен со вторым входом статического триггера 9. Третий вход блока 7 управлени  через последовательно соединенные пороговый элемент 12 и конденсатор 16 соединен со вторым вхо5 дом (входом стирани ) аналогового запоминающего элемента 14.

Устройство работает следующим образом .

Когда крутизна переднего фронта вход0 ного сигнала больше уровн , задаваемого уставкой в блоке 2 сопротивлени  момента изменени  коэффициента усилени , то на выходе блока 2 присутствует потенциал низкого уровн  - логический ноль. В этом

5 случае коэффициент усилени  усилител  1  вл етс  исходным (заданным).

Когда крутизна исследуемого сигнала станет равна или меньше величины задаваемой уставкой в блоке 2, на его выходе

0 по витс  потенциал высокого уровн  - логическа  единица, котора , поступив на второй (управл емый) вход усилител  1, обеспечивает увеличение коэффициента усилени .

5 Дл  обеспечени  усилени  той части исследуемого сигнала, котора  прилегает к точке экстремума с выхода блока 3 фиксации вычитаемого уровн  на второй вход блока 4 разности с небольшим запаздыванием по отношению к моменту изменени  величины кг 4- in id усилени  усилители 1 поступит м мренк напр жени , равный тому , которое присутствовало на входе всего устройства в момент, когда крутизна вход ного сигнала стала равна величине, задаваемого уставкой в блоке 2.

Таким образом, в св зи с тем, что в этот момент времени текуща  величина сигнала на первом входе блока 4 ртзности будет незначительно превышать зафиксированную величину входного сигнала, поданного на второй вход блока А (это превышение обусловлено нарастанием входного сигнала за врем  упом нутой задержки, вызываемой временем замыкани  аналогового ключа в блоке 3 фиксации ), может возникнуть ситуаци , когда разность этих сигналов на выходе блока 4, усиленна  в количество раз, соответствующее уже увеличенному коэффициенту усилени  усилител  1, все же станет в первый момент времени меньше того напр жени  на выходе усилител  1, которое имело место до начала вычитани  фиксированного напр жени . Это может привести к тому, что в указанный момент времени возникает ложный экстремум, на который отреагирует блок 5 дифференцировани  (фиг.2).

Чтобы исключить по вление ложного сигнала о достижении экстремума в устройство введены блок 7 управлени  блокировкой и размыкающий ключ 8 В момент получени  с выхода блока 2 сигнала о том, что крутизна входного сигнала упала до заданной величины, на первый вход блока 7 управлени  блокировкой, т.е на второй управл емый вход аналогового ключа 13 и через конденсатор 15 на первый вход статического триггера 9 поступит сигнал который разомкнет аналоговый ключ 13 и переведет статический триггер 9 из исходного положени  1 в положение 2, при котором ключ 8 размыкаетс . В св зи с тем, что на аналоговом запоминающем элементе 14 в момент размыкани  аналогового ключа 13 запоминаетс  мгновенное значение сигнала на выходе усилител  в момент снижени  крутизны входного сигнала до уровн , задаваемого уставкой в блоке 2, блокировка выхода всего устройства ключом 8 продолжаетс  до тех пор, пока это указанное зафиксированное значение (подаваемое на первый вход дифференциального элемента 10 сравнени ) не станет равным или меньшим текущего значени  нарастающего напр жени  на выходе усилител  1, которое непрерывно поступает на второй вход дифференциального элемента 10 сравнени . В указанный момент сигнал на

nil иде элемента 10 сравнени  сменит по л рность, что m попет по впеиие мотенци  ма высокого уропн  (логической единицы) и рпходе nopoicRoro элемента 11, кото- 5 р 1И пост/пив на второй РХОД статического тритсра 9, вернет его в исходное положение 1 , при которо 1 ключ 8 замкнетс  Таким образом будет произведена блоки- poBi-o ихнего сигнала и обеспечена 10 реакции устройства только и) истинный jKCTpervM

После исчезнове ич исследуемого сигнала со входа всего устройства и. следовательно , с третьего входа блока 7 управлени  5 бтокиропкой на выходе порогового элемента 12 по витс  потенциал высокого уроп- 1-н ы-редниЛ фронт которого пройдет через конденсатор 1C и в качестве сигнала стирани  поступит на второй вход аналогового 0 запоминающего элемента 14, перевод  его в пглодное состо ние Если скорость нарастани  сигнала на входе устройства значительна, то к моменту поступлени  фиксированного вычитаемого сигнале на 5 второй вход блока 4 ртзнос.и уменьшаемое (т е текущии сигнал, поступающий на первый в одблока 1 разности), ;1зает дорасти до такого значени , когда разность эти сигналов умноженна  на увелп- 0 ченныи коэффициент усилени , будет на пы- ходе усилител  1 больше значени , существовавшего нз этом же выходе о мо- мен непосредс сени - ппедшестеовав- ший изменению коэффициента усилени  5 усилител  1 В этом случае на первый и второй вход статического триггера 9 последовательно во времени поступ т два сигнала на размыкание, а затем на замыкание (возврат в исходное состо ние) клю- 0 ча 8, и врем  блокировки будет сведено к минимуму

Claims (1)

1. Формула изобретени  1 Устройство дл  определени  момента посгуптени  экстремума электрического 5 сигнала по авт ев № 1432414, о-т л и ч а ю- щ е е с   тем- что, с целью повышени  надежности и достоверности работы за счет исключени  возможьости по влени  ложных сигналов в него дополнительно зведе- 0 мы блок управлени  блокировкой выходного сигнала и размык -юший ключ, причем первый вход блока управлени  блокировкой выходного сигнала соединен с выходом блока определени  момечтт изменени  коэффи- 5 циента усилени , третий его вход соединен с первым входом блока фиксации вычитаемого уровн , второй вход - с выходом усилител  с переменным коэффициентом усилени , а выход -с вторым(управл омым) входом размыкающего ключа, первый вход

   которого соединен с выходом порогового элемента, а выход  вл етс  выходом устройства .

   2, Устройство по п.1. о т л и ч а ю щ е е- с   тем, что блок управлени  блокировкой выходного сигнала содержит статический триггер, дифференциальный элемент сравнени , два пороговых элемента, размыкающий ключ, аналоговый запоминающий элемент и два конденсатора, причем первый вход блока управлени  блокировкой выходного сигнала соединен с вторым управл емым входом размыкающего ключа непосредственно и через первый конденсатор - с первым входом статического триггера, выход которого  вл етс  выхоt , гг(л

   0

   5

   дом блока управлени  блокировкой выходного сигнала, второй вход которого соединен с первым входом размыкающего ключа и вторым входом дифференциального элемента сравнени , первый вход которого через аналоговый запоминающий элемент соединен с выходом размыкающего ключа, выход дифференциального элемента сравнени  через первый пороговый элемент соединен с вторым входом статического триггера, третий вход блока управлени  блокировкой выходного сигнала через последовательно соединенные второй пороговый элемент и второй конденсатор соединен с вторым входом аналогового запоминающего элемента.

   Фиг 2