JPH0730069A - 基準信号駆動回路内蔵型集積回路装置 - Google Patents
基準信号駆動回路内蔵型集積回路装置Info
- Publication number
- JPH0730069A JPH0730069A JP5174033A JP17403393A JPH0730069A JP H0730069 A JPH0730069 A JP H0730069A JP 5174033 A JP5174033 A JP 5174033A JP 17403393 A JP17403393 A JP 17403393A JP H0730069 A JPH0730069 A JP H0730069A
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- circuit
- output
- input
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】集積回路装置において内部トランジスタ回路内
の各記憶回路に安定動作が可能な信号位相差の少ない信
号を供給できる基準信号駆動回路を実現する。 【構成】入出力回路配置領域１０８は集積回路装置１０
１の周囲に配置され、その内側に内部トランジスタ回路
配置領域１０７を有する。基準信号駆動回路１０４は、
四隅に配置されており、入力端子に入力信号配線１０２
が接続され、基準信号駆動回路１０４の出力は全て出力
信号配線１０３に接続される。入力信号配線１０２及び
出力信号配線１０３の配線は集積回路装置１０１の縁に
沿って長方形を描く様に配線される。集積回路装置１０
１の縁に沿って配線された入力信号配線１０２は基準信
号を入力する内部トランジスタ回路１０６が接続される
か、または、入出力回路１０９とに接続される。基準信
号駆動回路の出力信号配線１０３は、記憶回路１０５に
接続される。
の各記憶回路に安定動作が可能な信号位相差の少ない信
号を供給できる基準信号駆動回路を実現する。 【構成】入出力回路配置領域１０８は集積回路装置１０
１の周囲に配置され、その内側に内部トランジスタ回路
配置領域１０７を有する。基準信号駆動回路１０４は、
四隅に配置されており、入力端子に入力信号配線１０２
が接続され、基準信号駆動回路１０４の出力は全て出力
信号配線１０３に接続される。入力信号配線１０２及び
出力信号配線１０３の配線は集積回路装置１０１の縁に
沿って長方形を描く様に配線される。集積回路装置１０
１の縁に沿って配線された入力信号配線１０２は基準信
号を入力する内部トランジスタ回路１０６が接続される
か、または、入出力回路１０９とに接続される。基準信
号駆動回路の出力信号配線１０３は、記憶回路１０５に
接続される。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路装置の基準信
号駆動回路及び、配置方法に関する。
号駆動回路及び、配置方法に関する。
【０００２】
【従来の技術】従来の集積回路装置では、内部トランジ
スタ回路を用いて、基準信号駆動回路を構成していた。
スタ回路を用いて、基準信号駆動回路を構成していた。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術では、基準信号駆動回路が内部トランジスタ回路によ
って構成されるため、内部セルの配置領域が減少してし
まい、集積回路装置の面積の増加をまねくという問題を
有する。さらに、微細加工技術の進歩により、配線の抵
抗成分の増加により、基準信号の配線の末端において、
位相差が生じるようになり不安定な動作になってしまう
という問題点を有する。
術では、基準信号駆動回路が内部トランジスタ回路によ
って構成されるため、内部セルの配置領域が減少してし
まい、集積回路装置の面積の増加をまねくという問題を
有する。さらに、微細加工技術の進歩により、配線の抵
抗成分の増加により、基準信号の配線の末端において、
位相差が生じるようになり不安定な動作になってしまう
という問題点を有する。
【０００４】そこで本発明は、このような問題を解決す
るもので、その目的とするところは、入出力回路の内側
に配置される内部トランジスタ回路を使用せずに、基準
信号駆動回路を実現し、基準信号の末端において信号の
位相差を少なくする基準信号駆動回路内蔵型集積回路装
置を提供することにある。
るもので、その目的とするところは、入出力回路の内側
に配置される内部トランジスタ回路を使用せずに、基準
信号駆動回路を実現し、基準信号の末端において信号の
位相差を少なくする基準信号駆動回路内蔵型集積回路装
置を提供することにある。
【０００５】
【課題を解決するための手段】周囲に入出力回路を有
し、その内側に内部トランジスタ回路を有する集積回路
装置において、少なくとも基準信号駆動回路と、入力信
号配線と出力信号配線とからなり、前記基準信号駆動回
路は、集積回路装置の四隅に配置され、前記入力信号配
線が四隅に配置された各基準信号駆動回路の入力端子に
接続され、この入力信号配線は集積回路装置の縁に沿っ
て長方形を描く様に配線される。さらに、前記出力信号
配線は、四隅に配置された各基準信号駆動回路の出力端
子に各々接続され、この出力信号配線は集積回路装置の
縁に沿って、長方形を描く様に配線されることを特徴と
する。
し、その内側に内部トランジスタ回路を有する集積回路
装置において、少なくとも基準信号駆動回路と、入力信
号配線と出力信号配線とからなり、前記基準信号駆動回
路は、集積回路装置の四隅に配置され、前記入力信号配
線が四隅に配置された各基準信号駆動回路の入力端子に
接続され、この入力信号配線は集積回路装置の縁に沿っ
て長方形を描く様に配線される。さらに、前記出力信号
配線は、四隅に配置された各基準信号駆動回路の出力端
子に各々接続され、この出力信号配線は集積回路装置の
縁に沿って、長方形を描く様に配線されることを特徴と
する。
【０００６】また前記出力信号配線が最大四本存在し、
なおかつ、その出力信号配線に一つ以上の基準信号駆動
回路の出力端子が接続されることを特徴とする。
なおかつ、その出力信号配線に一つ以上の基準信号駆動
回路の出力端子が接続されることを特徴とする。
【０００７】
【実施例】以下、本発明の一実施例を図面により説明す
る。
る。
【０００８】図１は、本発明の一実施例における基準信
号駆動回路内蔵型集積回路装置の全体図を示しており、
１０１は集積回路装置。１０８は入出力回路配置領域。
１０７は内部トランジスタ回路配置領域をそれぞれ示
し、入出力回路配置領域１０８は集積回路装置１０１の
周囲に配置され、その内側に内部トランジスタ回路配置
領域１０７を有する。１０４は基準信号駆動回路、１０
２は入力信号配線、１０３は出力信号配線、１０４は基
準信号駆動回路であり、基準信号駆動回路１０４は、四
隅に配置されており、入力端子に入力信号配線１０２が
接続され、基準信号駆動回路１０４の出力は全て出力信
号配線１０３に接続される。入力信号配線１０２及び出
力信号配線１０３の配線は集積回路装置１０１の縁に沿
って長方形を描く様に配線される。１０６は基準信号を
入力する内部トランジスタ回路、１０５は記憶回路、１
０９は入出力回路を示しており、集積回路装置１０１の
縁に沿って配線された入力信号配線１０２に基準信号を
入力する内部トランジスタ回路１０６が接続されるか、
または、入出力回路１０９とに接続される。基準信号駆
動回路の出力信号配線１０３は、記憶回路１０５に接続
される。接続される際、一番近い基準信号駆動回路の出
力信号配線１０３に接続される。
号駆動回路内蔵型集積回路装置の全体図を示しており、
１０１は集積回路装置。１０８は入出力回路配置領域。
１０７は内部トランジスタ回路配置領域をそれぞれ示
し、入出力回路配置領域１０８は集積回路装置１０１の
周囲に配置され、その内側に内部トランジスタ回路配置
領域１０７を有する。１０４は基準信号駆動回路、１０
２は入力信号配線、１０３は出力信号配線、１０４は基
準信号駆動回路であり、基準信号駆動回路１０４は、四
隅に配置されており、入力端子に入力信号配線１０２が
接続され、基準信号駆動回路１０４の出力は全て出力信
号配線１０３に接続される。入力信号配線１０２及び出
力信号配線１０３の配線は集積回路装置１０１の縁に沿
って長方形を描く様に配線される。１０６は基準信号を
入力する内部トランジスタ回路、１０５は記憶回路、１
０９は入出力回路を示しており、集積回路装置１０１の
縁に沿って配線された入力信号配線１０２に基準信号を
入力する内部トランジスタ回路１０６が接続されるか、
または、入出力回路１０９とに接続される。基準信号駆
動回路の出力信号配線１０３は、記憶回路１０５に接続
される。接続される際、一番近い基準信号駆動回路の出
力信号配線１０３に接続される。
【０００９】図２は、図１とは異なる本発明の一実施例
における基準信号駆動回路内蔵型集積回路装置の全体図
を示しており、２０１は集積回路装置、２０８は入出力
回路配置、領域２０７は内部トランジスタ回路配置領域
をそれぞれ示し、入出力回路配置領域２０８は集積回路
装置２０１の周囲に配置され、その内側に内部トランジ
スタ回路配置領域２０７を有する。２０４は基準信号駆
動回路、２０２は入力信号配線、２０３は出力信号配線
であり、基準信号駆動回路２０４は、四隅に配置されて
おり、入力端子に入力信号配線２０２が接続され、基準
信号駆動回路２０４の出力は出力信号２０３に接続され
る。
における基準信号駆動回路内蔵型集積回路装置の全体図
を示しており、２０１は集積回路装置、２０８は入出力
回路配置、領域２０７は内部トランジスタ回路配置領域
をそれぞれ示し、入出力回路配置領域２０８は集積回路
装置２０１の周囲に配置され、その内側に内部トランジ
スタ回路配置領域２０７を有する。２０４は基準信号駆
動回路、２０２は入力信号配線、２０３は出力信号配線
であり、基準信号駆動回路２０４は、四隅に配置されて
おり、入力端子に入力信号配線２０２が接続され、基準
信号駆動回路２０４の出力は出力信号２０３に接続され
る。
【００１０】入力信号配線２０２及び出力信号配線２０
３は集積回路装置の縁に沿って長方形を描く様に配線さ
れる。
３は集積回路装置の縁に沿って長方形を描く様に配線さ
れる。
【００１１】２０６は基準信号を入力する内部トランジ
スタ回路、２０５は記憶回路、２０９は入出力回路を示
しており、集積回路装置２０１の縁に沿って配線された
入力信号配線２０２に基準信号を入力する内部トランジ
スタ回路２０６かまたは入出力回路２０９のどちらかが
接続される。基準信号駆動回路の出力信号配線２０３は
記憶回路２０５に接続される。接続される際、一番近い
基準信号駆動回路の出力信号配線２０３に接続される。
スタ回路、２０５は記憶回路、２０９は入出力回路を示
しており、集積回路装置２０１の縁に沿って配線された
入力信号配線２０２に基準信号を入力する内部トランジ
スタ回路２０６かまたは入出力回路２０９のどちらかが
接続される。基準信号駆動回路の出力信号配線２０３は
記憶回路２０５に接続される。接続される際、一番近い
基準信号駆動回路の出力信号配線２０３に接続される。
【００１２】本実施例では一本の出力信号配線２０３に
２つの基準信号駆動回路２０４が接続されているが、一
本の出力信号配線２０３に一個以上の基準信号駆動回路
が接続されていれば、目的とする効果が得られる。
２つの基準信号駆動回路２０４が接続されているが、一
本の出力信号配線２０３に一個以上の基準信号駆動回路
が接続されていれば、目的とする効果が得られる。
【００１３】
【発明の効果】以上述べたように、本発明では、基準信
号駆動回路を四隅に配置したことにより、内部トランジ
スタ回路を使用することなく、基準信号駆動回路を搭載
することが出来これにより、面積の増加をまねくことな
く実現できるという効果を有する。さらに集積回路装置
の縁に沿って基準信号駆動信号を配線したことにより、
各記憶回路までの配線長が均一になり、これにより信号
位相差のバラつきが減少し、安定動作を得られるという
効果を有する。
号駆動回路を四隅に配置したことにより、内部トランジ
スタ回路を使用することなく、基準信号駆動回路を搭載
することが出来これにより、面積の増加をまねくことな
く実現できるという効果を有する。さらに集積回路装置
の縁に沿って基準信号駆動信号を配線したことにより、
各記憶回路までの配線長が均一になり、これにより信号
位相差のバラつきが減少し、安定動作を得られるという
効果を有する。
【図１】本発明の一実施例における基準信号駆動回路内
蔵型集積回路装置。
蔵型集積回路装置。
【図２】図１とは異なる本発明の一実施例における基準
信号駆動回路内蔵型集積回路装置。
信号駆動回路内蔵型集積回路装置。
１０１、２０１・・・・・集積回路装置 １０２、２０２・・・・・入力信号配線 １０３、２０３・・・・・出力信号配線 １０４、２０４・・・・・基準信号駆動回路 １０５、２０５・・・・・記憶回路 １０６、２０６・・・・・基準信号を入力する内部トラ
ンジスタ回路 １０７、２０７・・・・・内部トランジスタ回路配置領
域 １０８、２０８・・・・・入出力回路配置領域 １０９、２０９・・・・・入出力回路
ンジスタ回路 １０７、２０７・・・・・内部トランジスタ回路配置領
域 １０８、２０８・・・・・入出力回路配置領域 １０９、２０９・・・・・入出力回路
Claims (2)
- 【請求項１】周囲に入出力回路を有し、その内側に内部
トランジスタ回路を有する集積回路装置において、少な
くとも基準信号駆動回路と、入力信号配線と出力信号配
線とからなり、前記基準信号駆動回路は、集積回路装置
の四隅に配置され、前記入力信号配線が四隅に配置され
た各基準信号駆動回路の入力端子に接続され、この入力
信号配線は集積回路装置の縁に沿って長方形を描く様に
配線される。さらに、前記出力信号配線は、四隅に配置
された各基準信号駆動回路の出力端子に各々接続され、
この出力信号配線は集積回路装置の縁に沿って、長方形
を描く様に配線されることを特徴とする基準信号駆動回
路内蔵型集積回路装置。 - 【請求項２】請求項１記載の出力信号配線が最大四本存
在し、なおかつ、その出力信号配線に一つ以上の基準信
号駆動回路の出力端子が接続されることを特徴とする基
準信号駆動回路内蔵型集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5174033A JPH0730069A (ja) | 1993-07-14 | 1993-07-14 | 基準信号駆動回路内蔵型集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5174033A JPH0730069A (ja) | 1993-07-14 | 1993-07-14 | 基準信号駆動回路内蔵型集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730069A true JPH0730069A (ja) | 1995-01-31 |
Family
ID=15971460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5174033A Pending JPH0730069A (ja) | 1993-07-14 | 1993-07-14 | 基準信号駆動回路内蔵型集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730069A (ja) |
-
1993
- 1993-07-14 JP JP5174033A patent/JPH0730069A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970062923A (ko) | 마이크로컴퓨터 | |
| JPS6344734A (ja) | 半導体装置 | |
| JP2855975B2 (ja) | 半導体集積回路 | |
| JP2612837B2 (ja) | 半導体メモリ | |
| US10790312B2 (en) | Display panel and display device | |
| JPH0730069A (ja) | 基準信号駆動回路内蔵型集積回路装置 | |
| JPS61263241A (ja) | ゲ−トアレイ | |
| JPS6012742A (ja) | 半導体装置 | |
| JPH06120424A (ja) | 半導体集積回路装置 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JPS63199444A (ja) | 標準セル方式半導体装置 | |
| JPS63111661A (ja) | 半導体集積回路装置 | |
| JPH05121650A (ja) | 半導体集積回路装置 | |
| JPS61112424A (ja) | 出力バツフア回路 | |
| JPH09214264A (ja) | 出力回路装置 | |
| JPH02238662A (ja) | 半導体集積回路 | |
| KR100481174B1 (ko) | 메모리 코어의 전 영역에서 동일한 스큐를 가지는 반도체메모리 장치 | |
| JPH04336812A (ja) | デジタル回路装置 | |
| JPH04373160A (ja) | 半導体集積回路 | |
| JPH08330432A (ja) | 半導体集積回路 | |
| JPH07226439A (ja) | 半導体集積回路 | |
| JPS635551A (ja) | 半導体集積回路装置 | |
| JPH06138189A (ja) | 半導体装置 | |
| JPH02122651A (ja) | 半導体集積回路装置 | |
| KR900004002A (ko) | 집적회로의 배치구조 |