JPH07295523A - 表示駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】動作速度の遅いスイッチング素子でも高精細の
表示装置を安定して駆動することのできる表示駆動装置
を提供することを目的としている。 【構成】基板２１上に少なくともアクティブマトリック
スアレイ２２と９個のドレインライン駆動回路２４〜３
２が形成され、データラインＤＬ１〜ＤＬｎは順次異な
るドレインライン駆動回路２４〜３２に接続されて９つ
に領域区分されている。各グループＧ１、Ｇ２、Ｇ３の
対応する位置のドレインライン駆動回路２４〜３２には
Ｄ−クロック信号を１／９分周しそれぞれ位相の異なる
クロック信号ＣＴ１、ＣＴ２、ＣＴ３がカウンタ４９〜
５１から入力され、各グループＧ１、Ｇ２、Ｇ３の各ド
レインライン駆動回路２４〜３２にはシフトレジスタ４
５〜４７から共通の間引き映像データが入力される。各
ドレインライン駆動回路２４〜３２はクロック信号ＣＴ
１、ＣＴ２、ＣＴ３に同期して、そのとき入力されてい
る映像データを対応するデータラインＤＬ１〜ＤＬｎに
供給する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示駆動装置に関し、
詳しくは、高精細及び大画面の表示パネルを高品質で駆
動する表示駆動装置に関する。

【０００２】

【従来の技術】近時、液晶表示パネル、特に、薄膜トラ
ンジスタを各画素毎にスイッチング素子として設けた液
晶表示パネルは、スイッチング素子であるＴＦＴ（thin
filmtransistor）が基本的に移動度が遅く、液晶表示
パネルの高精細、大画面化に対して充分な駆動速度を確
保することが困難となっている。

【０００３】そこで、従来、液晶表示パネルの高精細、
大画面化に対応するために、図３に示すように、ドレイ
ンライン駆動回路を複数に分割し、並列動作させるアク
ティブマトリックス表示装置が提案されている（特開昭
６１−５２６３号公報参照）。

【０００４】すなわち、従来のアクティブマトリックス
表示装置１には、図３に示すように、アクティブマトリ
ックスアレイ２、ゲートラインを駆動するゲートライン
駆動回路３及びドレインラインを駆動する３個のドレイ
ンライン駆動回路４、５、６が形成されており、ゲート
ライン駆動回路３は、Ｇ−クロック信号に同期して、ゲ
ートラインを縦方向に順次走査する。

【０００５】ドレインライン駆動回路４、５、６には、
Ｄ−クロック信号に同期して、一走査ライン分の分割さ
れた映像信号であるＶｖ１、Ｖｖ２、Ｖｖ３がそれぞれ
シリアルデータとして印加される。

【０００６】すなわち、アクティブマトリックス液晶表
示装置１の外部回路として、シフトレジスタ７、サンプ
ルホールド回路８、９及びシフトレジスタ１０、１１、
１２を備えており、映像信号がシフトレジスタ７により
順次サンプルホールド回路８に書き込まれる。

【０００７】そして、次の走査線の走査が始まると、サ
ンプルホールド回路８に書き込まれていた映像信号は、
サンプルホールド回路９に移され、サンプルホールド回
路９に保持された映像信号は、シフトレジスタ１０、１
１、１２により一走査線の１／３ずつに分割されて、Ｄ
−クロック信号と同期して、ドレインライン駆動回路
４、５、６にシリアルデータとして書き込まれる。

【０００８】ドレインライン駆動回路４、５、６は、各
ドレインライン駆動回路４、５、６に接続されて３分割
されたアクティブマトリックスアレイ２の対応する領域
のドレインラインに映像信号を供給する。

【０００９】したがって、Ｄ−クロック信号のクロック
周波数は、一つのシフトレジスタで一走査ラインを走査
する場合に比べて、１／３のクロック周波数ですみ、大
画面のアクティブマトリックス液晶表示装置１を確実に
駆動することができる。

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の表示駆動装置にあっては、１つのＤ−クロッ
ク信号に同期して、３個のドレインライン駆動回路４、
５、６から３本のドレインラインに同時にデータを供給
することによりＤ−クロック信号の周波数を３分の１に
していたため、例えば、テレビ受信機に適用したとき、
ＮＴＳＣ方式には充分対応することができるが、ＨＤＴ
Ｖ（高品位テレビジョン）の場合には、スイッチング素
子としてポリシリコン等の移動度の遅い素子を用いて高
精細の表示装置を駆動すると、なお充分な駆動時間を確
保することができず、画質が悪化するという問題があっ
た。

【００１１】そこで、本発明は、上記実情に鑑みてなさ
れたもので、動作速度の遅い薄膜トランジスタをスイッ
チング素子として用いても、高精細の表示装置を安定し
て駆動することのできる表示駆動装置を提供することを
目的としている。

【００１２】

【課題を解決するための手段】本発明の表示駆動装置
は、基板上に形成された走査ラインとデータラインの各
交点に表示素子をマトリックス状に配置した表示パネル
と、前記基板上に形成され複数のグループに分割される
とともに各グループが複数個のデータライン駆動回路で
構成されたデータ側駆動回路部と、を備え、前記表示パ
ネルの各データラインは、前記データ側駆動回路部の各
データライン駆動回路に順次接続されることにより、前
記データ側駆動回路部のグループの数に対応した数の駆
動領域に分割され、前記各グループのデータライン駆動
回路には、それぞれ分割されたグループの数に応じて間
引かれるとともに、グループの数に応じて分割された１
走査線分の映像データが共通して供給され、前記各グル
ープの各データライン駆動回路は、それぞれが他のグル
ープのデータライン駆動回路の対応する位置のデータラ
イン駆動回路と共通のクロック信号ラインにより接続さ
れることにより、上記目的を達成している。

【００１３】この場合において、前記クロック信号ライ
ンは、例えば、請求項２に記載するように、基本クロッ
ク信号を前記データ側駆動回路部のグループの数と各グ
ループを構成するデータライン駆動回路の数との積の逆
数に分周するとともに、該グループを構成するデータラ
イン駆動回路の数に対応した位相角で位相をずらせたク
ロック信号が供給されるものであってもよい。

【００１４】また、前記クロック信号ラインに供給され
るクロック信号は、例えば、請求項３に記載するよう
に、前記各グループに含まれるデータライン駆動回路の
数に対応して基本クロック信号を分周する第１のカウン
タと、前記データ側駆動回路部を構成するグループの数
に対応して前記第１のカウンタから出力されるクロック
信号を分周する前記グループの数と同じ数の第２のカウ
ンタと、により生成されるものであってもよい。

【００１５】

【作用】本発明の表示駆動装置によれば、基板上に、少
なくとも表示パネルとデータ側駆動回路部が形成され、
データ側駆動回路部は、複数のグループに分割されると
ともに各グループが複数個のデータライン駆動回路で構
成され、各グループの各データライン駆動回路には、そ
れぞれ分割されたグループの数に応じて間引かれるとと
もに、当該グループの数に応じて分割される１走査線分
の映像データが共通して供給される。そして、表示パネ
ルの各データラインは、データ側駆動回路部の各データ
ライン駆動回路に順次接続されることにより、データ側
駆動回路部のグループの数に対応した数の駆動領域に分
割されるとともに、さらに、各グループの各データライ
ン駆動回路は、それぞれが他のグループのデータライン
駆動回路の対応する位置のデータライン駆動回路と共通
のクロック信号ラインにより接続されている。

【００１６】したがって、データ側駆動回路部のグルー
プの数と当該グループを構成するデータライン駆動回路
の数との積に反比例してクロック信号の周波数を低くす
ることができ、動作速度の遅いスイッチング素子を使用
しても、表示パネルの高精細、大画面化に対して充分な
駆動速度を確保することができる。

【００１７】その結果、高精細の表示パネルを高品位で
駆動させることができる。

【００１８】この場合、請求項２に記載するように、前
記クロック信号ラインに、基本クロック信号を前記デー
タ側駆動回路部のグループの数と各グループを構成する
データライン駆動回路の数との積の逆数に分周するとと
もに、該グループを構成するデータライン駆動回路の数
に対応した位相角で位相をずらせたクロック信号を供給
すると、簡単な分周回路により、同じクロック信号ライ
ンで接続された各グループのドレインライン駆動回路を
同時に駆動することができ、より簡単な回路で表示パネ
ルの高精細、大画面化に対して充分な駆動速度を確保す
ることができる。

【００１９】また、請求項３に記載するように、基本ク
ロック信号を、第１のカウンタにより、各グループに含
まれるデータライン駆動回路の数に対応して分周し、こ
の分周したクロック信号を、第２のカウンタにより、デ
ータ側駆動回路部を構成するグループの数に対応して分
周して、前記クロック信号ラインに供給するクロック信
号を生成すると、より一層簡単な回路により、クロック
信号を生成することができ、より一層簡単な回路で表示
パネルの高精細、大画面化に対して充分な駆動速度を確
保することができる。

【００２０】

【実施例】以下、本発明を実施例に基づいて説明する。

【００２１】図１及び図２は、本発明の表示駆動装置の
一実施例を示す図である。

【００２２】本実施例は、回路一体型アクティブマトリ
ックス液晶表示パネルの表示駆動装置に適用したもので
ある。

【００２３】図１は、回路一体型アクティブマトリック
ス液晶表示パネルの表示駆動装置の回路図である。

【００２４】図１において、表示駆動装置２０は、基板
２１上にアクティブマトリックスアレイ２２、１個のゲ
ートライン駆動回路２３及び９個のドレインライン駆動
回路２４、２５、２６、２７、２８、２９、３０、３
１、３２の形成された回路一体型アクティブマトリック
ス液晶表示パネル３３と外部回路３４を備えている。

【００２５】アクティブマトリックスアレイ２２は、基
板２１上に複数本のゲートラインＧＬ１〜ＧＬｍと複数
本のドレインラインＤＬ１〜ＤＬｎがマトリックス状に
形成され、ゲートラインＧＬ１〜ＧＬｍとドレインライ
ンＤＬ１〜ＤＬｎの各交点にスイッチング素子としての
薄膜トランジスタＴＦＴと画素液晶（表示素子）ＬＣが
接続されている（図１においては、ゲートラインＧＬと
ドレインラインＤＬの交点に薄膜トランジスタＴＦＴと
画素液晶ＬＣを代表的に１個のみ示す。）。

【００２６】各ゲートラインＧＬ１〜ＧＬｍは、ゲート
ライン駆動回路２３にそれぞれ接続されており、ゲート
ライン駆動回路２３には、図外の制御回路からＧ−クロ
ック信号が入力されている。

【００２７】ゲートライン駆動回路２３は、このＧ−ク
ロック信号に基づいて各ゲートラインＧＬ１〜ＧＬｍに
順次ゲート信号を出力して、順次ゲートラインＧＬ１〜
ＧＬｍを選択走査し、該ゲートラインＧＬ１〜ＧＬｍに
接続された各薄膜トランジスタＴＦＴをオンする。

【００２８】前記基板２１上に形成された９個のドレイ
ンライン駆動回路２４〜３２は、後述するように、ドレ
インライン駆動回路２４〜３２に入力される映像信号が
グループ分けされることから、ドレインライン駆動回路
２４、２５、２６からなるグループＧ１と、ドレインラ
イン駆動回路２７、２８、２９からなるグループＧ２
と、ドレインライン駆動回路３０、３１、３２からなる
グループＧ３の３つのグループにグループ分けされてお
り、前記各ドレインラインＤＬ１〜ＤＬｎは、グループ
分けされた各グループＧ１、Ｇ２、Ｇ３の各ドレインラ
イン駆動回路２４、２５、２６、ドレインライン駆動回
路２７、２８、２９及びドレインライン駆動回路３０、
３１、３２のそれぞれに順次接続されることにより、９
個の駆動領域に領域区分されている。

【００２９】具体的には、図１中左端のドレインライン
ＤＬ１から右端のドレインラインＤＬｎまでが、アクテ
ィブマトリックスアレイ２２側のドレインライン駆動回
路２４から順次接続され、ドレインライン駆動回路３２
まで接続されると、ドレインライン駆動回路２４に戻っ
て同様に、順次接続される。

【００３０】すなわち、ドレインラインＤＬ１〜ＤＬ３
は、それぞれグループＧ１のドレインライン駆動回路２
４〜２６に順次接続され、ドレインラインＤＬ４〜ＤＬ
６は、グループＧ２のドレインライン駆動回路２７〜２
９に順次接続されている。また、ドレインラインＤＬ７
〜ＤＬ９は、グループＧ３のドレインライン駆動回路３
０〜３２に順次接続され、以降の各ドレインラインＤＬ
１０〜ＤＬｎも同様に、接続される。

【００３１】そして、各グループＧ１、Ｇ２、Ｇ３のド
レインライン駆動回路２４〜２６、ドレインライン駆動
回路２７〜２９及びドレインライン駆動回路３０〜３２
には、外部回路３４からグループＧ１、Ｇ２、Ｇ３毎に
共通のアナログの映像信号ＶA 、ＶB 、ＶC が入力され
るとともに、各グループＧ１、Ｇ２、Ｇ３の対応するド
レインライン駆動回路２４、２７、３０にはクロック信
号ＣＴ１が、各グループＧ１、Ｇ２、Ｇ３の対応するド
レインライン駆動回路２５、２８、３１にはクロック信
号ＣＴ２が、また、各グループＧ１、Ｇ２、Ｇ３の対応
するドレインライン駆動回路２６、２９、３２にはクロ
ック信号ＣＴ３が、それぞれ共通に入力される。

【００３２】このドレインライン駆動回路２４〜３２
は、図示しないが、例えば、それぞれシフトレジスタ
と、このシフトレジスタとデータラインＤＬ１〜ＤＬｎ
との間に接続されたトランスファゲートと、各トランス
ファゲートの一方の制御端子に接続されたインバータ
と、を備えており、各シフトレジスタには、図示しない
表示制御回路から水平同期信号が入力されるとともに、
各グループＧ１、Ｇ２、Ｇ３の対応する位置のドレイン
ライン駆動回路２４〜３２のシフトレジスタには、それ
ぞれクロック信号ＣＴ１、クロック信号ＣＴ２、クロッ
ク信号ＣＴ３が入力される。

【００３３】そして、各グループＧ１、Ｇ２、Ｇ３のド
レインライン駆動回路２４〜３２のシフトレジスタに接
続されたトランスファゲートは、その入力端子にそれぞ
れ後述するシリアルの間引き映像信号ＶA 、ＶB 、ＶC
が入力され、その出力端子は、対応するデータラインＤ
Ｌ１〜ＤＬｎに接続されている。

【００３４】各ドレインライン駆動回路２４〜３２のシ
フトレジスタは、水平同期信号に基づいて順次入力され
るクロック信号ＣＴ１、ＣＴ２、ＣＴ３をそれぞれシフ
トし、制御信号として、その出力端子から当該出力端子
に接続されているトランスファゲートの制御端子に出力
する。この制御信号は、トランスファゲートの一方の制
御端子には、そのまま入力され、他方の制御端子には、
前記インバータにより反転されて入力される。したがっ
て、各トランスファゲートは、対応するドレインライン
駆動回路２４〜３２のシフトレジスタから制御信号が入
力されることによりオンし、そのとき入力されているシ
リアルの間引き映像ＶA 、ＶB 、ＶC を対応するデータ
ラインＤＬ１〜ＤＬｎに供給する。

【００３５】再び、図１において、外部回路３４は、シ
フトレジスタ４１、サンプルホールド回路４２、４３、
マルチプレクサ４４、３個のシフトレジスタ４５、４
６、４７及び４個のカウンタ４８、４９、５０、５１等
で構成されている。

【００３６】サンプルホールド回路４２には、アナログ
の映像信号が入力されており、カウンタ４８には、図外
の制御回路からＤ−クロック信号が入力される。

【００３７】シフトレジスタ４１は、入力されるアナロ
グの映像信号を間引いて順次サンプルホールド回路４２
にサンプルホールドさせ、次の走査線の走査が始まる
と、サンプルホールド回路４２に書き込まれた映像信号
をサンプルホールド回路４３に移す。

【００３８】このサンプルホールド回路４３に書き込ま
れた間引き映像信号は、マルチプレクサ４４に出力さ
れ、マルチプレクサ４４は、サンプルホールド回路４４
から入力される間引き映像信号を所定の順序でシフトレ
ジスタ４５、４６、４７に順次出力する。

【００３９】シフトレジスタ４５、４６、４７は、それ
ぞれこのマルチプレクサ４４から出力される間引き映像
信号を、カウンタ４８から入力される３分周クロックに
基づいて所定の順序で１走査線の１／３ずつに分割し、
ディジタルのシリアル間引き映像データＶA 、ＶB 、Ｖ
C として、前記各グループＧ１、Ｇ２、Ｇ３のドレイン
ライン駆動回路２４〜２６、２７〜２９、３０〜３２に
それぞれ並列に出力する。

【００４０】すなわち、アナログの映像信号は、Ｄ−ク
ロック信号の立ち下がり毎に、図２にＡ１、Ｂ１、Ｃ
１、Ａ２、Ｂ２、Ｃ２、Ａ３、Ｂ３、Ｃ３、・・・・で
表示する間引き映像信号としてサンプルホールド回路４
２にサンプルホールドされ、次の走査タイミングでサン
プルホールド回路４３に送られた後、マルチプレクサ４
４に供給される。

【００４１】このマルチプレクサ４４に供給された間引
き映像信号Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ２、Ａ
３、Ｂ３、Ｃ３、・・・・は、シフトレジスタ４５によ
り、最初にサンプリングされた間引き映像信号Ａ１から
２つ置きに取り込まれ、それぞれシリアル間引き映像デ
ータＶA1、ＶA2、・・・としてグループＧ１の各ドレイ
ンライン駆動回路２４〜２６に出力される。

【００４２】また、このマルチプレクサ４４に供給され
た間引き映像信号Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ
２、Ａ３、Ｂ３、Ｃ３、・・・・は、シフトレジスタ４
６により、２番目にサンプリングされた映像信号Ｂ１か
ら２つ置きに取り込まれ、それぞれシリアル間引き映像
データＶB1、ＶB2、・・・としてグループＧ２の各ドレ
インライン駆動回路２７〜２９に出力される。

【００４３】さらに、このマルチプレクサ４４に供給さ
れた間引き映像信号Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ
２、Ａ３、Ｂ３、Ｃ３、・・・・は、シフトレジスタ４
７により、３番目にサンプリングされた映像信号Ｃ１か
ら２つ置きに取り込まれ、それぞれシリアル間引き映像
データＶC1、ＶC2、・・・としてグループＧ３の各ドレ
インライン駆動回路３０〜３２に出力される。

【００４４】なお、図２は、映像信号及び各クロック信
号のタイミングを示すタイミング図を示すものである。

【００４５】カウンタ４８は、入力されるＤ−クロック
信号を１／３分周し、３分周クロックとしてシフトレジ
スタ４５、４６、４７及びカウンタ４９、５０、５１に
それぞれ出力する。

【００４６】上記シフトレジスタ４５、４６、４７は、
上述のように、このカウンタ４８から入力されるＤ−ク
ロック信号を１／３分周した３分周クロックに基づい
て、マルチプレクサ４４から出力される間引き映像信号
を所定の順序で１走査線の１／３ずつ分割して、各グル
ープＧ１、Ｇ２、Ｇ３のドレインライン駆動回路２４〜
２６、２７〜２９、３０〜３２にシリアルの間引き映像
データＶA 、ＶB 、ＶCとして出力する。

【００４７】カウンタ４９、５０、５１は、それぞれ入
力される１／３分周されたＤ−クロック信号（３分周ク
ロック）を、さらに１／３分周して１／９分周するとと
もに、図３に示すように、１２０°ずつ位相をずらし、
クロック信号ＣＴ１、ＣＴ２、ＣＴ３として前記各グル
ープＧ１、Ｇ２、Ｇ３の対応する位置のドレインライン
駆動回路２４、２７、３０、ドレインライン駆動回路２
５、２８、３１及びドレインライン駆動回路２６、２
９、３２にそれぞれ出力する。

【００４８】したがって、各グループＧ１、Ｇ２、Ｇ３
の対応する位置のドレインライン駆動回路２４、２７、
３０、ドレインライン駆動回路２５、２８、３１及びド
レインライン駆動回路２６、２９、３２には、Ｄ−クロ
ック信号の１／９のクロック周波数のクロック信号ＣＴ
１、ＣＴ２、ＣＴ３が印加される。

【００４９】次に、本実施例の動作を説明する。

【００５０】表示駆動装置２０は、上述のように、基板
２１上にアクティブマトリックスアレイ２２とゲートラ
イン駆動回路２３及び９個のドレインライン駆動回路２
４〜３２が形成されており、アクティブマトリックスア
レイ２２の各データラインＤＬ１〜ＤＬｎは、３個で１
グループを構成する各グループＧ１、Ｇ２、Ｇ３のドレ
インライン駆動回路２４〜２６、ドレインライン駆動回
路２７〜２９及びドレインライン駆動回路３０〜３２に
順次接続されることにより、９つの駆動領域に領域区分
されている。

【００５１】そして、図２に示すように、グループＧ１
のドレインライン駆動回路２４〜２６には、アナログ映
像信号を最初にサンプリングした間引き映像信号から２
つ置きにサンプリングして３分割したシリアルの間引き
映像信号ＶA が共通に入力され、ドレインライン駆動回
路２７〜２９には、アナログ映像信号を２つ目からサン
プリングした間引き映像信号から２つ置きにサンプリン
グして３分割したシリアルの間引き映像信号ＶB が共通
に入力され、さらに、ドレインライン駆動回路３０〜３
２には、アナログ映像信号を３つ目からサンプリングし
た間引き映像信号から２つ置きにサンプリングして３分
割したシリアルの間引き映像信号ＶC が共通に入力され
る。

【００５２】各グループＧ１、Ｇ２、Ｇ３の対応する位
置のドレインライン駆動回路２４、２７、３０には、カ
ウンタ４９から出力されるクロック信号ＣＴ１が共通に
入力され、ドレインライン駆動回路２５、２８、３１に
は、カウンタ５０から出力されるクロック信号ＣＴ２が
共通に入力され、さらに、ドレインライン駆動回路２
６、２９、３２には、カウンタ５１から出力されるクロ
ック信号ＣＴ３が共通に入力される。

【００５３】このクロック信号ＣＴ１、ＣＴ２、ＣＴ３
は、図２に示すように、外部回路３４のカウンタ４８
で、Ｄ−クロック信号を、まず１／３分周され、さら
に、カウンタ４９、５０、５１でさらに１／３分周され
るとともに、１２０°ずつ位相がずらされたものであ
る。

【００５４】Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ２、Ａ
３、Ｂ３、Ｃ３、・・・・からなるアナログ映像信号の
最初の間引き映像信号は、サンプルホールド回路４２に
保持され、さらに、サンプルホールド回路４３でサンプ
ルホールドされて、マルチプレクサ４４を介して出力さ
れるが、このとき、シフトレジスタ４５、４６、４７に
より、２つ置きに間引きされてそれぞれ、シフトレジス
タ４５、４６、４７により取り込まれて、対応するシリ
アルの間引き映像データＶA1、ＶA2、ＶA3、・・・、Ｖ
B1、ＶB2、ＶB3、・・・、ＶC1、ＶC2、ＶC3、・・・と
して、Ｄ−クロック信号に同期して各グループＧ１、Ｇ
２、Ｇ３の各ドレインライン駆動回路２４〜２６、ドレ
インライン駆動回路２７〜２９及びドレインライン駆動
回路３０〜３２に転送される。

【００５５】そして、これらのシリアルの間引き映像デ
ータＶA1、ＶA2、ＶA3、・・・、ＶB1、ＶB2、ＶB3、・
・・、ＶC1、ＶC2、ＶC3、・・・のうち、シリアルの間
引き映像データＶA1、ＶA2、ＶA3、・・・は、グループ
Ｇ１の各ドレインライン駆動回路２４〜２６に入力さ
れ、ディジタル間引き映像データＶA ＶB1、ＶB2、ＶB
3、・・・は、グループＧ２の各ドレインライン駆動回
路２７〜２９に入力される。さらに、シリアルの間引き
映像データＶC1、ＶC2、ＶC3、・・・は、グループＧ３
の各ドレインライン駆動回路３０〜３２に入力される。

【００５６】いま、ドレインライン駆動回路２４〜２６
から構成されるグループＧ１に注目すると、ドレインラ
イン駆動回路２４に転送されたシリアルの間引き映像信
号ＶA のうち最初の映像信号ＶA1は、Ｄ−クロック信号
を１／９に分周したクロック信号ＣＴ１により開成する
トランスファゲートを介してデータラインＤＬ１に供給
され、このとき、ドレインライン駆動回路２５、２６に
転送された映像信号ＶA1は、クロック信号ＣＴ２及びク
ロック信号ＣＴ３が対応するトランスファゲートに供給
されていないため、ドレインラインＤＬ２及びドレイン
ラインＤＬ３に供給されることはない。

【００５７】次に、ドレインライン駆動回路２５に転送
されたシリアルの間引き映像信号ＶA のうち２番目の映
像信号ＶA2は、Ｄ−クロック信号を１／９に分周し、か
つクロック信号ＣＴ１より１２０°位相の遅れたクロッ
ク信号ＣＴ２により開成するトランスファゲートを介し
てデータラインＤＬ２に供給される。

【００５８】さらに、ドレインライン駆動回路２６に転
送されたシリアルの間引き映像信号ＶA のうち３番目の
映像信号ＶA3は、Ｄ−クロック信号を１／９に分周し、
かつクロック信号ＣＴ２より１２０°位相の遅れたクロ
ック信号ＣＴ３により開成するトランスファゲートを介
してデータラインＤＬ３に供給される。

【００５９】このようにして、ドレインライン駆動回路
２４からは、Ｄ−クロック信号を１／９に分周したクロ
ック信号ＣＴ１により、間引き映像信号ＶA がデータラ
インＤＬ１、ＤＬ１０、・・・ＤＬn-8 に供給され、ま
た、ドレインライン駆動回路２５からは、ドレインライ
ン駆動回路２４とは１２０°位相の遅れたクロック信号
ＣＴ２により、間引き映像信号ＶA がデータラインＤＬ
２、ＤＬ１１、・・・・、ＤＬn-7に供給され、さら
に、ドレインライン駆動回路２６からは、ドレインライ
ン駆動回路２５とは１２０°位相の遅れたクロック信号
ＣＴ３により、間引き映像信号ＶA がデータラインＤＬ
３、ＤＬ１２、・・・・、ＤＬn-6に供給される。

【００６０】尚、各データラインＤＬに供給された映像
信号ＶA は、各データラインＤＬと基板２１との間の容
量により保持され、アクティブマトリックスアレイ２２
の薄膜トランジスタＴＦＴが開成されたとき、画素容量
として蓄積される。

【００６１】ドレインライン駆動回路２７〜２９から構
成されるグループＧ２及びドレインライン駆動回路３０
〜３２から構成されるグループＧ３についても、動作は
上記と同様である。

【００６２】つまり、ドレインライン駆動回路２７〜２
９から構成されるグループＧ２においては、ドレインラ
イン駆動回路２７からは、Ｄ−クロック信号を１／９に
分周したクロック信号ＣＴ１により、間引き映像信号Ｖ
B がデータラインＤＬ４、ＤＬ１３、・・・・、ＤＬn-
5に、ドレインライン駆動回路２８からは、ドレインラ
イン駆動回路２７とは１２０°位相の遅れたクロック信
号ＣＴ２により、間引き映像信号ＶB がデータラインＤ
Ｌ５、ＤＬ１４、・・・・、ＤＬn-4に、さらに、ドレ
インライン駆動回路２９からは、ドレインライン駆動回
路２８とは１２０°位相の遅れたクロック信号ＣＴ３に
より、間引き映像信号ＶB がデータラインＤＬ６、ＤＬ
１５、・・・・、ＤＬn-3に供給される。

【００６３】また、ドレインライン駆動回路３０〜３２
から構成されるグループＧ３においては、ドレインライ
ン駆動回路３０からは、Ｄ−クロック信号を１／９に分
周したクロック信号ＣＴ１により、間引き映像信号ＶC
がデータラインＤＬ７、ＤＬ１６、・・・・、ＤＬｎ-2
に、また、ドレインライン駆動回路３１からは、ドレイ
ンライン駆動回路３０とは１２０°位相の遅れたクロッ
ク信号ＣＴ２により、間引き映像信号ＶC がデータライ
ンＤＬ８、ＤＬ１７、・・・・、ＤＬｎ-1に、さらに、
ドレインライン駆動回路３２からは、ドレインライン駆
動回路３１とは１２０°位相の遅れたクロック信号ＣＴ
３により、間引き映像信号ＶC がデータラインＤＬ９、
ＤＬ１８、・・・・、ＤＬｎに供給される。

【００６４】そして、上記において、ドレインライン駆
動回路２４、２７、３０は、共通のクロック信号ＣＴ１
により駆動されているので、図２に示すように、間引き
映像信号ＶA1、ＶB1、ＶC1は、同じ走査期間ｔ１中に各
データラインＤＬ１、ＤＬ４、ＤＬ７に供給される。

【００６５】また、ドレインライン駆動回路２５、２
８、３１は、共通のクロック信号ＣＴ２により駆動され
ているので、間引き映像信号ＶA2、ＶB2、ＶC2は、同じ
走査期間ｔ２中に各データラインＤＬ２、ＤＬ５、ＤＬ
８に供給される。

【００６６】さらに、ドレインライン駆動回路２６、２
９、３２は、共通のクロック信号ＣＴ３により駆動され
ているので、間引き映像信号ＶA3、ＶB3、ＶC3は、同じ
走査期間ｔ３中に各データラインＤＬ３、ＤＬ６、ＤＬ
９に供給される。

【００６７】図２には、このようなタイミングを明確に
示している。

【００６８】このように、基板２１上に、少なくともア
クティブマトリックスアレイ２２とドレインライン駆動
回路２４〜３２が形成され、ドレインライン駆動回路２
４〜３２が、複数のグループＧ１、Ｇ２、Ｇ３に分割さ
れるとともに各グループＧ１、Ｇ２、Ｇ３が同数の複数
個のドレインライン駆動回路２４〜２６、ドレインライ
ン駆動回路２７〜２９及びドレインライン駆動回路３０
〜３２で構成され、各グループＧ１、Ｇ２、Ｇ３の各ド
レインライン駆動回路２４〜２６、ドレインライン駆動
回路２７〜２９及びドレインライン駆動回路３０〜３２
には、それぞれ、シリアルの間引き映像信号ＶA 、ＶB
、ＶC が入力される。

【００６９】そして、各データラインＤＬ１〜ＤＬｎ
は、ドレインライン駆動回路２４〜３２に順次接続され
ることにより、グループＧ１、Ｇ２、Ｇ３の数に対応し
た数（本実施例では、３つ）の駆動領域に分割されてい
る。

【００７０】また、各グループＧ１、Ｇ２、Ｇ３を構成
するドレインライン駆動回路２４〜２６、ドレインライ
ン駆動回路２７〜２９及びドレインライン駆動回路３０
〜３２は、それぞれ１つずつが共通のクロック信号ライ
ンで接続され、各グループＧ１、Ｇ２、Ｇ３を構成する
数（この実施例では、３個）のドレインライン駆動回路
に対応する角度だけ位相がずれた異なる位相のクロック
信号ＣＴ１、ＣＴ２、ＣＴ３により駆動される。

【００７１】したがって、駆動領域の数と、各駆動領域
を構成するドレインライン駆動回路の数を乗算した数に
反比例してクロック信号ＣＴ１、ＣＴ２、ＣＴ３の周波
数を低くすることができ、スイッチング素子としてポリ
シリコン等の動作速度の遅いスイッチング素子を使用し
ても、液晶表示パネルの高精細、大画面化に対して充分
な駆動速度を確保することができる。

【００７２】その結果、ＨＤＴＶのような高画素容量の
表示装置においても、高品質な画質を得ることができ
る。

【００７３】また、上記実施例においては、Ｄ−クロッ
ク信号をカウンタ４８で１／３分周し、さらに、カウン
タ４９、５０、５１で１／３分周するとともに、位相を
１２０度ずらせているので、簡単な回路により、各ドレ
インライン駆動回路２４〜３２に供給するクロック信号
を生成することができる。

【００７４】以上、本発明者によってなされた発明を好
適な実施例に基づき具体的に説明したが、本発明は、上
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲内で種々変更可能であることはいうまでもな
い。

【００７５】尚、上記実施例においては、ドレインライ
ン駆動回路２４〜３２を３つのグループＧ１、Ｇ２、Ｇ
３に分け、各グループＧ１、Ｇ２、Ｇ３を３個のドレイ
ンライン駆動回路２４〜２６、ドレインライン駆動回路
２７〜２９及びドレインライン駆動回路３０〜３２で構
成することにより、データラインＤＬ１〜ＤＬｎを９つ
の駆動領域に領域区分した場合について説明したが、こ
れに限るものではなく、２以上のグループに分け、各グ
ループを２以上のデータライン駆動回路で構成すること
により、４以上の領域に区分するあらゆる場合に同様に
適用することができる。この場合、領域区分の数を増や
すほど、クロック信号の周波数の低くすることができ
る。

【００７６】また、上記実施例においては、各グループ
Ｇ１、Ｇ２、Ｇ３を構成するドレインライン駆動回路の
数を同数としたが、例えば、最終段のグループを他のグ
ループとは異なる数のドレインライン駆動回路で構成す
ることも可能であり、必ずしも、全てのグループのドレ
インライン駆動回路は、同数でなくてもよい。

【００７７】

【発明の効果】本発明によれば、基板上に、少なくとも
表示パネルとデータ側駆動回路部が形成され、データ側
駆動回路部は、複数のグループに分割されるとともに各
グループが複数個のデータライン駆動回路で構成され、
各グループの各データライン駆動回路には、それぞれ分
割されたグループの数に応じて間引かれるとともに、当
該グループの数に応じて分割される１走査線分の映像デ
ータが共通して供給される。そして、表示パネルの各デ
ータラインは、データ側駆動回路部の各データライン駆
動回路に順次接続されることにより、データ側駆動回路
部のグループの数に対応した数の駆動領域に分割される
とともに、さらに、各グループの各データライン駆動回
路は、それぞれが他のグループのデータライン駆動回路
の対応する位置のデータライン駆動回路と共通のクロッ
ク信号ラインにより接続されている。

【００７８】したがって、データ側駆動回路部のグルー
プの数と当該グループを構成するデータライン駆動回路
の数との積に反比例してクロック信号の周波数を低くす
ることができ、動作速度の遅いスイッチング素子を使用
しても、表示パネルの高精細、大画面化に対して充分な
駆動速度を確保することができる。

【００７９】その結果、高精細の表示パネルを高品位で
駆動させることができる。

【００８０】この場合、請求項２に記載するように、前
記クロック信号ラインに、基本クロック信号を前記デー
タ側駆動回路部のグループの数と各グループを構成する
データライン駆動回路の数との積の逆数に分周するとと
もに、該グループを構成するデータライン駆動回路の数
に対応した位相角で位相をずらせたクロック信号を供給
すると、簡単な分周回路により、同じクロック信号ライ
ンで接続された各グループのドレインライン駆動回路を
同時に駆動することができ、より簡単な回路で表示パネ
ルの高精細、大画面化に対して充分な駆動速度を確保す
ることができる。

【００８１】また、請求項３に記載するように、基本ク
ロック信号を、第１のカウンタにより、各グループに含
まれるデータライン駆動回路の数に対応して分周し、こ
の分周したクロック信号を、第２のカウンタにより、デ
ータ側駆動回路部を構成するグループの数に対応して分
周して、前記クロック信号ラインに供給するクロック信
号を生成すると、より一層簡単な回路により、クロック
信号を生成することができ、より一層簡単な回路で表示
パネルの高精細、大画面化に対して充分な駆動速度を確
保することができる。

【図面の簡単な説明】

【図１】本発明の表示駆動装置の一実施例を適用した表
示駆動装置の回路図。

【図２】図１の表示駆動装置による映像信号のサンプリ
ングタイミングとクロック信号ＣＴ１、ＣＴ２、ＣＴ３
の生成波形を示す図。

【図３】従来の表示駆動装置の一例の回路図。

【符号の説明】

２０ 表示駆動装置 ２１ 基板 ２２ アクティブマトリックスアレイ ２３ ゲートライン駆動回路 ２４〜３２ ドレインライン駆動回路 ３３ アクティブマトリックス液晶表示パネル ３４ 外部回路 ４１ シフトレジスタ ４２、４３ サンプルホールド回路 ４４ マルチプレクサ ４５〜４７ シフトレジスタ ４８〜５１ カウンタ ＧＬ１〜ＧＬｍ ゲートライン ＤＬ１〜ＤＬｎ データライン

Claims (3)

【特許請求の範囲】
1. 【請求項１】基板上に形成された走査ラインとデータラ
   インの各交点に表示素子をマトリックス状に配置した表
   示パネルと、 前記基板上に形成され複数のグループに分割されるとと
   もに各グループが複数個のデータライン駆動回路で構成
   されたデータ側駆動回路部と、 を備え、 前記表示パネルの各データラインは、前記データ側駆動
   回路部の各データライン駆動回路に順次接続されること
   により、前記データ側駆動回路部のグループの数に対応
   した数の駆動領域に分割され、 前記各グループのデータライン駆動回路には、それぞれ
   分割されたグループの数に応じて間引かれるとともに、
   グループの数に応じて分割された１走査線分の映像デー
   タが共通して供給され、 前記各グループの各データライン駆動回路は、それぞれ
   が他のグループのデータライン駆動回路の対応する位置
   のデータライン駆動回路と共通のクロック信号ラインに
   より接続されていることを特徴とする表示駆動装置。
2. 【請求項２】前記クロック信号ラインには、 基本クロック信号を前記データ側駆動回路部のグループ
   の数と各グループを構成するデータライン駆動回路の数
   との積の逆数に分周するとともに、該グループを構成す
   るデータライン駆動回路の数に対応した位相角で位相を
   ずらせたクロック信号が供給されることを特徴とする請
   求項１記載の表示駆動装置。
3. 【請求項３】前記クロック信号ラインに供給されるクロ
   ック信号は、 前記各グループに含まれるデータライン駆動回路の数に
   対応して基本クロック信号を分周する第１のカウンタ
   と、 前記データ側駆動回路部を構成するグループの数に対応
   して前記第１のカウンタから出力されるクロック信号を
   分周する前記グループの数と同じ数の第２のカウンタ
   と、 により生成されることを特徴とする請求項１または請求
   項２記載の表示駆動装置。