JPH05143024A - マトリクス型画像表示装置の駆動方法及び駆動回路 - Google Patents
マトリクス型画像表示装置の駆動方法及び駆動回路Info
- Publication number
- JPH05143024A JPH05143024A JP30739391A JP30739391A JPH05143024A JP H05143024 A JPH05143024 A JP H05143024A JP 30739391 A JP30739391 A JP 30739391A JP 30739391 A JP30739391 A JP 30739391A JP H05143024 A JPH05143024 A JP H05143024A
- Authority
- JP
- Japan
- Prior art keywords
- driving
- drive
- circuit
- matrix type
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 水平方向に分割された画面領域を、複数のＹ
駆動回路を並列に動作させ液晶パネルを駆動する時、Ｙ
駆動回路内部のサンプルホールド回路における漏れ電流
によって映像データに定常的な電圧降下が発生しても、
Ｙ駆動ＩＣの継ぎ目に輝度差が発生しない液晶パネルの
駆動方法を提供する。 【構成】 ソース駆動回路６、７の内部のサンプルホー
ルド回路に、映像データを保持する順番を互いに逆にす
ることにより、ソース駆動回路６の出力ピンＰ m から出
力する映像データを保持する時間と、ソース駆動回路７
の出力ピンＰ1から出力する映像データを保持する時間
を等しくし、漏れ電流による電圧降下を等しくする。
駆動回路を並列に動作させ液晶パネルを駆動する時、Ｙ
駆動回路内部のサンプルホールド回路における漏れ電流
によって映像データに定常的な電圧降下が発生しても、
Ｙ駆動ＩＣの継ぎ目に輝度差が発生しない液晶パネルの
駆動方法を提供する。 【構成】 ソース駆動回路６、７の内部のサンプルホー
ルド回路に、映像データを保持する順番を互いに逆にす
ることにより、ソース駆動回路６の出力ピンＰ m から出
力する映像データを保持する時間と、ソース駆動回路７
の出力ピンＰ1から出力する映像データを保持する時間
を等しくし、漏れ電流による電圧降下を等しくする。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型液晶パネルに代表されるような、マトリクス型画像表
示装置の駆動方法及び駆動回路に関する。
型液晶パネルに代表されるような、マトリクス型画像表
示装置の駆動方法及び駆動回路に関する。
【０００２】
【従来の技術】従来、液晶パネルの各画素毎に薄膜トラ
ンジスタでスイッチング素子を設けたアクティブマトリ
クス型液晶パネルが知られている。また、近年アクティ
ブマトリクス型液晶パネルの高密度化、画素数の増大に
より、複数のソース駆動回路を並列に動作させ、分割さ
れた画面領域のソースバスラインを同時に駆動する方法
が提案されている（特開昭６１−５２６３１号公報）。
特に、ハイビジョン信号のように非常に広帯域の信号
を、アクティブマトリクス型液晶パネルに表示するため
には、画面を複数ブロックに分割し、各分割画面を同時
に表示する駆動方法が取られている（１９８９通信学会
秋季全国大会講演集、分冊５、pp５−２９）。
ンジスタでスイッチング素子を設けたアクティブマトリ
クス型液晶パネルが知られている。また、近年アクティ
ブマトリクス型液晶パネルの高密度化、画素数の増大に
より、複数のソース駆動回路を並列に動作させ、分割さ
れた画面領域のソースバスラインを同時に駆動する方法
が提案されている（特開昭６１−５２６３１号公報）。
特に、ハイビジョン信号のように非常に広帯域の信号
を、アクティブマトリクス型液晶パネルに表示するため
には、画面を複数ブロックに分割し、各分割画面を同時
に表示する駆動方法が取られている（１９８９通信学会
秋季全国大会講演集、分冊５、pp５−２９）。
【０００３】以下、図面を参照しながら、従来のアクテ
ィブマトリクス型液晶パネルの駆動方法及び駆動回路の
具体例について説明する。
ィブマトリクス型液晶パネルの駆動方法及び駆動回路の
具体例について説明する。
【０００４】（図９）に従来のアクティブマトリクス型
液晶パネルの駆動回路を示す。（図９）において、駆動
回路はゲートバスラインｘi を駆動するゲート駆動回路
75とソースバスラインラインｙj を駆動する２つのソー
ス駆動回路76、77で構成され、ソース駆動回路76、77は
ｍビットのシフトレジスタ78、79とｍ個のサンプルホー
ルド回路80、81からなる。アクティブマトリクス液晶パ
ネル71の各画素は、スイッチング素子としての薄膜トラ
ンジスタ72と液晶セル73によって構成される。薄膜トラ
ンジスタ72のソースはソースバスラインｙj に接続さ
れ、ゲートはゲートバスラインｘi に接続され、液晶セ
ル73は薄膜トランジスタ72のドレインとコモン電極74に
接続される。また、83、84はランダムアクセスメモリで
あり、映像信号を２倍に時間軸伸長する。
液晶パネルの駆動回路を示す。（図９）において、駆動
回路はゲートバスラインｘi を駆動するゲート駆動回路
75とソースバスラインラインｙj を駆動する２つのソー
ス駆動回路76、77で構成され、ソース駆動回路76、77は
ｍビットのシフトレジスタ78、79とｍ個のサンプルホー
ルド回路80、81からなる。アクティブマトリクス液晶パ
ネル71の各画素は、スイッチング素子としての薄膜トラ
ンジスタ72と液晶セル73によって構成される。薄膜トラ
ンジスタ72のソースはソースバスラインｙj に接続さ
れ、ゲートはゲートバスラインｘi に接続され、液晶セ
ル73は薄膜トランジスタ72のドレインとコモン電極74に
接続される。また、83、84はランダムアクセスメモリで
あり、映像信号を２倍に時間軸伸長する。
【０００５】以上のように構成されたアクティブマトリ
クス型液晶パネルの駆動回路について、以下にその動作
について説明する。映像信号をＡ／Ｄ変換器82でデジタ
ル信号に変換し、メモリ83、84に入力する。メモリ83で
ソースバスラインｙ1 からｙ m に入力する映像信号、す
なわち一走査線の映像信号のうち前半を、２倍に時間軸
伸長してＤ／Ａ変換器85でアナログ信号に変換しソース
駆動回路76に入力する。また、メモリ84でソースバスラ
インｙm+1 からｙ2mに入力する映像信号、すなわち一走
査線の映像信号のうち後半を、２倍に時間軸伸長してＤ
／Ａ変換器86でアナログ信号に変換しソース駆動回路77
に入力する。ソース駆動回路76、77では、入力された映
像信号をそれぞれサンプルホールド回路80、81へ、シフ
トレジスタ78、79によって、ソースバスラインｙ1 、ｙ
m+1 に入力する映像信号より順次書き込み保持する。ゲ
ートバスラインｘiがゲート駆動回路75によってアクテ
ィブとなり薄膜トランジスタ72がオンしたとき、サンプ
ルホールド回路80、81に保持された映像データはソース
バスラインｙj を介し液晶セル73に印加される。その結
果、一走査線の映像データが液晶パネル71に書き込まれ
る。上記の動作をくり返すとともに、ゲート駆動回路75
がゲートバスラインを順次走査することにより、液晶パ
ネル71に画像が得られる。
クス型液晶パネルの駆動回路について、以下にその動作
について説明する。映像信号をＡ／Ｄ変換器82でデジタ
ル信号に変換し、メモリ83、84に入力する。メモリ83で
ソースバスラインｙ1 からｙ m に入力する映像信号、す
なわち一走査線の映像信号のうち前半を、２倍に時間軸
伸長してＤ／Ａ変換器85でアナログ信号に変換しソース
駆動回路76に入力する。また、メモリ84でソースバスラ
インｙm+1 からｙ2mに入力する映像信号、すなわち一走
査線の映像信号のうち後半を、２倍に時間軸伸長してＤ
／Ａ変換器86でアナログ信号に変換しソース駆動回路77
に入力する。ソース駆動回路76、77では、入力された映
像信号をそれぞれサンプルホールド回路80、81へ、シフ
トレジスタ78、79によって、ソースバスラインｙ1 、ｙ
m+1 に入力する映像信号より順次書き込み保持する。ゲ
ートバスラインｘiがゲート駆動回路75によってアクテ
ィブとなり薄膜トランジスタ72がオンしたとき、サンプ
ルホールド回路80、81に保持された映像データはソース
バスラインｙj を介し液晶セル73に印加される。その結
果、一走査線の映像データが液晶パネル71に書き込まれ
る。上記の動作をくり返すとともに、ゲート駆動回路75
がゲートバスラインを順次走査することにより、液晶パ
ネル71に画像が得られる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、隣合うソース駆動回路の継ぎ目におい
て、第１のソース駆動回路の保持回路に最後に保持され
た映像データと、第２のソース駆動回路の保持回路に最
初に保持された映像データが、隣合うＹ方向のバスライ
ンに接続された画素を駆動する。すなわち、保持回路に
保持する時間の異なる映像データで、隣合うＹ方向のバ
スラインに接続された画素を駆動するため、保持回路に
おける漏れ電流の電流量の差によって電圧降下量が異な
り、映像データに定常的な電位差が生じる。その結果、
得られる画像のソース駆動回路の継ぎ目に輝度差が発生
し画質劣化となる。
ような構成では、隣合うソース駆動回路の継ぎ目におい
て、第１のソース駆動回路の保持回路に最後に保持され
た映像データと、第２のソース駆動回路の保持回路に最
初に保持された映像データが、隣合うＹ方向のバスライ
ンに接続された画素を駆動する。すなわち、保持回路に
保持する時間の異なる映像データで、隣合うＹ方向のバ
スラインに接続された画素を駆動するため、保持回路に
おける漏れ電流の電流量の差によって電圧降下量が異な
り、映像データに定常的な電位差が生じる。その結果、
得られる画像のソース駆動回路の継ぎ目に輝度差が発生
し画質劣化となる。
【０００７】本発明は、Ｘ方向に分割された画面領域を
複数のソース駆動回路を並列に動作させ、Ｙ方向のバス
ラインに映像データを書き込んで液晶パネルを駆動して
も、得られる画像のソース駆動回路の継ぎ目に輝度差が
発生しないマトリクス型画像表示装置の駆動方法を得る
ことを目的としている。さらに、Ｘ方向に分割された画
面領域を複数のソース駆動ＩＣを並列に動作させ、Ｙ方
向のバスラインに映像データを書き込んで液晶パネルを
駆動しても、得られる画像のソース駆動ＩＣの継ぎ目に
輝度差が発生しないマトリクス型画像表示装置の駆動回
路を提供することを目的としている。
複数のソース駆動回路を並列に動作させ、Ｙ方向のバス
ラインに映像データを書き込んで液晶パネルを駆動して
も、得られる画像のソース駆動回路の継ぎ目に輝度差が
発生しないマトリクス型画像表示装置の駆動方法を得る
ことを目的としている。さらに、Ｘ方向に分割された画
面領域を複数のソース駆動ＩＣを並列に動作させ、Ｙ方
向のバスラインに映像データを書き込んで液晶パネルを
駆動しても、得られる画像のソース駆動ＩＣの継ぎ目に
輝度差が発生しないマトリクス型画像表示装置の駆動回
路を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のマトリクス型画像表示装置の駆動方法は、
液晶パネルのＹ方向のバスラインを駆動するＮ個のＹ駆
動回路が、Ｙ方向のバスラインに書き込む映像データを
順次保持する保持回路を内蔵し、所定の一対のＹ駆動回
路の保持回路に映像データを保持する順番が、互いに逆
とするものである。
に、本発明のマトリクス型画像表示装置の駆動方法は、
液晶パネルのＹ方向のバスラインを駆動するＮ個のＹ駆
動回路が、Ｙ方向のバスラインに書き込む映像データを
順次保持する保持回路を内蔵し、所定の一対のＹ駆動回
路の保持回路に映像データを保持する順番が、互いに逆
とするものである。
【０００９】また、本発明のマトリクス型画像表示装置
の駆動回路は、液晶パネルのＹ方向のバスラインを駆動
するＮ個のＹ駆動ＩＣを具備し、Ｙ駆動ＩＣは、シフト
レジスタと駆動するＹ方向のバスライン１ラインにつき
少なくとも１つのサンプル・ホールド回路を内蔵し、シ
フトレジスタのビットシフトとともにサンプル・ホール
ド回路に順次映像信号をサンプル・ホールドする駆動Ｉ
Ｃであり、所定の一対のＹ駆動ＩＣの映像信号をサンプ
ルホールドする順番が、Ｘ方向に互いに逆方向とするも
のである。
の駆動回路は、液晶パネルのＹ方向のバスラインを駆動
するＮ個のＹ駆動ＩＣを具備し、Ｙ駆動ＩＣは、シフト
レジスタと駆動するＹ方向のバスライン１ラインにつき
少なくとも１つのサンプル・ホールド回路を内蔵し、シ
フトレジスタのビットシフトとともにサンプル・ホール
ド回路に順次映像信号をサンプル・ホールドする駆動Ｉ
Ｃであり、所定の一対のＹ駆動ＩＣの映像信号をサンプ
ルホールドする順番が、Ｘ方向に互いに逆方向とするも
のである。
【００１０】
【作用】上記のように、液晶パネルのＹ方向のバスライ
ンを駆動するＮ個のソース駆動回路が、Ｙ方向のバスラ
インに書き込む映像データを順次保持する保持回路を内
蔵し、所定の一対のソース駆動回路の保持回路に映像デ
ータを保持する順番が、互いに逆とすることにより、Ｘ
方向に分割された画面領域を、複数のソース駆動回路を
並列に動作させＹ方向のバスラインに映像データを書き
込み、液晶パネルを駆動する時、保持回路における漏れ
電流によって映像データに定常的な電圧降下が発生して
も、ソース駆動回路の継ぎ目に輝度差が発生しない高品
質の画像が得られる。
ンを駆動するＮ個のソース駆動回路が、Ｙ方向のバスラ
インに書き込む映像データを順次保持する保持回路を内
蔵し、所定の一対のソース駆動回路の保持回路に映像デ
ータを保持する順番が、互いに逆とすることにより、Ｘ
方向に分割された画面領域を、複数のソース駆動回路を
並列に動作させＹ方向のバスラインに映像データを書き
込み、液晶パネルを駆動する時、保持回路における漏れ
電流によって映像データに定常的な電圧降下が発生して
も、ソース駆動回路の継ぎ目に輝度差が発生しない高品
質の画像が得られる。
【００１１】
【実施例】以下本発明の一実施例のマトリクス型画像表
示装置の駆動方法について、図面を参照しながら説明す
る。
示装置の駆動方法について、図面を参照しながら説明す
る。
【００１２】（図１）にアクティブマトリクス型液晶パ
ネルの駆動回路を、（図２）にソース駆動回路の内部構
成図を示す。また（図３）にソース駆動回路に入力する
信号のタイミングチャートを示す。（図１）において、
駆動回路はゲートバスラインｘi を駆動するゲート駆動
回路５とソースバスラインラインｙj を駆動する４つの
ソース駆動回路６、７、８、９で構成される。
ネルの駆動回路を、（図２）にソース駆動回路の内部構
成図を示す。また（図３）にソース駆動回路に入力する
信号のタイミングチャートを示す。（図１）において、
駆動回路はゲートバスラインｘi を駆動するゲート駆動
回路５とソースバスラインラインｙj を駆動する４つの
ソース駆動回路６、７、８、９で構成される。
【００１３】ソース駆動回路６、７、８、９は同じ構成
であり、（図２）に示すようにｍビットのシフトレジス
タ21とｍ個のサンプルホールド回路22を持つ。アクティ
ブマトリクス液晶パネル１の各画素は、スイッチング素
子としての薄膜トランジスタ２と液晶セル３によって構
成される。薄膜トランジスタ２のソースはソースバスラ
インｙj に接続され、ゲートはゲートバスラインｘi に
接続され、液晶セル３は薄膜トランジスタ２のドレイン
とコモン電極４に接続される。
であり、（図２）に示すようにｍビットのシフトレジス
タ21とｍ個のサンプルホールド回路22を持つ。アクティ
ブマトリクス液晶パネル１の各画素は、スイッチング素
子としての薄膜トランジスタ２と液晶セル３によって構
成される。薄膜トランジスタ２のソースはソースバスラ
インｙj に接続され、ゲートはゲートバスラインｘi に
接続され、液晶セル３は薄膜トランジスタ２のドレイン
とコモン電極４に接続される。
【００１４】以上のように構成されたアクティブマトリ
クス型液晶パネルにおいて、以下その駆動方法について
説明する。ソース駆動回路６、７、８、９にはそれぞれ
映像信号を入力し、（図３）に示す制御信号STを制御信
号CKによって１ビットずつシフトするｍ段のシフトレジ
スタ21のビットシフトとともに、ｍ個のサンプルホール
ド回路22に映像信号を順次保持していく。サンプルホー
ルド回路22に保持されたｍ個の映像データは、制御信号
SDにより出力スイッチ23をオンすると、それぞれ同時に
出力バッファ24を介して出力ピンＰ1 からＰm より出力
される。出力ピンはそれぞれソースバスラインに接続さ
れており、ゲートバスラインｘi がゲート駆動回路５に
よってアクティブとなり薄膜トランジスタ２がオンした
とき、サンプルホールド回路22に保持された映像データ
はソースバスラインｙj を介し液晶セル３に印加され
る。
クス型液晶パネルにおいて、以下その駆動方法について
説明する。ソース駆動回路６、７、８、９にはそれぞれ
映像信号を入力し、（図３）に示す制御信号STを制御信
号CKによって１ビットずつシフトするｍ段のシフトレジ
スタ21のビットシフトとともに、ｍ個のサンプルホール
ド回路22に映像信号を順次保持していく。サンプルホー
ルド回路22に保持されたｍ個の映像データは、制御信号
SDにより出力スイッチ23をオンすると、それぞれ同時に
出力バッファ24を介して出力ピンＰ1 からＰm より出力
される。出力ピンはそれぞれソースバスラインに接続さ
れており、ゲートバスラインｘi がゲート駆動回路５に
よってアクティブとなり薄膜トランジスタ２がオンした
とき、サンプルホールド回路22に保持された映像データ
はソースバスラインｙj を介し液晶セル３に印加され
る。
【００１５】ソース駆動回路６の出力ピンＰ1 からＰm
はソースバスラインｙ1 からｙm に接続し、ソース駆動
回路７の出力ピンＰ1 からＰm はソースバスラインｙ
m+1 からｙ2mに接続し、ソース駆動回路８の出力ピンＰ
1からＰm はソースバスラインｙ2m+1からｙ3mに接続
し、ソース駆動回路９の出力ピンＰ1 からＰm はソース
バスラインｙ3m+1からｙ4mに接続する。ソース駆動回路
６、７、８、９における映像データの保持は同時に行
う。すなわち、それぞれのソース駆動回路には同じ制御
信号ST及び制御信号CKを入力する。そのとき入力する映
像信号は、それぞれのソース駆動回路で液晶パネル１を
駆動する領域に対応して、水平方向に分割され時間軸を
揃えた信号を入力する。それぞれのソース駆動回路に同
じ制御信号SDを入力すると、映像データはソースバスラ
インｙ1 からｙ4mに出力され、その結果一走査線の映像
データが液晶パネル１に書き込まれる。上記の動作をく
り返すとともに、ゲート駆動回路５がゲートバスライン
を順次走査しアクティブとすることにより、液晶パネル
１に画像が得られる。
はソースバスラインｙ1 からｙm に接続し、ソース駆動
回路７の出力ピンＰ1 からＰm はソースバスラインｙ
m+1 からｙ2mに接続し、ソース駆動回路８の出力ピンＰ
1からＰm はソースバスラインｙ2m+1からｙ3mに接続
し、ソース駆動回路９の出力ピンＰ1 からＰm はソース
バスラインｙ3m+1からｙ4mに接続する。ソース駆動回路
６、７、８、９における映像データの保持は同時に行
う。すなわち、それぞれのソース駆動回路には同じ制御
信号ST及び制御信号CKを入力する。そのとき入力する映
像信号は、それぞれのソース駆動回路で液晶パネル１を
駆動する領域に対応して、水平方向に分割され時間軸を
揃えた信号を入力する。それぞれのソース駆動回路に同
じ制御信号SDを入力すると、映像データはソースバスラ
インｙ1 からｙ4mに出力され、その結果一走査線の映像
データが液晶パネル１に書き込まれる。上記の動作をく
り返すとともに、ゲート駆動回路５がゲートバスライン
を順次走査しアクティブとすることにより、液晶パネル
１に画像が得られる。
【００１６】このとき、シフトレジスタ21としては双方
向に動作するシフトレジスタを用い、制御信号RL（図示
せず）によって切換スイッチ25の接続を切り換えること
で、サンプルホールド回路22に映像データを保持してい
く順番を反転できるようにする。ここで、ソース駆動回
路６、８の切換スイッチ25はａに接続し、ソース駆動回
路７、９の切換スイッチ25はｂに接続するように制御信
号RLを入力する。映像データは、ソース駆動回路６、８
ではサンプルホールド回路22の１段目から順にｍ段目ま
で保持され、ソース駆動回路７、９ではサンプルホール
ド回路22のｍ段目から順に１段目まで保持される。以上
のような駆動方法を用いると、ソース駆動回路６の出力
ピンＰm から出力される映像データとソース駆動回路７
の出力ピンＰ1 から出力される映像データの、サンプル
ホールド回路22に保持される時間が等しくなる。したが
って、サンプルホールド回路22で電流のリークが発生し
ても、リーク量が等しいため電圧降下量が等しく、映像
データに定常的な電位差が発生しない。よって、隣合う
ソース駆動回路６、７で駆動される画素間で定常的な輝
度差が発生しない。同様に、ソース駆動回路７とソース
駆動回路８の継ぎ目、及びソース駆動回路８とソース駆
動回路９の継ぎ目においても輝度差が発生せず高品位の
画像が得られる。
向に動作するシフトレジスタを用い、制御信号RL（図示
せず）によって切換スイッチ25の接続を切り換えること
で、サンプルホールド回路22に映像データを保持してい
く順番を反転できるようにする。ここで、ソース駆動回
路６、８の切換スイッチ25はａに接続し、ソース駆動回
路７、９の切換スイッチ25はｂに接続するように制御信
号RLを入力する。映像データは、ソース駆動回路６、８
ではサンプルホールド回路22の１段目から順にｍ段目ま
で保持され、ソース駆動回路７、９ではサンプルホール
ド回路22のｍ段目から順に１段目まで保持される。以上
のような駆動方法を用いると、ソース駆動回路６の出力
ピンＰm から出力される映像データとソース駆動回路７
の出力ピンＰ1 から出力される映像データの、サンプル
ホールド回路22に保持される時間が等しくなる。したが
って、サンプルホールド回路22で電流のリークが発生し
ても、リーク量が等しいため電圧降下量が等しく、映像
データに定常的な電位差が発生しない。よって、隣合う
ソース駆動回路６、７で駆動される画素間で定常的な輝
度差が発生しない。同様に、ソース駆動回路７とソース
駆動回路８の継ぎ目、及びソース駆動回路８とソース駆
動回路９の継ぎ目においても輝度差が発生せず高品位の
画像が得られる。
【００１７】上記の説明で得られる画像は、液晶パネル
１のうちソース駆動回路７、９で駆動する領域は画像が
左右反転するが、ソース駆動回路７、９に入力する映像
信号をあらかじめ１水平走査期間単位で時間軸反転して
おけば正常な画像が得られるため問題ない。
１のうちソース駆動回路７、９で駆動する領域は画像が
左右反転するが、ソース駆動回路７、９に入力する映像
信号をあらかじめ１水平走査期間単位で時間軸反転して
おけば正常な画像が得られるため問題ない。
【００１８】次に、本発明の一実施例のマトリクス型画
像表示装置の駆動回路について、図面を参照しながら説
明する。
像表示装置の駆動回路について、図面を参照しながら説
明する。
【００１９】（図４）にアクティブマトリクス型液晶パ
ネルの駆動回路を、（図５）にソース駆動ＩＣの内部構
成図を示す。また（図６）にソース駆動ＩＣに入力する
信号のタイミングチャートを示す。（図４）において、
駆動回路はゲートバスラインｘi を駆動するゲート駆動
ＩＣ35とソースバスラインラインｙj を駆動する４つの
ソース駆動ＩＣ36、37、38、39で構成される。ソース駆
動ＩＣ36、37、38、39は同じ構成であり、（図５）に示
すようにｍビットのシフトレジスタ51と内部にｍ個の保
持回路を備えた２組のサンプルホールド回路52、53を持
つ。アクティブマトリクス液晶パネル31の各画素は、ス
イッチング素子としての薄膜トランジスタ32と液晶セル
33によって構成される。薄膜トランジスタ32のソースは
ソースバスラインｙj に接続され、ゲートはゲートバス
ラインｘi に接続され、液晶セル33は薄膜トランジスタ
32のドレインとコモン電極34に接続される。また、41、
42はランダムアクセスメモリであり、映像信号を２倍に
時間軸伸長する。
ネルの駆動回路を、（図５）にソース駆動ＩＣの内部構
成図を示す。また（図６）にソース駆動ＩＣに入力する
信号のタイミングチャートを示す。（図４）において、
駆動回路はゲートバスラインｘi を駆動するゲート駆動
ＩＣ35とソースバスラインラインｙj を駆動する４つの
ソース駆動ＩＣ36、37、38、39で構成される。ソース駆
動ＩＣ36、37、38、39は同じ構成であり、（図５）に示
すようにｍビットのシフトレジスタ51と内部にｍ個の保
持回路を備えた２組のサンプルホールド回路52、53を持
つ。アクティブマトリクス液晶パネル31の各画素は、ス
イッチング素子としての薄膜トランジスタ32と液晶セル
33によって構成される。薄膜トランジスタ32のソースは
ソースバスラインｙj に接続され、ゲートはゲートバス
ラインｘi に接続され、液晶セル33は薄膜トランジスタ
32のドレインとコモン電極34に接続される。また、41、
42はランダムアクセスメモリであり、映像信号を２倍に
時間軸伸長する。
【００２０】以上のように構成されたアクティブマトリ
クス型液晶パネルの駆動回路において、以下その動作に
ついて説明する。映像信号は、Ａ／Ｄ変換器40に入力さ
れデジタル信号に変換される。（図７）にデジタル信号
に変換された映像信号を示す。図７のＡはＡ／Ｄ変換器
40より出力されるデジタル信号で、Ｂに示すクロックで
１からｍのデータは第１のメモリ41へ、（ｍ＋１）から
２ｍのデータは第２のメモリ42へ書き込む。次にメモリ
41、42に書き込んだデータを（図７）のＣに示すクロッ
ク、即ちクロックＢの1/2 の周波数をもつクロックで読
み出すとともに、メモリ42においては１水平走査期間単
位で時間軸を反転して読み出す。第１のメモリ41からは
デジタル信号Ａを２倍に時間軸伸長したＤに示すような
１からｍのデジタル信号が、また第２のメモリ42からは
Ｅに示すような２ｍから（ｍ＋１）のデジタル信号が得
られる。デジタル信号ＤはＤ／Ａ変換器43でアナログ信
号ＶｉｄｅｏＡ（（図６）に示す）に変換しソース駆動
ＩＣ36、38に入力する。デジタル信号ＥはＤ／Ａ変換器
44でアナログ信号ＶｉｄｅｏＢ（（図６）に示す）に変
換しソース駆動回路37、39に入力する。
クス型液晶パネルの駆動回路において、以下その動作に
ついて説明する。映像信号は、Ａ／Ｄ変換器40に入力さ
れデジタル信号に変換される。（図７）にデジタル信号
に変換された映像信号を示す。図７のＡはＡ／Ｄ変換器
40より出力されるデジタル信号で、Ｂに示すクロックで
１からｍのデータは第１のメモリ41へ、（ｍ＋１）から
２ｍのデータは第２のメモリ42へ書き込む。次にメモリ
41、42に書き込んだデータを（図７）のＣに示すクロッ
ク、即ちクロックＢの1/2 の周波数をもつクロックで読
み出すとともに、メモリ42においては１水平走査期間単
位で時間軸を反転して読み出す。第１のメモリ41からは
デジタル信号Ａを２倍に時間軸伸長したＤに示すような
１からｍのデジタル信号が、また第２のメモリ42からは
Ｅに示すような２ｍから（ｍ＋１）のデジタル信号が得
られる。デジタル信号ＤはＤ／Ａ変換器43でアナログ信
号ＶｉｄｅｏＡ（（図６）に示す）に変換しソース駆動
ＩＣ36、38に入力する。デジタル信号ＥはＤ／Ａ変換器
44でアナログ信号ＶｉｄｅｏＢ（（図６）に示す）に変
換しソース駆動回路37、39に入力する。
【００２１】ソース駆動ＩＣ36、37、38、39では、（図
６）に示す制御信号SPを制御信号CLによって１ビットず
つシフトするｍ段のシフトレジスタ51のビットシフトと
ともに、ｍ個の保持回路を備えたサンプルホールド回路
52、53のうちどちらかにに映像信号を順次保持してい
く。保持回路に保持されたｍ個の映像データは、それぞ
れ同時に出力バッファ54を介して出力ピンＰ1 からＰm
より出力される。ソース駆動ＩＣ36、37、38、39は、制
御信号SSによって映像データをサンプルし保持するサン
プルホールド回路と、映像データを出力するサンプルホ
ールド回路を切り換える。制御信号SSがハイレベルのと
き、映像切換スイッチ55はａに接続され、サンプル切換
スイッチ56はｃに接続される。したがって、映像信号は
サンプルホールド回路52に順次保持される。また、その
時出力切換スイッチ57はｆに接続され、サンプルホール
ド回路53に保持されている映像データは、それぞれ同時
に出力バッファ54を介して出力ピンＰ1 からＰm より出
力される。逆に制御信号SSがロウレベルのとき、映像切
換スイッチ55はｂに接続され、サンプル切換スイッチ56
はｄに接続される。したがって、映像信号はサンプルホ
ールド回路53に順次保持される。また、出力切換スイッ
チ57はｅに接続され、サンプルホールド回路52に保持さ
れている映像データは、それぞれ同時に出力バッファ54
を介して出力ピンＰ1 からＰm より出力される。
６）に示す制御信号SPを制御信号CLによって１ビットず
つシフトするｍ段のシフトレジスタ51のビットシフトと
ともに、ｍ個の保持回路を備えたサンプルホールド回路
52、53のうちどちらかにに映像信号を順次保持してい
く。保持回路に保持されたｍ個の映像データは、それぞ
れ同時に出力バッファ54を介して出力ピンＰ1 からＰm
より出力される。ソース駆動ＩＣ36、37、38、39は、制
御信号SSによって映像データをサンプルし保持するサン
プルホールド回路と、映像データを出力するサンプルホ
ールド回路を切り換える。制御信号SSがハイレベルのと
き、映像切換スイッチ55はａに接続され、サンプル切換
スイッチ56はｃに接続される。したがって、映像信号は
サンプルホールド回路52に順次保持される。また、その
時出力切換スイッチ57はｆに接続され、サンプルホール
ド回路53に保持されている映像データは、それぞれ同時
に出力バッファ54を介して出力ピンＰ1 からＰm より出
力される。逆に制御信号SSがロウレベルのとき、映像切
換スイッチ55はｂに接続され、サンプル切換スイッチ56
はｄに接続される。したがって、映像信号はサンプルホ
ールド回路53に順次保持される。また、出力切換スイッ
チ57はｅに接続され、サンプルホールド回路52に保持さ
れている映像データは、それぞれ同時に出力バッファ54
を介して出力ピンＰ1 からＰm より出力される。
【００２２】出力ピンはそれぞれソースバスラインに接
続されており、ゲートバスラインｘ i がゲート駆動ＩＣ
35によってアクティブとなり薄膜トランジスタ32がオン
したとき、保持回路に保持された映像信号データはソー
スバスラインｙj を介し液晶セル33に印加される。ソー
ス駆動ＩＣ36の出力ピンＰ1 からＰm はソースバスライ
ンｙ1 からｙ2mの奇数番目に接続し、ソース駆動ＩＣ38
の出力ピンＰ1 からＰ m はソースバスラインｙ1 からｙ
2mの偶数番目に接続する。ソース駆動ＩＣ37は出力ピン
Ｐ1 をソースバスラインｙ4m-1に、Ｐ2 をソースバスラ
インｙ4m-3に、Ｐ3 をソースバスラインｙ4m-5に、Ｐm
をソースバスラインｙ2m+1というように、ソースバスラ
インｙ2m+1からｙ4mの奇数番目にソース駆動ＩＣ36と反
対方向に接続し、ソース駆動ＩＣ39は出力ピンＰ1 をソ
ースバスラインｙ4mに、Ｐ2 をソースバスラインｙ4m-2
に、Ｐ3をソースバスラインｙ4m-4に、Ｐm をソースバ
スラインｙ2m+2というように、ソースバスラインｙ2m+1
からｙ4mの偶数番目にソース駆動ＩＣ38と反対方向に接
続する。
続されており、ゲートバスラインｘ i がゲート駆動ＩＣ
35によってアクティブとなり薄膜トランジスタ32がオン
したとき、保持回路に保持された映像信号データはソー
スバスラインｙj を介し液晶セル33に印加される。ソー
ス駆動ＩＣ36の出力ピンＰ1 からＰm はソースバスライ
ンｙ1 からｙ2mの奇数番目に接続し、ソース駆動ＩＣ38
の出力ピンＰ1 からＰ m はソースバスラインｙ1 からｙ
2mの偶数番目に接続する。ソース駆動ＩＣ37は出力ピン
Ｐ1 をソースバスラインｙ4m-1に、Ｐ2 をソースバスラ
インｙ4m-3に、Ｐ3 をソースバスラインｙ4m-5に、Ｐm
をソースバスラインｙ2m+1というように、ソースバスラ
インｙ2m+1からｙ4mの奇数番目にソース駆動ＩＣ36と反
対方向に接続し、ソース駆動ＩＣ39は出力ピンＰ1 をソ
ースバスラインｙ4mに、Ｐ2 をソースバスラインｙ4m-2
に、Ｐ3をソースバスラインｙ4m-4に、Ｐm をソースバ
スラインｙ2m+2というように、ソースバスラインｙ2m+1
からｙ4mの偶数番目にソース駆動ＩＣ38と反対方向に接
続する。
【００２３】ソース駆動ＩＣ36、39における映像データ
の保持は同時に行う。ソース駆動ＩＣ36、39が接続され
るソースバスラインとソース駆動ＩＣ37、38が接続され
るソースバスラインは１ライン飛ばしに互いに櫛形に配
置されているので、ソース駆動ＩＣ37、38における映像
信号データの保持は、ソース駆動ＩＣ36、39に対し制御
信号CLの1/2 位相遅れで行う。入力する映像信号Ｖｉｄ
ｅｏＡ、ＶｉｄｅｏＢは、それぞれのソース駆動ＩＣで
液晶パネル31を駆動する領域に対応して、水平方向に分
割され時間軸を揃えた信号である。ソース駆動ＩＣ37、
39は液晶パネル31のソースバスラインへの接続方向がソ
ース駆動ＩＣ36、38に対して逆であるが、ＶｉｄｅｏＢ
の時間軸がＶｉｄｅｏＡに対して１水平走査期間単位で
反転しているため、液晶パネル31のうちソース駆動ＩＣ
37、38で駆動する領域においても画像は反転しない。し
たがって、制御信号SSで出力切換スイッチ57が切り換わ
る度に、一走査線の映像データが液晶パネル１に書き込
まれる。上記の動作をくり返すとともに、ゲート駆動Ｉ
Ｃ35がゲートバスラインを順次走査しアクティブとする
ことにより、液晶パネル31に画像が得られる。
の保持は同時に行う。ソース駆動ＩＣ36、39が接続され
るソースバスラインとソース駆動ＩＣ37、38が接続され
るソースバスラインは１ライン飛ばしに互いに櫛形に配
置されているので、ソース駆動ＩＣ37、38における映像
信号データの保持は、ソース駆動ＩＣ36、39に対し制御
信号CLの1/2 位相遅れで行う。入力する映像信号Ｖｉｄ
ｅｏＡ、ＶｉｄｅｏＢは、それぞれのソース駆動ＩＣで
液晶パネル31を駆動する領域に対応して、水平方向に分
割され時間軸を揃えた信号である。ソース駆動ＩＣ37、
39は液晶パネル31のソースバスラインへの接続方向がソ
ース駆動ＩＣ36、38に対して逆であるが、ＶｉｄｅｏＢ
の時間軸がＶｉｄｅｏＡに対して１水平走査期間単位で
反転しているため、液晶パネル31のうちソース駆動ＩＣ
37、38で駆動する領域においても画像は反転しない。し
たがって、制御信号SSで出力切換スイッチ57が切り換わ
る度に、一走査線の映像データが液晶パネル１に書き込
まれる。上記の動作をくり返すとともに、ゲート駆動Ｉ
Ｃ35がゲートバスラインを順次走査しアクティブとする
ことにより、液晶パネル31に画像が得られる。
【００２４】以上のような駆動回路によると、ソース駆
動ＩＣ38の出力ピンＰm から出力される映像データとソ
ース駆動ＩＣ37の出力ピンＰm から出力される映像信号
データの、サンプルホールド回路52または53に保持され
る時間が等しくなる。したがって、サンプルホールド回
路52または53で電流のリークが発生しても、リーク量が
等しいため電圧降下量が等しく、映像データに定常的な
電位差が発生しない。よって、ソース駆動ＩＣ37、38で
駆動される画素間で定常的な輝度差が発生せず高品位の
画像が得られる。
動ＩＣ38の出力ピンＰm から出力される映像データとソ
ース駆動ＩＣ37の出力ピンＰm から出力される映像信号
データの、サンプルホールド回路52または53に保持され
る時間が等しくなる。したがって、サンプルホールド回
路52または53で電流のリークが発生しても、リーク量が
等しいため電圧降下量が等しく、映像データに定常的な
電位差が発生しない。よって、ソース駆動ＩＣ37、38で
駆動される画素間で定常的な輝度差が発生せず高品位の
画像が得られる。
【００２５】なお、ソース駆動ＩＣに双方向に動作する
シフトレジスタを用い、それぞれの駆動ＩＣのソースバ
スラインへの接続方向を同じにして、シフトレジスタの
動作方向を適当に制御することでも実現可能である。
シフトレジスタを用い、それぞれの駆動ＩＣのソースバ
スラインへの接続方向を同じにして、シフトレジスタの
動作方向を適当に制御することでも実現可能である。
【００２６】また、（図８）に示すような構成でも実現
できる。ソース駆動ＩＣ66、67、68、69は（図２）に示
す構成に加え、制御信号STがシフトレジスタ21の最終段
までシフトした後制御信号CKが入力されるとともに制御
信号STがキャリーパルスとして出力されるようにする。
ここでソース駆動ＩＣ67のキャリーパルスをソース駆動
ＩＣ66に制御信号STとして入力し、ソース駆動ＩＣ68の
キャリーパルスをソース駆動ＩＣ69に制御信号STとして
入力する。ソース駆動ＩＣ66の出力ピンＰ1 からＰm は
液晶パネル61のソースバスラインｙ1 からｙm に、ソー
ス駆動ＩＣ67の出力ピンＰ1 からＰm はソースバスライ
ンｙm+1 からｙ2mに、ソース駆動ＩＣ68の出力ピンＰ1
からＰm はソースバスラインｙ2m+1からｙ3mに、ソース
駆動ＩＣ69の出力ピンＰ1 からＰm はソースバスライン
ｙ3m+1からｙ4mに接続する。
できる。ソース駆動ＩＣ66、67、68、69は（図２）に示
す構成に加え、制御信号STがシフトレジスタ21の最終段
までシフトした後制御信号CKが入力されるとともに制御
信号STがキャリーパルスとして出力されるようにする。
ここでソース駆動ＩＣ67のキャリーパルスをソース駆動
ＩＣ66に制御信号STとして入力し、ソース駆動ＩＣ68の
キャリーパルスをソース駆動ＩＣ69に制御信号STとして
入力する。ソース駆動ＩＣ66の出力ピンＰ1 からＰm は
液晶パネル61のソースバスラインｙ1 からｙm に、ソー
ス駆動ＩＣ67の出力ピンＰ1 からＰm はソースバスライ
ンｙm+1 からｙ2mに、ソース駆動ＩＣ68の出力ピンＰ1
からＰm はソースバスラインｙ2m+1からｙ3mに、ソース
駆動ＩＣ69の出力ピンＰ1 からＰm はソースバスライン
ｙ3m+1からｙ4mに接続する。
【００２７】以上のように構成されたアクティブマトリ
クス型液晶パネルの駆動回路において、映像データの保
持はソースバスラインｙm に書き込む映像データから、
ソースバスラインｙ1 に書き込む映像データまで順次保
持する。それと同時にソースバスラインｙm+1 に書き込
む映像データから、ソースバスラインｙ2mに書き込む映
像データまで順次保持する。すなわち、ソース駆動ＩＣ
67のｍ段目のサンプルホールド回路から、ソース駆動Ｉ
Ｃ67の１段目のサンプルホールド回路及びソース駆動Ｉ
Ｃ66のｍ段目のサンプルホールド回路を経て、ソース駆
動ＩＣ66の１段目のサンプルホールド回路へと映像デー
タを保持していく。それと同時にソース駆動ＩＣ68の１
段目のサンプルホールド回路から、ソース駆動ＩＣ68の
ｍ段目のサンプルホールド回路及びソース駆動ＩＣ69の
１段目のサンプルホールド回路を経て、ソース駆動ＩＣ
69のｍ段目のサンプルホールド回路へと映像データを保
持していく。その結果、ソース駆動ＩＣ67の出力ピンＰ
m から出力される映像データとソース駆動ＩＣ68の出力
ピンＰ1 から出力される映像データの、サンプルホール
ド回路22に保持される時間が等しくなる。したがって、
サンプルホールド回路22で電流のリークが発生しても、
リーク量が等しいため電圧降下量が等しく、映像データ
に定常的な電位差が発生しない。よって、ソース駆動Ｉ
Ｃ67、68で駆動される画素間で定常的な輝度差が発生せ
ず高品位の画像が得られる。
クス型液晶パネルの駆動回路において、映像データの保
持はソースバスラインｙm に書き込む映像データから、
ソースバスラインｙ1 に書き込む映像データまで順次保
持する。それと同時にソースバスラインｙm+1 に書き込
む映像データから、ソースバスラインｙ2mに書き込む映
像データまで順次保持する。すなわち、ソース駆動ＩＣ
67のｍ段目のサンプルホールド回路から、ソース駆動Ｉ
Ｃ67の１段目のサンプルホールド回路及びソース駆動Ｉ
Ｃ66のｍ段目のサンプルホールド回路を経て、ソース駆
動ＩＣ66の１段目のサンプルホールド回路へと映像デー
タを保持していく。それと同時にソース駆動ＩＣ68の１
段目のサンプルホールド回路から、ソース駆動ＩＣ68の
ｍ段目のサンプルホールド回路及びソース駆動ＩＣ69の
１段目のサンプルホールド回路を経て、ソース駆動ＩＣ
69のｍ段目のサンプルホールド回路へと映像データを保
持していく。その結果、ソース駆動ＩＣ67の出力ピンＰ
m から出力される映像データとソース駆動ＩＣ68の出力
ピンＰ1 から出力される映像データの、サンプルホール
ド回路22に保持される時間が等しくなる。したがって、
サンプルホールド回路22で電流のリークが発生しても、
リーク量が等しいため電圧降下量が等しく、映像データ
に定常的な電位差が発生しない。よって、ソース駆動Ｉ
Ｃ67、68で駆動される画素間で定常的な輝度差が発生せ
ず高品位の画像が得られる。
【００２８】なお、本発明の駆動方法および駆動回路
は、単純マトリクス型液晶パネル、ＥＬパネルにも応用
可能なことはいうまでもない。
は、単純マトリクス型液晶パネル、ＥＬパネルにも応用
可能なことはいうまでもない。
【００２９】また上記で説明したソース駆動回路、ソー
ス駆動ＩＣの内部構成はさまざまな構成が考えられ、上
記で説明したものには限定されない。
ス駆動ＩＣの内部構成はさまざまな構成が考えられ、上
記で説明したものには限定されない。
【００３０】
【発明の効果】以上のように本発明によれば、液晶パネ
ルのＹ方向のバスラインを駆動するＮ個のＹ駆動回路
が、Ｙ方向のバスラインに書き込む映像データを順次保
持する保持回路を内蔵し、所定の一対のＹ駆動回路の保
持回路に映像データを保持する順番が、互いに逆とする
駆動方法、または、液晶パネルのＹ方向のバスラインを
駆動するＮ個のＹ駆動ＩＣを具備し、Ｙ駆動ＩＣは、シ
フトレジスタと駆動するＹ方向のバスライン１ラインに
つき少なくとも１つのサンプル・ホールド回路を内蔵
し、シフトレジスタのビットシフトとともにサンプル・
ホールド回路に順次映像信号をサンプル・ホールドする
駆動ＩＣであり、所定の一対のＹ駆動ＩＣの映像信号を
サンプルホールドする順番が、Ｘ方向に互いに逆方向で
ある駆動回路を用いることにより、Ｘ方向に分割された
画面領域を、複数のＹ駆動回路を並列に動作させＹ方向
のバスラインに映像データを書き込み、液晶パネルを駆
動する時、保持回路における漏れ電流によって映像デー
タに定常的な電圧降下が発生しても、Ｙ駆動回路の継ぎ
目に輝度差が発生しない高品質の画像が得られる。
ルのＹ方向のバスラインを駆動するＮ個のＹ駆動回路
が、Ｙ方向のバスラインに書き込む映像データを順次保
持する保持回路を内蔵し、所定の一対のＹ駆動回路の保
持回路に映像データを保持する順番が、互いに逆とする
駆動方法、または、液晶パネルのＹ方向のバスラインを
駆動するＮ個のＹ駆動ＩＣを具備し、Ｙ駆動ＩＣは、シ
フトレジスタと駆動するＹ方向のバスライン１ラインに
つき少なくとも１つのサンプル・ホールド回路を内蔵
し、シフトレジスタのビットシフトとともにサンプル・
ホールド回路に順次映像信号をサンプル・ホールドする
駆動ＩＣであり、所定の一対のＹ駆動ＩＣの映像信号を
サンプルホールドする順番が、Ｘ方向に互いに逆方向で
ある駆動回路を用いることにより、Ｘ方向に分割された
画面領域を、複数のＹ駆動回路を並列に動作させＹ方向
のバスラインに映像データを書き込み、液晶パネルを駆
動する時、保持回路における漏れ電流によって映像デー
タに定常的な電圧降下が発生しても、Ｙ駆動回路の継ぎ
目に輝度差が発生しない高品質の画像が得られる。
【図１】本発明の一実施例のマトリクス型液晶パネルの
駆動方法を説明する駆動回路の要部構成図である。
駆動方法を説明する駆動回路の要部構成図である。
【図２】本発明の一実施例のマトリクス型液晶パネルの
駆動方法を説明するソース駆動回路の内部構成図であ
る。
駆動方法を説明するソース駆動回路の内部構成図であ
る。
【図３】本発明の一実施例のマトリクス型液晶パネルの
駆動方法を説明するソース駆動回路に入力する信号のタ
イミングチャートである。
駆動方法を説明するソース駆動回路に入力する信号のタ
イミングチャートである。
【図４】本発明の一実施例のマトリクス型液晶パネルの
駆動回路の要部構成図である。
駆動回路の要部構成図である。
【図５】本発明の一実施例のマトリクス型液晶パネルの
駆動回路のソース駆動ＩＣの内部構成図である。
駆動回路のソース駆動ＩＣの内部構成図である。
【図６】本発明の一実施例のマトリクス型液晶パネルの
駆動回路のソース駆動ＩＣに入力する信号のタイミング
チャートである。
駆動回路のソース駆動ＩＣに入力する信号のタイミング
チャートである。
【図７】本発明の一実施例のマトリクス型液晶パネルの
駆動回路のソース駆動ＩＣに入力する映像信号を発生す
るデジタル回路のタイミングチャートである。
駆動回路のソース駆動ＩＣに入力する映像信号を発生す
るデジタル回路のタイミングチャートである。
【図８】本発明の一実施例のマトリクス型液晶パネルの
駆動回路の要部構成図である。
駆動回路の要部構成図である。
【図９】従来例のマトリクス型液晶パネルの駆動回路の
要部構成図である。
要部構成図である。
１、31、61、71 液晶パネル ２、32、62、72 薄膜トランジスタ ３、33、63、73 液晶セル ４、34、64、74 コモン電極 ５、75 ゲート駆動回路 35、65 ゲート駆動ＩＣ ６、７、８、９、76、77 ソース駆動回路 36、37、38、39、66、67、68、69 ソース駆動ＩＣ 21、51 シフトレジスタ 22、52、53 サンプルホールド回路 24、54 出力バッファ
Claims (10)
- 【請求項１】 ＸＹマトリクス型液晶パネルであって、
前記液晶パネルのＹ方向のバスラインを駆動するＮ個の
Ｙ駆動回路（Ｎは２以上の整数）にはそれぞれ映像信号
が入力され、前記Ｙ駆動回路は、前記Ｙ方向のバスライ
ンに書き込む映像データを順次保持する保持回路を内蔵
し、所定の一対のＹ駆動回路の保持回路に映像データを
保持する順番が互いに逆であることを特徴とするマトリ
クス型画像表示装置の駆動方法。 - 【請求項２】 Ｙ駆動回路は、シフトレジスタと、駆動
するＹ方向のバスライン１ラインにつき少なくとも１つ
の保持回路とを内蔵し、前記保持回路は前記シフトレジ
スタのビットシフトとともに映像データを順次保持する
サンプル・ホールド回路であり、所定の一対のＹ駆動回
路のシフトレジスタのビットシフトの方向が互いに逆方
向である請求項１記載のマトリクス型画像表示装置の駆
動方法。 - 【請求項３】 隣合う一対のＹ駆動回路の保持回路に映
像データを保持する順番が互いに逆である請求項１記載
のマトリクス型画像表示装置の駆動方法。 - 【請求項４】 所定の一対のＹ駆動回路によって駆動さ
れるＹ方向のバスラインのうち、異なるＹ駆動回路で駆
動されかつ隣接する２本のＹ方向のバスラインに書き込
む映像データを、保持回路で保持する時間が等しい請求
項１記載のマトリクス型画像表示装置の駆動方法。 - 【請求項５】 ＸＹマトリクス型液晶パネルであって、
前記液晶パネルのＹ方向のバスラインを駆動するＮ個の
Ｙ駆動ＩＣ（Ｎは２以上の整数）を具備し、前記Ｙ駆動
ＩＣは、シフトレジスタと駆動するＹ方向のバスライン
１ラインにつき少なくとも１つのサンプル・ホールド回
路を内蔵し、前記シフトレジスタのビットシフトととも
に前記サンプル・ホールド回路に順次映像信号をサンプ
ル・ホールドする駆動ＩＣであり、所定の一対のＹ駆動
ＩＣの映像信号をサンプルホールドする順番がＸ方向に
互いに逆方向であることを特徴とするマトリクス型画像
表示装置の駆動回路。 - 【請求項６】 Ｙ駆動ＩＣに内蔵されるシフトレジスタ
は双方向に動作し、前記シフトレジスタのビットシフト
の方向が互いに逆方向である請求項５記載のマトリクス
型画像表示装置の駆動回路。 - 【請求項７】 隣合う一対のＹ駆動ＩＣの映像信号をサ
ンプルホールドする順番が、Ｘ方向に互いに逆方向であ
る請求項５記載のマトリクス型画像表示装置の駆動回
路。 - 【請求項８】 所定の一対のＹ駆動ＩＣによって駆動さ
れるＹ方向のバスラインのうち、異なるＹ駆動ＩＣで駆
動されかつ隣接する２本のＹ方向のバスラインを駆動す
るための、映像信号をサンプル・ホールド回路でホール
ドする時間が等しい請求項５記載のマトリクス型画像表
示装置の駆動回路。 - 【請求項９】 Ｎ個のＹ駆動ＩＣ（Ｎは２以上の整数）
に入力する映像信号は、水平方向に時分割時間軸伸長さ
れ、かつ所定の一対のＹ駆動ＩＣに入力する映像信号の
うち一つは時間軸反転している請求項５記載のマトリク
ス型画像表示装置の駆動回路。 - 【請求項１０】 映像信号を記憶する映像メモリを具備
し、入力された映像信号を前記映像メモリに書き込み、
書き込みクロックよりも周波数の低い読み出しクロック
で前記映像メモリに記憶された映像信号を読み出すこと
により得た水平方向にＮ分割され時間軸伸長された映像
信号を、それぞれＮ個のＹ駆動ＩＣに入力する請求項５
記載のマトリクス型画像表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30739391A JPH05143024A (ja) | 1991-11-22 | 1991-11-22 | マトリクス型画像表示装置の駆動方法及び駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30739391A JPH05143024A (ja) | 1991-11-22 | 1991-11-22 | マトリクス型画像表示装置の駆動方法及び駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143024A true JPH05143024A (ja) | 1993-06-11 |
Family
ID=17968513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30739391A Pending JPH05143024A (ja) | 1991-11-22 | 1991-11-22 | マトリクス型画像表示装置の駆動方法及び駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143024A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002507007A (ja) * | 1998-03-10 | 2002-03-05 | トムソン−エルセデ | 隣接した列のグループ内を交互走査制御されるマトリクスディスプレイスクリーンへの表示方法 |
| US7164407B2 (en) | 2002-12-20 | 2007-01-16 | Seiko Epson Corporation | Driver for driving a liquid crystal display and method of driving the same |
| JP2008170467A (ja) * | 2007-01-05 | 2008-07-24 | Toshiba Matsushita Display Technology Co Ltd | 平面表示装置及びその信号駆動方法 |
| US7663591B2 (en) | 2003-11-25 | 2010-02-16 | Sharp Kabushiki Kaisha | Display device and method of driving same |
-
1991
- 1991-11-22 JP JP30739391A patent/JPH05143024A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002507007A (ja) * | 1998-03-10 | 2002-03-05 | トムソン−エルセデ | 隣接した列のグループ内を交互走査制御されるマトリクスディスプレイスクリーンへの表示方法 |
| JP4727038B2 (ja) * | 1998-03-10 | 2011-07-20 | タレス アヴィオニクス エルセデ | 隣接した列のグループ内を交互走査制御されるマトリクスディスプレイスクリーンへの表示方法 |
| US7164407B2 (en) | 2002-12-20 | 2007-01-16 | Seiko Epson Corporation | Driver for driving a liquid crystal display and method of driving the same |
| US7663591B2 (en) | 2003-11-25 | 2010-02-16 | Sharp Kabushiki Kaisha | Display device and method of driving same |
| JP2008170467A (ja) * | 2007-01-05 | 2008-07-24 | Toshiba Matsushita Display Technology Co Ltd | 平面表示装置及びその信号駆動方法 |
| US8427456B2 (en) | 2007-01-05 | 2013-04-23 | Japan Display Central Inc. | Flat display device and signal driving method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6628258B1 (en) | Electrooptic device, substrate therefor, electronic device, and projection display | |
| US9305480B2 (en) | Liquid crystal display device | |
| EP0324204B1 (en) | Thin film active matrix and addressing circuitry therefor | |
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US6437766B1 (en) | LCD driving circuitry with reduced number of control signals | |
| JP2958687B2 (ja) | 液晶表示装置の駆動回路 | |
| US6396468B2 (en) | Liquid crystal display device | |
| KR950013444B1 (ko) | 액정 표시장치 | |
| KR20040111016A (ko) | 표시 장치 및 표시 제어 회로 | |
| JPS6337394A (ja) | マトリクス表示装置 | |
| US7956840B2 (en) | Electro-optical device, driving method, and electronic apparatus | |
| JPH11259053A (ja) | 液晶表示装置 | |
| JP4759925B2 (ja) | 電気光学装置および電子機器 | |
| KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| JP4691890B2 (ja) | 電気光学装置および電子機器 | |
| JP3090922B2 (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| JPH08122748A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2747583B2 (ja) | 液晶パネルの駆動回路及び液晶装置 | |
| JPH05143024A (ja) | マトリクス型画像表示装置の駆動方法及び駆動回路 | |
| JP3243950B2 (ja) | 映像表示装置 | |
| JP2003044013A (ja) | 駆動回路、電極基板及び液晶表示装置 | |
| JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
| JP4577923B2 (ja) | 表示装置の制御回路 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 |