JPH07282210A - 非接触ｉｃカードインタフェース装置及びそれを用いた通信システム - Google Patents

Abstract

(57)【要約】 （修正有） 【構成】 インターフェース装置１１は、外部のホスト
コンピュータに対する双方向信号を制御するためのイン
ターフェースコントローラ１３と、ホストコンピュータ
からの出力信号に対応して、非接触ＩＣカードとのデー
タ通信を制御するための通信コントローラ１５と、イン
ターフェースコントローラ１３及び通信コントローラ１
５との双方からアクセス（読み込み及び書き込み）され
るメモリ１４とを備えている。 【効果】 離れた位置からのアクセスが可能なため利便
性がよく、メモリカードのコネクタ部分の機械的損傷等
を防ぎ、かつ、接触式のＩＣメモリカードの場合と同様
の高速アクセスが非接触ＩＣカードに対して可能であ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、非接触ＩＣカードと
の通信を行うための非接触ＩＣカードインタフェース装
置に関するものである。

【０００２】

【従来の技術】近年、非接触ＩＣカードが開発され利用
されるようになってきている。非接触ＩＣカードの利点
としては、主に、（１）読み取り端末（リーダライタ）
に装着せずに、離れた位置からアクセスが可能なため利
便性がよい、（２）従来の接触式ＩＣカードとは違い電
極を必要としないため、接触不良による誤動作や静電気
による故障等の心配がない等が挙げられる。

【０００３】図２３は、従来の非接触ＩＣカード１のデ
ータ通信を行うための通信システムを示した概略ブロッ
ク図である。図２３に示すように、ホストコンピュータ
２に、ＲＳ−２３２Ｃ等のシリアルケーブル３を介し
て、リーダライタ等のインターフェース装置４が電気的
に接続されている。インターフェース装置４は、図のよ
うに、ホストコンピュータ２からのメモリアクセス信号
に対応してインターフェース装置４内部の制御信号を発
生して非接触ＩＣカード１とホストコンピュータ２との
間の双方向データ伝送を制御するためのＭＣＵ等から成
るコントローラ４ａと、変復調回路から構成された送受
信回路４ｂと、非接触ＩＣカード１に対する送受信信号
５を送受信するためのアンテナ４ｃとから構成されてい
る。アンテナ４ｃは、インターフェース装置４の本体に
内蔵されずに、アンテナケーブル４ｄにより、装置本体
の外部で、送受信回路４ｂと電気的に接続されている。
送受信回路４ｂは、コントローラ４ａからの送信データ
を変調してアンテナ４ｃを経由して非接触ＩＣカード１
に送信するための送信信号を生成し、また、アンテナ４
ｃから受信した非接触ＩＣカードからの受信信号を復調
してデジタルデータに変換するものである。

【０００４】

【発明が解決しようとする課題】以上のように、構成さ
れた通信システムにおいては、インターフェース装置４
は、ホストコンピュータ２と非接触ＩＣカード１との間
の通信を行うための単なる中継であり、非接触ＩＣカー
ド１からアンテナ４ｃを介して読み込んだデータを保持
せずにホストコンピュータ２に順次転送するだけであっ
たので、非接触ＩＣカード１とアンテナ４ｃとの間のデ
ータ伝送速度が一般に遅い（最大１９.２bps程度）こと
から、ホストコンピュータ２とインターフェース装置４
との間の伝送速度もそれほど高速化する必要がなかった
ため、シリアルケーブル３を介して接続していたが、そ
のため、ホストコンピュータ２において、非接触ＩＣカ
ード１のメモリを、従来の接触式のＩＣメモリカードの
メモリのように高速にアクセス（読み出し及び書き込
み）することが出来ないという課題があった。

【０００５】一方、従来の接触式ＩＣメモリカードを用
いれば、高速アクセスは可能であるが、ＩＣメモリカー
ドのデータを別のホスト装置で収集しようとすると、Ｉ
Ｃメモリカードをホスト装置本体から排出させなければ
ならないために、ＩＣメモリカードのコネクタ部分が挿
抜のために力がかかって、機械的に破損したり、接触不
良を起こしたりすることがあった。

【０００６】この発明は、上記のような課題を解決する
ためになされたもので、上述のような非接触ＩＣカード
の利点を生かして、すなわち、離れた位置からのアクセ
スが可能で、カードのコネクタ部分の機械的破損等を防
止することが出来、さらに、接触式ＩＣメモリカードの
ような高速アクセスが非接触ＩＣカードに対して可能な
インターフェース装置、および、それを用いた通信シス
テムを得ることを目的とする。

【０００７】また、近年、ホストコンピュータ側の拡張
メモリとして接触式のＩＣメモリカードが普及され、ノ
ート型パソコン等のようにホストコンピュータにＩＣメ
モリカード用スロットが実装されたものが多く普及され
ている。また、接触式ＩＣメモリカードをデータ記憶媒
体として利用するためのドライバーソフトウエアやアプ
リケーションソフトウエア等が盛んに開発されている。
そこで、この発明においてはさらに、接触式ＩＣメモリ
カードのスロットに装着可能で、上述の接触式ＩＣメモ
リカードのためのドライバーソフトウエア及びアプリケ
ーションソフトウエア等の利用が可能なインターフェー
ス装置およびそれを用いた通信システムを得ることをも
目的とする。

【０００８】

【課題を解決するための手段】上記の目的に鑑み、請求
項１の発明は、外部ホスト装置と非接触ＩＣカードとの
通信を行うための非接触ＩＣカードインターフェース装
置であって、外部ホスト装置に接続するためのコネクタ
と、コネクタに電気的に接続されて、外部ホスト装置に
対する双方向信号を制御するための第一の制御手段と、
第一の制御手段に接続されて、外部ホスト装置からの出
力信号を第一の制御手段を介して受信し、外部ホスト装
置からの出力信号に対応して、非接触ＩＣカードとのデ
ータ通信を制御するための第二の制御手段と、第二の制
御手段に電気的に接続され、非接触ＩＣカードに対する
双方向電磁波信号を送受信するための電磁波信号通信手
段と、第一の制御手段と第二の制御手段とに電気的に接
続され、第一の制御手段と第二の制御手段とから、デー
タをアクセス（読み出し及び書き込み）されるメモリと
を備えた非接触ＩＣカードインターフェース装置であ
る。

【０００９】請求項２によれば、電磁波信号通信手段を
介して上記非接触ＩＣカードに対してアクセスを行う通
常モードと、電磁波信号通信手段を介して上記非接触Ｉ
Ｃカードに搭載された２次電池に充電するための充電モ
ードとに切り替えるためのモード切替手段を備えた非接
触ＩＣカードインターフェース装置が得られる。

【００１０】請求項３によれば、モード切替手段が、電
磁波信号通信手段から非接触ＩＣカードへ送信される電
磁波信号の周波数を、通常モード時と充電モード時とに
おいて切り換えるための周波数切換手段である非接触Ｉ
Ｃカードインターフェース装置が得られる。

【００１１】請求項４によれば、コネクタが、標準外形
寸法のＩＣメモリカードのコネクタに対し形状及び電気
的仕様において互換性を有する非接触ＩＣカードインタ
ーフェース装置が得られる。

【００１２】請求項５によれば、電磁波信号通信手段が
外装を有し、電磁波信号通信手段の外装に非接触ＩＣカ
ードを密着固定するための非接触ＩＣカード搭載部を設
けた非接触ＩＣカードインターフェース装置が得られ
る。

【００１３】請求項６によれば、非接触ＩＣカードイン
ターフェース装置が、コネクタと、第一の制御手段と、
第二の制御手段と、メモリとを内部に搭載した本体部分
と、電磁波信号通信手段を搭載したアンテナ部分とを備
え、アンテナ部分が、本体部分に対して回動自在に一体
化して設けられた非接触ＩＣカードインターフェース装
置が得られる。

【００１４】請求項７によれば、非接触ＩＣカードイン
ターフェース装置が、コネクタと、第一の制御手段と、
第二の制御手段と、メモリと、電磁波信号通信手段とを
一体化して搭載するための外装を備えた非接触ＩＣカー
ドインターフェース装置が得られる。

【００１５】請求項８の発明は、ホスト装置と非接触Ｉ
Ｃカードとの通信を行うための通信システムであって、
メモリを有する非接触ＩＣカードと、非接触ＩＣカード
のメモリをアクセスするための出力信号を出力するホス
ト装置と、ホスト装置からの出力信号を受信して、ホス
ト装置と非接触ＩＣカードとの間のデータ通信を行うた
めの非接触ＩＣカードインターフェース装置とを備え、
非接触ＩＣカードインターフェース装置が、ホスト装置
に接続するためのコネクタと、コネクタに電気的に接続
されて、ホスト装置に対する双方向信号を制御するため
の第一の制御手段と、第一の制御手段に接続されて、ホ
スト装置からの出力信号を第一の制御手段を介して受信
し、出力信号に対応して、非接触ＩＣカードとのデータ
通信を制御するための第二の制御手段と、第二の制御手
段に電気的に接続され、非接触ＩＣカードに対する双方
向電磁波信号を送受信するための電磁波信号通信手段
と、第一の制御手段と第二の制御手段とに電気的に接続
され、第一の制御手段と第二の制御手段とからアクセス
されるメモリとを備えた通信システムである。

【００１６】請求項９によれば、非接触ＩＣカードイン
ターフェース装置が、電磁波信号通信手段を介して非接
触ＩＣカードのメモリに対してアクセスを行う通常モー
ドと、電磁波信号通信手段を介して非接触ＩＣカードに
搭載された２次電池を充電するための充電モードとに切
り替えるためのインターフェース側切替手段を備えた通
信システムが得られる。

【００１７】請求項１０によれば、非接触ＩＣカードイ
ンターフェース装置のインターフェース側切替手段が、
電磁波信号通信手段から非接触ＩＣカードへ送信するた
めの電磁波信号の周波数を、通常モード時と充電モード
時とにおいて切り換えるための周波数切換手段である通
信システムが得られる。

【００１８】請求項１１によれば、非接触ＩＣカード
が、非接触ＩＣカードインターフェース装置からアクセ
スされる通常モードと非接触ＩＣカードに搭載された２
次電池を充電するための充電モードとに切り替えるため
のカード側切替手段を備えた通信システムが得られる。

【００１９】請求項１２によれば、非接触ＩＣカードの
上記カード側切替手段が、インターフェース装置の電磁
波信号通信手段から受信した電磁波信号の周波数を、通
常モード時と充電モード時とにおいて切り換えるための
周波数切換手段である。

【００２０】請求項１３によれば、非接触ＩＣカードの
カード側切替手段が、ホスト装置から非接触ＩＣカード
インターフェース装置を介して入力される非接触ＩＣカ
ードを起動させるための起動信号を充電モード時におい
て遮断するための遮断手段である。

【００２１】請求項１４によれば、非接触ＩＣカードイ
ンターフェース装置が、コネクタと、第一の制御手段
と、第二の制御手段と、メモリと、電磁波信号通信手段
とを一体化して搭載するための外装を備え、ホスト装置
がホスト装置側コネクタを備え、ホスト装置側コネクタ
の内部に、非接触ＩＣカードインターフェース装置の外
装を挿入装着するためのインターフェース装置装着部が
設けられ、ホスト装置側コネクタの外面に、非接触ＩＣ
カードインターフェース装置に対し略々平行になるよう
に、非接触ＩＣカードが密着固定されるための非接触Ｉ
Ｃカード搭載部を設けた通信システムが得られる。

【００２２】請求項１５によれば、非接触ＩＣカードイ
ンターフェース装置のメモリが所定のバイト単位の複数
のブロックに分割され、非接触ＩＣカードのメモリが、
非接触ＩＣカードインターフェース装置のメモリより大
きいメモリ容量を有し、非接触ＩＣカードインターフェ
ース装置のメモリのブロックと同じバイト単位の複数の
ブロックに分割され、非接触ＩＣカードインターフェー
ス装置のメモリと非接触ＩＣカードのメモリとの間にお
いて、ブロック毎にデータ転送を行い、非接触ＩＣカー
ドインターフェース装置が、非接触ＩＣカードのメモリ
から非接触ＩＣカードインターフェース装置のメモリへ
転送されたブロックのアドレスを格納するためのＴＡＧ
メモリを備えた通信システムである。

【００２３】

【作用】上記のように構成された請求項１及び請求項８
の非接触ＩＣカードインターフェース装置及び通信シス
テムにおいては、外部ホスト装置に対する双方向信号を
制御するための第一の制御手段と、外部ホスト装置から
の出力信号に対応して、非接触ＩＣカードとのデータ通
信を制御するための第二の制御手段と、第一及び第二の
制御手段からデータをアクセス出来るメモリとを備えて
いるため、非接触ＩＣカードのデータを読み出す場合に
は、ホスト装置からの出力信号により、第二の制御手段
が、非接触ＩＣカードからのデータをメモリに転送し、
ホスト装置は、第一の制御手段を介して、メモリに転送
されたデータを高速にアクセスすることが出来る。ま
た、非接触ＩＣカードへデータを書き込む場合には、ホ
スト装置は、第一の制御手段を介して、メモリにデータ
を高速に書き込むことが出来、第二の制御手段が、メモ
リに書き込まれたデータを非接触ＩＣカードに送信して
非接触ＩＣカードに書き込む。

【００２４】請求項２、請求項９及び請求項１１によれ
ば、非接触非接触ＩＣカードのメモリに対してアクセス
を行う通常モードと、非接触ＩＣカードの２次電池を充
電するための充電モードとに切り替えるようにしたの
で、充電中に誤って非接触ＩＣカードを起動させてしま
うことを防ぐことが出来る。

【００２５】請求項３、請求項１０及び請求項１２の発
明によれば、非接触ＩＣカードインターフェース装置ま
たは非接触ＩＣカードにおいて、充電時と通常時におい
て電磁波の周波数を切り換えるようにしたので、非接触
ＩＣカードに効率よく充電出来るとともに、充電中に誤
って非接触ＩＣカードを起動させてしまうことを防ぐこ
とが出来る。

【００２６】請求項１３の発明によれば、非接触ＩＣカ
ードにおいて、非接触ＩＣカードを起動させるための起
動信号を、充電時に遮断するための遮断手段を設けたの
で、非接触ＩＣカードの充電時に、非接触ＩＣカードが
起動するのを防ぐことが出来る。

【００２７】請求項４の発明によれば、外部ホスト装置
に設けられた従来の接触式のＩＣカードのためのホスト
装置側コネクタに、非接触ＩＣカードインターフェース
装置を装着することが出来る。また、接触式のＩＣメモ
リカードのためのドライバーソフトウエア及びアプリケ
ーションソフトウエア等を利用することが出来る。

【００２８】請求項５の発明によれば、非接触ＩＣカー
ドに対する双方向電磁波信号を送受信するための電磁波
信号通信手段に、非接触ＩＣカードを密着固定させるた
め、非接触ＩＣカードに対してより安定した通信が可能
になり、通信の信頼性が向上する。

【００２９】請求項６の発明によれば、アンテナ部分が
本体部分に対して回動自在に設けられているため、アン
テナ部分の角度を自由に設定することができる。

【００３０】請求項７及び請求項１４の発明によれば、
非接触ＩＣカードインターフェース装置を一体化して形
成したので装置の小型化が図れるとともに、ホスト装置
側コネクタの内部に非接触ＩＣカードインターフェース
装置を挿入装着し、ホスト装置側コネクタの外面に非接
触ＩＣカードを密着固定させるようにしたため、安定し
た通信が出来る。

【００３１】請求項１５によれば、非接触ＩＣカードイ
ンターフェース装置及び非接触ＩＣカードのメモリを同
一のバイト単位のブロックにそれぞれ分割して、ブロッ
ク単位毎にメモリを転送するようにし、転送したブロッ
クのアドレス管理をＴＡＧメモリを設けて行うようにし
たので、大容量の非接触ＩＣカードへの対応も可能とな
り、比較的高速にアクセスすることが出来る。

【００３２】

【実施例】

実施例１．図１は、本願の非接触ＩＣカードのためのイ
ンタフェース装置の本体部分を示した斜視図である。ま
た、図２は、図１のインターフェース装置の本体部分を
反対側からみた斜視図を示したものである。インターフ
ェース装置１１は、図２に示されるように、本体部分１
１ａと、アンテナ１１ｂ、および、本体部分１１ａとア
ンテナ１１ｂとを電気的に接続しているアンテナケーブ
ル１１ｃとから構成されている。アンテナケーブル１１
ｃは、図２に示されるように、接続コネクタ１１ｃｃに
より、本体部分１１ａに電気的に接続されている。

【００３３】インターフェース装置１１の本体部分１１
ａは、図１及び図２に示されたように、従来の標準外形
寸法の接触式のＩＣメモリカードとほぼ同等の形状（外
形寸法：５４×８５.６×３.３ｍｍ）を有し、本体部分
１１ａの一方の短辺側の側面に、本体部分１１ａに一体
化されて、インターフェースコネクタ１２が設けられて
いる。インタフェースコネクタ１２は、ホストコンピュ
ータ２０（図４参照）とインターフェース装置１１とを
接続するためのコネクタである。インターフェースコネ
クタ１２は、従来の接触式のＩＣメモリカードコネクタ
とピン配列、電気的仕様及び形状等の互換性を有してい
るため、従来のホストコンピュータに設けられたホスト
装置側コネクタであるＩＣメモリカード用スロットに装
着することが可能である。また、従来の接触式のＩＣメ
モリカードのためのドライバーソフトウエアやアプリケ
ーションソフトウエア等を利用することが出来る。図３
にインターフェースコネクタ１２のピン配列定義例を示
す。図３に示す例では、６８ピンのコネクタ（３４×２
列の２ピースコネクタ）で設計され、メモリカード仕様
とＩ／Ｏカード仕様の２種類の仕様の併用を可能として
いる。この実施例においては、インターフェース装置１
１がメモリカード仕様で動作するものとして説明する。

【００３４】図４に、インターフェース装置１１とホス
トコンピュータ２０とが接続された状態を示す。インタ
ーフェース装置１１の本体部分１１ａは、ノート型パソ
コン等のホストコンピュータ２０に設けられた従来の接
触式のＩＣメモリカードのためのＩＣメモリカード用ス
ロット２０ａに、インターフェースコネクタ１２が設け
られている短辺側から挿入され、ホストコンピュータ２
０に装着される。装着時においては、図のように、イン
ターフェース装置１１の本体部分１１ａは、インターフ
ェースコネクタ１２と反対側の一部を、ホストコンピュ
ータ２０のＩＣメモリカード用スロット２０ａから、外
部に露出させている。インターフェース装置１１のアン
テナ１１ｂは、ホストコンピュータ２０から離れた位置
に設置され、上述のように、アンテナケーブル１１ｃに
より接続されて、非接触ＩＣカード２１との通信に最適
な位置におくことが出来るようになっている。非接触Ｉ
Ｃカード２１は、アンテナ１１ｂのアンテナ通信範囲
に、人に所持させるか、または、適当な治具（図示せ
ず）等を用いる等して設置させる。このように、ホスト
コンピュータ２０、インターフェース装置１１及び非接
触ＩＣカード２１は、非接触ＩＣカード２１のための通
信システムを構成している。通信システムの動作説明に
ついては後述する。

【００３５】次に、本発明のインターフェース装置１１
の内部構成について説明する。図５に、本発明のインタ
ーフェース装置１１のブロック図を示す。本発明のイン
ターフェース装置１１は、図５に示すように、上述のイ
ンターフェースコネクタ１２と、インターフェースコネ
クタ１２に電気的に接続され、ホストコンピュータ２０
との双方向信号を制御するための第一の制御手段である
インターフェースコントローラ１３と、インターフェー
スコントローラ１３と内部バス１７により電気的に接続
されたメモリ１４と、インターフェースコントローラ１
３を介してホストコンピュータ２０からの出力信号を受
信し、それに対応して、非接触ＩＣカード２１とのデー
タ通信を制御するための第二の制御手段である通信コン
トローラ１５と、通信コントローラ１５に電気的に接続
され、変復調回路から構成された送受信回路１６と、送
受信回路１６にアンテナケーブル１１ｃにより接続され
た上述のアンテナ１１ｂとから構成されている。送受信
回路１６、アンテナ１１ｂ及びアナテナケーブル１１ｃ
は、非接触ＩＣカードに対する双方向電磁波信号を送受
信するための電磁波信号通信手段を構成している。イン
タフェースコントローラ１３は、インタフェースコネク
タ１２を経由して、ホストコンピュータ２０からのメモ
リアクセス信号に対応して、インターフェース装置１１
内部の制御信号を発生し、ホストコンピュータ２０との
双方向データ伝送を制御するもので、例えば、ゲートア
レイやＰＬＡまたは専用のハードロジック等を用いて構
成してもよく、また、内部メモリアクセスが高速化され
る場合にはＭＣＵ等で構成すればよい。

【００３６】メモリ１４は、ＣＭＯＳスタティックメモ
リ等で構成され、この実施例においては、インターフェ
ース装置１１内のメモリ空間のアドレス００００Ｈから
７ＦＦＦＨまでの３２キロバイトを備えている（図７参
照）。インターフェース装置１１内のメモリ空間につい
ては後述する。ここで、ホストコンピュータ２０から直
接アクセスできるメモリ空間の最大値は、インターフェ
ースコネクタ１２に定義されたアドレス数によって決定
されるので、上述のメモリ１４のメモリ容量３２キロバ
イトは便宜的に設定したものである。メモリ１４は、ホ
ストコンピュータ２０からインタフェースコントローラ
１３及び内部バス１７を経由してランダムアクセスでき
るようになっており、また、後述する通信コントローラ
１５とも共通の内部バス１７により接続されて、通信コ
ントローラ１５からもアクセスできる構成になってい
る。

【００３７】通信コントローラ１５は、非接触ＩＣカー
ド２１とのデータ通信制御をするためのもので、図６
は、その内部構成の一例を示したブロック図である。図
６に示すように、通信コントローラ１５は、８ビットま
たは１６ビットのＭＣＵ１５ａと、ＭＣＵ１５ａの動作
を制御するプログラムを格納するＲＯＭ１５ｂ（ＥＰＲ
ＯＭやＥＥＰＲＯＭでもよい）と、通信制御のためのパ
ラメータを設定するためのレジスタ１５ｃと、送受信の
ためのデータを送受信回路１６と結合させるためにパラ
レル／シリアル変換するＩ／Ｏ回路１５ｄと、通信デー
タを一時的に格納したりプログラム動作のためのワーク
メモリとして使用されるバッファメモリ１５ｅとから構
成され、それぞれ、内部バス１５ｆにより電気的に接続
されている。レジスタ１５ｃとバッファメモリ１５ｅは
ＳＲＡＭ等で構成され、上述のメモリ１４のメモリ空間
と同一のメモリ空間のアドレスＦ０００ＨからＦＦＦＦ
Ｈまでの範囲に配置され（図７参照）、ホストコンピュ
ータ２０により直接アクセスできるようになっている。

【００３８】図７に、ホストコンピュータ２０がインタ
ーフェースコネクタ１２を経由してアクセスできる上述
のインターフェース装置１１内のメモリ空間を示す。上
述のように、アドレス００００Ｈから７ＦＦＦＨまでの
３２キロバイトはメモリ１４が所有しており、アドレス
Ｆ０００ＨからＦＦＦＦＨまでは、通信コントローラに
内蔵されたレジスタ１５ｃとバッファメモリ１５ｅとが
所有している。ここで、上述のようにインターフェース
コネクタ１２はメモリカード仕様とＩ／Ｏカード仕様の
２種類の仕様の併用を可能としており、図７のメモリ空
間においてもメモリカード空間とＩ／Ｏカード空間の両
方を設定することができる。これは、同一アドレス信号
線及びデータ信号線を用いて、メモリカード空間及びＩ
／Ｏカード空間に対して、それぞれ独立のカード制御線
を使用してアクセスを可能としたもので、図３に示され
るように、メモリカード空間に対しては、例えば、読み
だし時にインターフェースコネクタ１２の−ＯＥ端子を
用い、書き込み時に−ＷＥ端子を用い、また、Ｉ／Ｏカ
ード空間に対しては、読みだし時に−ＩＯＲＤ端子を、
書き込み時に−ＩＯＷＲ端子を用いて、リード／ライト
を制御すればよい。図７ではメモリカード空間を設定し
た場合を示しており、上記前者のアクセス方法でリード
／ライトを制御することとしている。これは当然、Ｉ／
Ｏカード空間のアクセス方法でも制御可能であり、ま
た、両方のアクセス方法で制御することも出来る。

【００３９】次に、図７に示すインターフェース装置１
１内のメモリ空間において、通信コントローラ１５のレ
ジスタ１５ｃ及びバッファメモリ１５ｅが所有している
アドレスＦ０００ＨからＦＦＦＦＨまでのメモリ構成例
について説明する。図８にその一例を示す。図８に示す
ように、アドレスＦ０００ＨからＦ０ＦＦＨまでは、レ
ジスタ１５ｃが所有しており、アドレスＦ１００Ｈから
ＦＦＦＦＨまでは、バッファメモリ１５ｅが所有してい
る。まずはじめに、レジスタ１５ｃの各レジスタについ
て順に説明する。レジスタ１５ｃのアドレスＦ０００Ｈ
番地にコマンドレジスタ１５ｃ１が配置されている。コ
マンドレジスタ１５ｃ１は、通信コントローラ１５が処
理すべき内容の指示を規定するものである。例えば、図
９に示すように、非接触ＩＣカードに対して行う処理内
容を定義しておく。ここでは、下位４ビット（ｂ０〜ｂ
４）でメモリのリード／ライトを指示し、上位４ビット
（ｂ４〜ｂ７）で実行上のオプションを設定するように
なっている。ここでＩＤとは、非接触ＩＣカード２１の
固有に設定された識別コード（４バイト）であり、非接
触ＩＣカード２１の識別に用いられるものである。図９
に示された各コマンドの機能を下記に示す。

【００４０】リード：非接触ＩＣカード２１のメモリを
読みだし、インターフェース装置１１の本体部分１１ａ
に内蔵されたメモリ１４に転送する。 ライト：インターフェース装置１１の本体部分１１ａの
メモリ１４の内容を非接触ＩＣカード２１に書き込む。 ＩＤリード：非接触ＩＣカード２１のＩＤ（識別コー
ド）を受信し、通信コントローラ１５のレジスタ１５ｃ
に設けられたＩＤレジスタ（図示せず）に格納する。 ＩＤセンド：通信コントローラ１５のＩＤレジスタの内
容を非接触ＩＣカード２１に送り、非接触ＩＣカード２
１のＩＤと比較させる。一致しない場合は、コマンド処
理をキャンセルする。 ＩＤ比較：非接触ＩＣカード２１からＩＤを受信し、通
信コントローラ１５のＩＤレジスタの内容と一致するか
比較する。一致しない場合は、コマンド処理をキャンセ
ルする。 ＩＤリセット：通信コントローラ１５のＩＤレジスタの
内容を初期化する。

【００４１】以上のように定義しておいて、例えば、コ
マンドレジスタ１５ｃ１のコマンドコードを０００１０
００１ｂと設定すると、下位４ビットが上述の“リー
ド”コマンドを図９に示されるように指定し、上位４ビ
ットが上述の“ＩＤリード”コマンドを指定しているの
で、通信コントローラ１５は、非接触ＩＣカード２１の
メモリの読み込み（すなわち、通信コントローラ１５が
非接触ＩＣカード２１のメモリをインターフェース装置
１１のメモリ１４に転送する）と、非接触ＩＣカード２
１のＩＤの読み込み（すなわち、非接触ＩＣカード２１
のＩＤが通信コントローラ１５のＩＤレジスタに格納さ
れ、ＩＤレジスタがリセットされない限り保持される）
とを同時に行う。また、コマンドレジスタ１５ｃ１のコ
マンドコードを００１０００１０ｂとした場合は、非接
触ＩＣカード２１に、通信コントローラ１５のＩＤレジ
スタの内容と、インターフェース装置１１のメモリ１４
のデータを同時に送信し、非接触ＩＣカード２１におい
て、受信した通信コントローラ１５のＩＤレジスタの内
容と、非接触ＩＣカード２１のＩＤとを、比較し、それ
らが一致した場合に非接触ＩＣカードが受信したインタ
ーフェース装置１１のメモリ１４のデータが書き込まれ
る。

【００４２】次に、図８に示されるように、レジスタ１
５ｃのアドレスＦ００１Ｈ番地には、ステータスレジス
タ１５ｃ２が配置されている。ステータスレジスタ１５
ｃ２は、通信コントローラ１５の動作状態や通信エラー
状況等の確認のためのレジスタで、ホストコンピュータ
２０により直接読み出すことができ、ステータスレジス
タ１５ｃ２の内容を確認することにより、ホストコンピ
ュータ２０は、非接触ＩＣカード２１に対するリード及
びライトの完了等を監視して適切な処理を行うことがで
きる。ステータスレジスタの各ビットの定義を図１０に
示し、各ビットの機能を下記に示す。

【００４３】＋ＲＤＹ／−ＢＳＹ：通信コントローラ１
５が、非接触ＩＣカード２１及びメモリ１４をアクセス
していることを示す（ｂ７）。 ＩＤコード有無：通信コントローラ１５のＩＤレジスタ
にＩＤコードが設定済（アクセスする非接触ＩＣカード
２１が設置されている）かどうかを示す（ｂ６）。 タイマオーバー：非接触ＩＣカード２１との通信で応答
がないなど、監視タイマエラーの発生を示す（ｂ３）。 ＩＤコードエラー：通信コントローラ１５のＩＤレジス
タの内容と、通信している非接触ＩＣカード２１のＩＤ
とが一致しないことを示す（ｂ２）。 通信エラー：非接触ＩＣカード２１との通信でのエラー
発生を示す（ｂ１）。 ハードウェアエラー：メモリ書き込みや読みだし等でハ
ードウェアの故障の発生を示す（ｂ０）。

【００４４】ステータスレジスタ１５ｃ２の＋ＲＤＹ／
−ＢＳＹビットの動作について説明する。本発明のイン
ターフェース装置１１に実装しているメモリ１４は、上
述したように、ホストコンピュータ２０及び通信コント
ローラ１５の双方から共通の内部バス１７を介してアク
セスすることができるように構成されているので、双方
からのアクセスがバッティングするのを防止するため、
インターフェース装置１１は通信コントローラ１５から
のアクセスを優先させるように構成されている。通信コ
ントローラ１５がメモリ１４に対してアクセスしている
間は、通信コントローラ１５は、通信コントローラ１５
に設けられたレジスタ１５ｃのステータスレジスタ１５
ｃ２の＋ＲＤＹ／−ＢＳＹビットを“Ｌ”にし、インタ
フェースコントローラ１３を経由してインターフェース
コネクタ１２の＋ＲＤＹ／−ＢＳＹ端子あるいは−ＷＡ
ＩＴ端子に“Ｌ”を出力して、ホストコンピュータ２０
をアクセス禁止状態に設定する。

【００４５】また、上述のようにしてアクセスのバッテ
ィングを防止すると、スループットが低下してしまうの
で、これを改善するためには、例えば、内部バス１７
を、インタフェースコントローラ１３とメモリ１４とを
結ぶホストコンピュータ側アクセスバスと、通信コント
ローラ１５とメモリ１４とを結ぶ通信コントローラ側ア
クセスバスとに、デュアルバス化して、また、メモリ１
４をデュアルポート化して構成することにより、ホスト
コンピュータ２０と通信コントローラ１５からメモリ１
４に同時にアクセスすることを可能とすることができ
る。

【００４６】次に、図８のアドレスＦ００２Ｈ及びＦ０
０３Ｈ番地に設定されたメモリカードスタートアドレス
１５ｃ３及び１５ｃ４について説明する。メモリカード
スタートアドレス１５ｃ３及び１５ｃ４は、通信コント
ローラ１５がアクセスすべきインターフェース装置１１
のメモリ１４のスタートアドレスを設定するレジスタで
ある。これは、アドレス値を２バイトで表現するため、
上位バイトを（Ｈ），下位バイトを（Ｌ）と設定してい
る。同様に、図８のアドレスＦ００４Ｈ及びＦ００５Ｈ
番地に設定された非接触ＩＣカードスタートアドレス１
５ｃ５及び１６ｃ６は、非接触ＩＣカード２１のアクセ
スすべきメモリのスタートアドレスを設定するレジスタ
である。これも同様に２バイトで表現し、上位バイトを
（Ｈ）、下位バイトを（Ｌ）としている。図８のアドレ
スＦ００６Ｈ及びＦ００７Ｈ番地に設定されたレングス
１５ｃ７及び１５ｃ８は、通信コントローラ１５が転送
すべきデータ長を示すレジスタである。この他にも、例
えば、上述のＩＤレジスタ等のように、必要に応じて、
アドレスＦ００８ＨからＦ０ＦＦＨ番地の範囲に他のレ
ジスタを設定すればよい。

【００４７】図８のアドレスＦ１００ＨからＦＦＦＦＨ
番地までは、上述のように、通信コントローラ１５のバ
ッファメモリ１５ｅが所有しており、通信コントローラ
１５の処理用作業メモリとして用いられるが、非接触Ｉ
Ｃカード２１との通信バッファとしても使用できる。バ
ッファメモリ１５ｅは、ホストコンピュータ２０側から
必ずしもアクセスできる構成にする必要はなく、回路を
簡略化するためにホストコンピュータ２０のアドレス空
間に配置させずに通信コントローラ１５のローカルメモ
リとして設計することができる。以上のように通信コン
トローラ１５は構成されている。

【００４８】次に、図５に示す送受信回路１６について
説明する。図５及び図６に示されるように、変復調回路
から成る送受信回路１６は、通信コントローラ１５に電
気的に接続されている。送受信回路１６は、通信コント
ローラ１５から出力されたシリアル送信データを変調
（例えばＡＳＫ変調など）してアンテナ１１ｂを経由し
て非接触ＩＣカード２１に送信するための送信信号を生
成し、また、アンテナ１１ｂにおいて受信した非接触Ｉ
Ｃカード２１からの送信信号を復調してシリアルデジタ
ルデータに変換するものである。

【００４９】次に、ホストコンピュータ２０により、イ
ンターフェース装置１１を介してアクセスする非接触Ｉ
Ｃカード２１の内部構成を図１１に示す。非接触ＩＣカ
ード２１は、図１１に示すように、ＣＭＯＳ８ビットマ
イクロコンピュータ等で構成されたＣＰＵ２１ａを有し
ている。ＣＰＵ２１ａは、ＲＯＭ２１ｂあるいはＲＡＭ
２１ｃに内蔵されたプログラムに従い、非接触ＩＣカー
ド２１の動作を制御する。ＲＡＭ２１ｃは、ＣＭＯＳＳ
ＲＡＭで構成され、インターフェース装置１１へ伝送す
るデータを記憶しているメモリである。Ｉ／Ｏロジック
２１ｄ及び変復調回路２１ｅは、インターフェース装置
１１にデータを送信あるいは受信するための回路であ
る。以上の構成ユニットは内部バス２１ｆで結合されて
おり、単一の半導体チップ２１Ａを形成している。半導
体チップ２１Ａには、電源を供給する電池２１ｇ、ＣＰ
Ｕ２１ａのクロックを発生させるための振動子２１ｈ、
及び、電磁波信号を送受信するためのアンテナ２１ｉが
接続されている。

【００５０】ここで、非接触ＩＣカード２１の電池２１
ｇはコイン型電池やペーパーリチウム電池等を使用し、
薄型化をしている。電池の特性として、充電できない１
次電池と、充電すれば再使用可能な２次電池とがある
が、電池２１ｇとして何れも使用することができる。２
次電池を用いた場合には、アンテナ２１ｉから受信した
電磁波信号（交流電圧）を全波整流回路あるいは半波整
流回路を経由して直流電流に変換することにより充電す
ることができるため、繰り返し使用でき、長寿命化が可
能である。アンテナ２１ｉが受信する電磁波強度は、電
磁波発信源からの距離が波長／２π以内では、その距離
の３乗に反比例することが知られているため、効率よく
２次電池に充電するためには、非接触ＩＣカード２１の
アンテナ２１ｉを電磁波発信源であるインターフェース
装置１１のアンテナ１１ｂになるべく密着させて設置す
るようにする。また、非接触ＩＣカード２１を使用しな
いとき等に、インターフェース装置１１のアンテナ１１
ｂから常時電磁波信号を出すモード（充電モード）にイ
ンターフェース装置１１を設定しておき、非接触ＩＣカ
ード２１に内蔵する２次電池に充電するようにしてもよ
い。

【００５１】非接触ＩＣカード２１のＣＰＵ２１ａは、
使用していない状態では発振子２１ｈの発振を停止する
モード（スリープモード）になっており消費電流を押さ
えている。ＣＰＵ２１ａを使用する際には、インターフ
ェース装置１１から所定周波数のトリガ信号を非接触Ｉ
Ｃカード２１のアンテナ２１ｉに送信して、発振子２１
ｈの発振を開始させ、ＣＰＵ２１ａを起動させるように
構成されている。

【００５２】非接触ＩＣカード２１の充電中に、非接触
ＩＣカード２１のＣＰＵ２１ａが起動しないように、充
電中においてはＣＰＵ２１ａの起動動作を禁止させる必
要があるが、そのための方法としては、例えば、以下の
ようにすればよい。

【００５３】（１）ＣＰＵ２１ａを起動するための起動
信号やデータ信号等の通常時の搬送波周波数と、充電用
のための電力周波数を異なるように設定しておき、充電
モード時と通常モード時とで周波数を切り換えるための
周波数切り換え手段をインターフェース装置１１に設け
ておく。このとき電波出力の制限を考慮して、２つのア
ンテナ間を接近させて効率よく電力を得るために、信号
の搬送波周波数（数百ｋＨｚ）より、充電用のための電
力周波数を高くするようにするとよい（数ＭＨｚ）。

【００５４】図１２に、周波数切り替え手段１８の構成
を示したブロック図を示す。通信コントローラ１５に内
蔵されたＭＣＵ１５ａ（図６参照）に、図１２に示すよ
うに、ＭＣＵ１５ａからの信号により所定の値の分周比
Ｎが設定されるプリスケーラ１８ａと、ＭＣＵ１５ａか
らの切替制御信号が入力され、それにより充電時と通常
時とで切り替えを行う切替スイッチ１８ｃとが電気的に
接続されている。また、プリスケーラ１８ａには分周器
１８ｂが電気的に接続されており、分周器１８ｂには、
発振子１８ｅ及び発振回路１８ｄが電気的に接続されて
いる。分周器１８ｂは、プリスケーラ１８ａから分周比
Ｎが入力され、発振子１８ｅ及び発振回路１８ｄからの
発振周波数を分周して、搬送波信号を出力する。このよ
うに、プリスケーラ１８ａ、分周器１８ｂ、切替スイッ
チ１８ｃ、発振子１８ｅ、及び、発振回路１８ｄによ
り、周波数切り替え手段１８は構成されている。ここ
で、発振子１８ｅは、図１２に示すように、ＭＣＵ１５
ａに接続されている発振子１５ｇ（図６参照）と別々に
設けてもよく、また、ＭＣＵ１５ａの発振子１５ｇを共
通して用いるようにしてもよい。

【００５５】以上のように構成され、通常時において
は、通信コントローラ１５のＭＣＵ１５ａは、プリスケ
ーラ１８ａの分周比Ｎを所定の値に設定するとともに、
切替スイッチ１８ｃに入力される切替制御信号に“０”
出力する。切替スイッチ１８ｃは、上記の切替制御信号
により、送受信回路１６（図５参照）内の変調回路１６
ａの出力に電気的に接続する。例えば、通常時において
は、プリスケーラ１８ａの分周比ＮをＮ＝５に設定する
と、分周器１８ｂは、発振子１８ｅ及び発振回路１８ｄ
からの発振周波数４．９１５２ＭＨｚを｛１／（２（Ｎ
＋１））｝に分周して、周波数４０９．６ＫＨｚの搬送
波信号を変調回路１６ａに出力する。

【００５６】また、充電時においては、通信コントロー
ラ１５のＭＣＵ１５ａは、プリスケーラ１８ａの分周比
Ｎを、通常時に設定する値よりも小さい値に設定し、切
替制御信号に“１”出力する。切替スイッチ１８ｃは、
上記の切替制御信号により、分周器１８ｂからの搬送波
信号を直接出力に電気的に接続する。例えば、充電時に
おいては、プリスケーラ１８ａの分周比ＮをＮ＝１に設
定すると、分周器１８ｂは、発振子１８ｅ及び発振回路
１８ｄからの発振周波数４．９１５２ＭＨｚを｛１／
（２（Ｎ＋１））｝に分周して、周波数１．２２８８Ｍ
Ｈｚの搬送波信号を、直接、アンテナ１１ｂ（図５参
照）に出力する。

【００５７】（２）充電中にＣＰＵ２１ａが起動しない
ように、インターフェース装置１１のアンテナ１１ｂか
らのトリガ信号を一次的に遮断するための遮断手段であ
る充電モード切り替え手段を非接触ＩＣカード２１に設
ける。図１３に、充電モード切り替え手段の構成を示し
たブロック図を示す。まず、上述したように、非接触Ｉ
Ｃカード２１（図１１参照）のアンテナ２１ｉに変復調
回路２１ｅを介してＩ／Ｏロジック２１ｄが電気的に接
続されており、Ｉ／Ｏロジック２１ｄに内部バス２１ｆ
を介してＣＰＵ２１ａが電気的に接続されている。ＣＰ
Ｕ２１ａは、Ｒ−Ｓフリップフロップ等から構成された
モード切替レジスタ２２ａに電気的に接続されており、
ＡＮＤ回路２２ｅは、モード切替レジスタ２２ａと変復
調回路２１ｅとに接続され、それらから入力された信号
から論理積信号を生成し、ＣＰＵ２１ａに入力する。ま
た、Ｉ／Ｏロジック２１ｄは、ＯＲ回路２２ｄを介し
て、モード切替レジスタ２２ａに電気的に接続されてい
る。このように、遮断手段である充電モード切り替え手
段２２は、モード切替レジスタ２２ａ、ＡＮＤ回路２２
ｅ、及び、ＯＲ回路２２ｄから構成されており、さらに
必要に応じて、後述のリセット回路２２ｃ及びリセット
受信回路２２ｂを設けてもよい。

【００５８】次に動作について説明する。充電モード切
り替え手段２２は以上のように構成されており、充電モ
ードに移行する場合には、まず、ホストコンピュータ２
０（図４参照）から、予め規定された充電切替コマンド
が、インターフェース装置１１を介して、非接触ＩＣカ
ード２１のアンテナ２１ｉに送信される。上記充電切替
コマンドが、変復調回路２１ｅの復調回路２１ｅａ及び
Ｉ／Ｏロジック２１ｄのＵＡＲＴ２１ｄａを介して、Ｃ
ＰＵ２１ａに入力され、解読された後、ＣＰＵ２１ａ
は、ＣＰＵ２１ａの充電モード切替端子２１ａａから
“Ｈ”パルスを、モード切替レジスタ２２ａのリセット
端子Ｒに出力するとともに、ＣＰＵ２１ａに接続された
発振子２１ｈの発振を停止するスリープモードに移行す
る。モード切替レジスタ２２ａのリセット端子Ｒに
“Ｈ”パルスが入力されると、モード切替レジスタ２２
ａの出力端子Ｑからの出力は“Ｌ”にセットされる。モ
ード切替レジスタ２２ａの出力が“Ｌ”にセットされる
と、ＡＮＤ回路２２ｅから出力される論理積信号である
起動信号は常時“Ｌ”になり、ＣＰＵ２１ａの起動入力
端子２１ａｃに“Ｌ”入力されるので、ＣＰＵ２１ａの
起動が禁止されるようになる。

【００５９】また、通常モードに移行する場合の方法と
しては、次のリセット方式とコマンド方式の２つを挙げ
ることができる。まず、リセット方式について説明す
る。リセット方式の場合には、まず、ホストコンピュー
タ２０から出力されたリセット指示をインターフェース
装置１１によってリセット信号に変換させて出力し、リ
セット受信回路２２ｂにより受信する。リセット信号の
送信方法としては、電波や光等を用いて非接触で行って
もよく、また、スイッチ回路入力等により有接触で行っ
てもよい。リセット受信回路２２ｂにより受信されたリ
セット信号により、リセット回路２２ｃから、ＣＰＵ２
１ａのＲＥＳＥＴ端子２１ａｂと、ＯＲ回路２２ｄを介
してモード切替レジスタ２２ａのセット端子Ｓとに、
“Ｈ”パルスが出力される。ＣＰＵ２１ａは、ＲＥＳＥ
Ｔ端子２１ａｂに“Ｈ”パルスが入力されると、発振子
２１ｈの発振を停止しているスリープモードを解除し、
発振子２１ｈを起動させ、ＲＯＭ２１ｂまたはＲＡＭ２
１ｃ（図１１参照）に内蔵されたプログラムの実行をリ
セット状態から再開する。また、モード切替レジスタ２
２ａのセット端子Ｓに“Ｈ”パルスが入力されると、モ
ード切替レジスタ２２ａの出力端子Ｑからの出力は
“Ｈ”になるので、変復調回路２１ｅの受信ゲート２１
ｅｂを介してＡＮＤ回路２２ｅに送信された起動信号
が、ＡＮＤ回路２２ｅを介して、ＣＰＵ２１ａの起動入
力端子２１ａｃに伝達されるようになり、通常モードに
移行される。

【００６０】次に、コマンド方式について説明する。コ
マンド方式においては、まず、アンテナ２１ｉに、予め
規定された充電解除コマンドを送信する。アンテナ２１
ｉにより受信された充電解除コマンドは、変復調回路２
１ｅの受信ゲート２１ｅｂを介して、復調回路２１ｅａ
及びクロック抽出回路２１ｅｃに入力され、一方は、復
調回路２１ｅａを介して、Ｉ／Ｏロジック２１ｄの充電
解除コマンド照合回路２１ｄｂの入力端子Ｄに入力さ
れ、また、他方は、クロック抽出回路２１ｅｃにおい
て、クロック成分が抽出され、クロック信号となって、
充電解除コマンド照合回路２１ｄｂの入力端子Ｔに入力
される。上記充電解除コマンド照合回路２１ｄｂは、入
力端子Ｔから入力されたクロック信号に同期させて入力
端子Ｄから入力された充電解除コマンドをラッチし、予
めそこに設定されているコマンドコードと照合する。照
合が一致した場合、充電解除コマンド照合回路２１ｄｂ
の出力端子Ｑから“Ｈ”出力する。これにより、ＯＲ回
路２２ｄを介してモード切替レジスタ２２ａのセット端
子Ｓに“Ｈ”が入力され、モード切替レジスタ２２ａか
らの出力も“Ｈ”となるので、変復調回路２１ｅの受信
ゲート２１ｅｂからの起動信号は、ＡＮＤ回路２２ｅを
介して、ＣＰＵ２１ａの起動入力端子２１ａｃに伝達さ
れるようになり、通常モードに移行される。

【００６１】以上のように、非接触ＩＣカード２１の充
電中に非接触ＩＣカード２１のＣＰＵ２１ａが起動する
のを防止するためには、以上の（１）及び（２）の２つ
の方法を併用してもよく、また、一方の方法だけを用い
るようにしてもよい。

【００６２】上述においては、インターフェース装置側
に周波数切り替え手段を設ける場合を述べたが、非接触
ＩＣカード２１側において、充電モード時と通常モード
時とで周波数を切り替えるための周波数切り替え手段を
設けてもよい。図１４は、非接触ＩＣカード２１に設け
られたアンテナ２１ｉ内に設けられたアンテナ回路２１
ｉｉと、充電回路２３との構造を示したブロック図であ
る。図１３及び図１４に示すように、非接触ＩＣカード
２１のアンテナ回路２１ｉｉ及び半導体チップ２１Ｂに
充電回路２３が接続されている。半導体チップ２１Ｂ
は、図１１に示す半導体チップ２１Ａの構成に、さらに
モード切替信号を出力するモード切替信号出力手段２１
ｋを加えたものである。アンテナ回路２１ｉｉには、図
の等価回路により示されるようなＬＣ並列共振回路等か
らなるアンテナ回路が設けられている。Ｌはコイル２１
ｉａのインダクタンス、Ｃ１及びＣ２は、それぞれ、コ
ンデンサ２１ｉｂ及びコンデンサ２１ｉｃの容量であ
り、Ｔｒはトランジスタ２１ｉｄを示している。充電回
路２３は、図のように、ダイオード（Ｄ１）２３ｂと、
並列に接続された抵抗（Ｒ）２３ａとダイオード（Ｄ
２）２３ｃとから構成されている。２１ｇは、充電回路
２３により充電される２次電池（図１１参照）である。

【００６３】動作について説明する。充電モードにおい
ては、半導体チップ２１Ｂのモード切替信号出力手段２
１ｋからアンテナ回路２１ｉに出力されるモード切替信
号が“Ｌ”となり、トランジスタ２１ｉｄをＯＦＦさせ
る。トランジスタ２１ｉｄがＯＦＦの状態においては、
アンテナ回路２１ｉｉは、コイル２１ｉａとコンデンサ
（Ｃ１）２１ｉｂとの共振回路となり、共振周波数は、
１／｛２π√（Ｌ×Ｃ１）｝となる。充電モード状態で
受信した交流信号は、ダイオード（Ｄ１）２３ｂを経由
して半波整流された後、抵抗２３ａを経由して２次電池
２１ｇに充電される。また、通常モードにおいては、ト
ランジスタ２１ｉｄはＯＮとなるため、コンデンサ（Ｃ
２）２１ｉｃの分だけ容量が大きくなり、共振周波数は
下がる。このように、アンテナ２１ｉに上述のような周
波数切り替え手段であるアンテナ回路２１ｉｉを設ける
ことにより、充電モードにおいては高い周波数に設定で
き、通常モードにおいては低い周波数に設定することが
できる。

【００６４】つぎに、本発明のインターフェース装置１
１及びそれを用いた通信システムの動作について説明す
る。まず、非接触ＩＣカード２１の読みだしについて図
１５のフローチャートに基づいて説明する。まず、ホス
トコンピュータ２０は、非接触ＩＣカード２１のＲＡＭ
２１ｃに格納されたメモリを、インターフェース装置１
１のメモリ１４に読みだすために、非接触ＩＣカード２
１のＲＡＭ２１ｃに格納された読み出すべきメモリのス
タートアドレスを、図８に示す通信コントローラ１５の
レジスタ１５ｃの非接触ＩＣカードスタートアドレス１
５ｃ５及び１５ｃ６に格納し（ステップＳ１）、引き続
き、ＲＡＭ２１ｃの上記読み出すべきメモリのデータ長
をレジスタ１５ｃのレングス１５ｃ７に格納し（ステッ
プＳ２）、さらに、非接触ＩＣカード２１のＲＡＭ２１
ｃから読み出したメモリを通信コントローラ１５がメモ
リ１４に格納するためのスタートアドレスをレジスタ１
５ｃのメモリスタートアドレス１５ｃ３及び１５ｃ４に
格納する（ステップＳ３）。次に、ホストコンピュータ
２０は、レジスタ１５ｃのコマンドレジスタ１５ｃ１に
読みだしコード（０００１０００１ｂ）を書き込む（ス
テップ４）。

【００６５】コマンドレジスタ１５ｃ１に書き込まれた
上述の読みだしコードにより、通信コントローラ１５
は、ステータスレジスタ１５ｃ２の＋ＲＤＹ／−ＢＳＹ
ビットを“Ｌ”にし、また、インターフェースコントロ
ーラ１３を経由してインターフェースコネクタ１２の＋
ＲＤＹ／−ＢＳＹ端子に“Ｌ”信号を出力して、非接触
ＩＣカードへのアクセスを開始する。すなわち、通信コ
ントローラ１５は、非接触ＩＣカード２１に対して、非
接触ＩＣカード２１のＣＰＵ２１ａを起動させるための
トリガ信号を送信し、非接触ＩＣカード２１のＩＤ（識
別コード）の読み出し指示と、上述のステップＳ１及び
Ｓ２において指定したスタートアドレス及びデータ長に
対応するデータの読みだし指示とをくり返し非接触ＩＤ
カード２１に送信する。ここで、非接触ＩＣカード２１
がアンテナ１１ｂの通信エリア内にいれば、通信コント
ローラ１５の読み出し指示に対する応答を送信する。送
信すべきデータが大きくなる場合は複数ブロックに分割
して送信が行われる。非接触ＩＣカード２１との通信を
確実にするために非接触ＩＣカード２１はアンテナ１１
ｂとなるべく近い位置に固定したほうが望ましい。通信
コントローラ１５は、非接触ＩＣカード２１からの応答
をバッファメモリ１５ｅに一次的に保持し、順次、イン
ターフェース装置１１のメモリ１４に転送する。ここ
で、バッファメモリ１５ｅを経由せず直接読みだしデー
タをメモリ１４に転送するように設計してもよい。た
だ、高速化をするために非接触ＩＣカード２１へのアク
セスとメモリ１４へのデータ転送処理とを分離して、後
者を専用のハードウエア（ＤＭＡ）で処理することで処
理の効率化が図ることもできる。

【００６６】このようにして通信コントローラ１５が非
接触ＩＣカード２１にアクセスしている間、ホストコン
ピュータ２０は、通信コントローラ１５のステータスレ
ジスタ１５ｃ２の内容を一定周期で読みだし（ステップ
Ｓ５）、通信コントローラ１５の動作状態や読み出し処
理が終了したか等を確認し（ステップＳ６）、それらを
割り込み信号として、他の処理を行うことができる（ス
テップＳ７）。また、インターフェースコネクタ１２の
＋ＲＤＹ／−ＢＳＹ端子に入力された信号を割り込み信
号として使用して他の処理を行うようにしてもよい。通
信コントローラ１５は、読みだし処理を完了すると、ス
テータスレジスタ１５ｃ２の＋ＲＤＹ／−ＢＳＹビット
を“Ｈ”にし、インターフェースコネクタ１２の＋ＲＤ
Ｙ／−ＢＳＹ端子に“Ｈ”信号を出力し、さらに必要な
ステータスビットを設定する。

【００６７】ホストコンピュータ２０は、通信コントロ
ーラ１５の読み出し処理終了を確認し、ステータスレジ
スタ１５ｃ２の内容を読みだして、エラーの有無を確認
する（ステップＳ５及びＳ６）。エラーのある場合は、
再試行（リトライ）するか、または、処理を中止する。
エラーのない場合には、ホストコンピュータ２０は、イ
ンターフェース装置１１のメモリ１４を、従来の接触式
のＩＣメモリカードと同様に、高速に、かつ、自由に、
アクセス（読みだし、または、書き込み）することがで
きる。

【００６８】次に、非接触ＩＣカード２１への書き込み
について図１６のフローチャートに基づいて簡単に説明
する。これは、上述の読みだしとほぼ同様に行われる。
まず、ホストコンピュータ２０は、インターフェース装
置１１のメモリ１４のデータを、非接触ＩＣカード２１
のＲＡＭ２１ｃへ書き込むために、ＲＡＭ２１ｃへ書き
込むべきメモリ１４のデータのスタートアドレスを、図
８に示す通信コントローラ１５のレジスタ１５ｃのメモ
リスタートアドレス１５ｃ３及び１５ｃ４に格納し（ス
テップＳ１１）、引き続き、上記書き込むべきデータの
データ長をレジスタ１５ｃのレングス１５ｃ８に格納し
（ステップＳ１２）、さらに、メモリ１４からのデータ
を非接触ＩＣカード２１のＲＡＭ２１ｃに書き込むため
のスタートアドレスをレジスタ１５ｃの非接触ＩＣカー
ドスタートアドレス１５ｃ５及び１５ｃ６に格納する
（ステップＳ１３）。次に、ホストコンピュータ２０
は、レジスタ１５ｃのコマンドレジスタ１５ｃ１に書き
込みコード（００１０００１０ｂ）を書き込む（ステッ
プ１４）。

【００６９】このホストコンピュータ２０からの書き込
み指示により、通信コントローラ１５は、非接触ＩＣカ
ード２１に、通信コントローラ１５のＩＤレジスタの内
容と非接触ＩＣカード２１へ書き込むべきメモリ１４の
データとを同時に送信する。非接触ＩＣカード２１は、
受信したＩＤレジスタの内容と自分のＩＤとを比較し、
それらが一致した場合に、送信されたデータの書き込み
が行われる。このように、非接触ＩＣカード２１に対す
る指示でＩＤ比較をさせるようにしてデータの書き込み
を行うようにすることにより、他のカードに誤って書き
込みをしてしまうことを防止することができる。

【００７０】通信コントローラ１５が非接触ＩＣカード
２１にアクセスしている間、ホストコンピュータ２０
は、上述の読みだし処理の場合と同様に、通信コントロ
ーラ１５のステータスレジスタ１５ｃ２の内容を一定周
期で読みだし、通信コントローラ１５の動作状態や書き
込み処理が終了したか等を確認し（ステップＳ１５）、
それらを割り込み信号として、他の処理を行うことがで
きる（ステップＳ１６）。ホストコンピュータ２０は、
通信コントローラ１５の書き込み処理終了を確認し、ス
テータスレジスタ１５ｃ２の内容を読みだして、エラー
の有無を確認し、エラーのある場合は、再試行（リトラ
イ）するか、または、処理を中止する。

【００７１】以上のように構成された上述の実施例にお
いては、さらに、インターフェース装置１１のインタフ
ェースコネクタ１２に定義されたライトプロテクトスイ
ッチ端子のレベルを検出し、非接触ＩＣカード２１への
書き込み禁止機能として使用してもよく、カードイジェ
クト検出端子を利用して非接触ＩＣカード２１とのアク
セスの可否をホストコンピュータ２０に通知させるよう
にしてもよい。また、電池電圧検地端子を、インターフ
ェース装置１１に内蔵された電池の電圧検知や電圧モニ
ターに使用しても良い。

【００７２】以上のように、この実施例においては、イ
ンターフェース装置１１に従来のＩＣメモリカードと同
等に大容量記憶が可能なメモリ１４と、メモリ１４に接
続され、非接触ＩＣカード２１とのデータ通信制御を行
うための通信コントローラ１５とを設けて、まずはじめ
に、非接触ＩＣカード２１のＲＡＭ２１ｃの内容をイン
ターフェース装置１１のメモリ１４に読み込ませて、そ
れをホストコンピュータ２０がアクセスするようにした
ので、非接触ＩＣカードの上述したような種々の利点を
生かしながら、接触式のＩＣメモリカードをアクセスす
る場合と同様に、非接触ＩＣカード２１の大量データメ
モリを高速にアクセスすることが出来る。また、非接触
ＩＣカード２１へのデータ書き込みの場合においても、
インターフェース装置１１のメモリ１４にホストコンピ
ュータ２０からデータを書き込むようにしたので、高速
に書き込みが出来、それを非接触ＩＣカード２１へ転送
して、ＩＤを確認した上で、非接触ＩＣカード２１のメ
モリ２１ｃへ書き込むようにしたので、書き込み処理を
高速に行うことが出来、かつ、誤って他のカードへ書き
込みしてしまうことを防ぐことが出来る。

【００７３】また、ホストコンピュータ２０とインター
フェース装置１１とを、シリアルケーブル３（図２３参
照）を介さずに、インターフェースコネクタ１２を介し
て接続させたため、信号を並列に伝送することが出来、
ホストコンピュータ２０はより高速にアクセスが可能に
なる。

【００７４】実施例２．上述の実施例１では、ホストコ
ンピュータ２０で非接触ＩＣカード２１へのアクセス条
件を設定するようにしたが、パラメータを固定化すれば
いちいち設定する処理を省略することができる。例え
ば、ホストコンピュータ２０の立ち上げ時に自動的に非
接触ＩＣカード２１のメモリを読みだし、終了時に同じ
く自動的に読みだした非接触ＩＣカード２１のＩＤを比
較して非接触ＩＣカード２１のメモリに書き込むように
通信コントローラ１５に一連の処理条件をプログラム化
しておけば、あらかじめ用意した非接触ＩＣカード２１
をアンテナ１１ｂにかざし通信システムを立ち上げるだ
けで非接触ＩＣカード２１のメモリの内容が自動的にイ
ンターフェース装置１１のメモリ１４に読み込まれ、通
信システム終了時にインターフェース装置１１のメモリ
１４の内容を非接触ＩＣカード２１に保存（書き込み）
することができ、ホストコンピュータ２０側において
は、この一連の処理を行うためのシステムは不要とな
り、メモリ１４のアクセス処理以外は必要でなくなる。

【００７５】上述の通信システムの立ち上げの検出は、
パワーオンリセットやＣＥ端子によって検出することが
でき、また、通信システムの終了の検出は、電源のＯＦ
ＦやＣＥ端子で行うことが可能で、インターフェース装
置１１の本体に電池などの電源が内蔵されていることが
のぞましい。

【００７６】実施例３．上述の実施例においては、イン
ターフェース装置１１のメモリ１４が、対象となる非接
触ＩＣカード２１のメモリの容量に対して、同じか、あ
るいは、前者が大きい場合について示したが、この実施
例においては、対象とする非接触ＩＣカード（図示せ
ず）のメモリが、インターフェース装置３１のメモリ３
４より大きい場合について説明する。図１７は、この実
施例におけるインターフェース装置３１の構造を示すブ
ロック図である。図５に示した実施例１におけるインタ
ーフェース装置１１の構造と基本的に同じであるため、
ここでは簡単に説明する。図のように、インターフェー
スコネクタ３２に、インターフェースコントローラ３３
が電気的に接続されている。この実施例においては、イ
ンターフェースコントローラ３３に、ＴＡＧメモリ３３
ａが内蔵されている。また、キャッシュＳＲＡＭ等から
構成されたメモリ３４及び通信コントローラ３５が設け
られており、実施例１と同様に、これらとインターフェ
ースコントローラ３３とは内部バス３７を介して接続さ
れている。この実施例においては、図のように、通信コ
ントローラ３５に送受信回路３６を内蔵させる構造にし
たが、もちろんこの場合に限らず、実施例１で示したよ
うに、別々に設けてもよい。また、実施例１と同様に、
送受信回路３６にはアンテナ３１ｂがアンテナケーブル
３１ｃにより接続されており、非接触ＩＣカードとの通
信はアンテナ３１ｂを介して行われる。

【００７７】図１８は、図１７に示した実施例におい
て、インターフェースコネクタ３２のアドレス信号をイ
ンターフェース装置３１の内部で使用する際のアドレス
構成例を示したものである。図１８に示されたＡ０〜Ａ
２５は、それぞれ、図３に示されているように、インタ
ーフェースコネクタ３２のピン配列において定義されて
いるアドレス信号である。このアドレス信号はホストコ
ンピュータ２０（図４参照）から指定されるもので、従
来の接触式のメモリカードやＩ／Ｏカードと同様に設定
されるものである。ホストコンピュータ２０から指定さ
れたアドレス信号Ａ０〜Ａ２５は、図１８の箱の中の区
分が示すように定義されており、インターフェース装置
３１のメモリ３４（図１９参照）及び非接触ＩＣカード
メモリ４１（図１９参照）のメモリ構成に合わせてアク
セス制御される。

【００７８】図１８について、図１９に対応させて説明
する。図１９は、左から順に、インターフェース装置３
１のＴＡＧメモリ３３ａ、メモリ３４、及び、非接触Ｉ
Ｃカードメモリ４１のそれぞれのメモリ空間の構成を示
したものである。図１９右に示されているように、非接
触ＩＣカードメモリ４１（５１２Ｋバイト内蔵）は、１
６バイトを１ブロックとして８１９２行×４列の行列に
分割構成されている。この行アドレスをセットアドレ
ス、列アドレスをＴＡＧアドレスと称する。セットアド
レスは、０〜８１９１までの範囲で２進１３ビットで構
成され、図１８に示すように、ホストコンピュータ２０
からのアドレス信号Ａ１６〜Ａ３の１３ビットが割り当
てられている。ＴＡＧアドレスは、０〜６３までの範囲
で２進６ビットで構成され、図１８に示すように、ホス
トコンピュータ２０からのアドレス信号Ａ２２〜Ａ１７
のの６ビットが割り当てられている。この実施例におい
ては、０〜３までの２進下位２ビットを使用しており、
上位４ビットは０に固定されている。また、図１８に示
されるように、Ａ３〜Ａ０の４ビットが割り当てられて
いるブロック内アドレスは、図１９中央に示されたメモ
リ３４に格納されるブロックデータ内のオフセットアド
レスを示している。また、図１８に示されるように、Ａ
２５〜Ａ２３の３ビットが割り当てられているＴＡＧメ
モリ選択は、図１９に示されたＴＡＧメモリが複数で構
成されている場合に、ＴＡＧメモリを選択するための信
号で、０〜７までの範囲で２進３ビットで構成されてい
る。この実施例においては、ＴＡＧメモリは１つである
ので、ＴＡＧメモリ選択は０に設定されている。

【００７９】次に、動作について説明する。これは、い
わゆるキャッシュシステムの考えを応用したものであ
る。図１９に示すように、インターフェース装置３１の
メモリ３４は、１６バイト単位のセットアドレス範囲に
対応した数（８１９２個）のブロック３４ａで構成され
ている。非接触ＩＣメモリ４１は、セットアドレス範囲
に対応した数（８１９２個）に分割し、各分割ユニット
単位にセットアドレス０〜８１９１を付与する。さら
に、その各分割ユニットをブロック３４ａサイズである
１６バイト単位ずつに分割して、１６バイト単位ずつの
ブロック４１ａにし、各ブロック４１ａにＴＡＧアドレ
ス（０〜３）を付与する。こうして分割された非接触Ｉ
Ｃカードメモリ４１は各ブロック４１ａ毎に、インター
フェース装置３１のメモリ３４に格納されるべくアクセ
スすることが出来る。インターフェース装置３１のメモ
リ３４に格納されている非接触ＩＣカードメモリ４１の
各ブロック４１ａのアドレスは、上述のインタフェース
コントローラ３３に設けられたＴＡＧメモリ３３ａに格
納されており、アドレス管理は与えられたセットアドレ
スとそれに対応するＴＡＧメモリ３３ａの内容によって
行われる。図１９のＴＡＧメモリ３３ａの有効性ビット
３３ａａは、それが“１”である場合には、対応するセ
ットアドレスのメモリ３４のブロック３４ａに非接触カ
ードメモリ４１のブロック４１ａの内容が読み出され、
そのブロック４１ａに対応するＴＡＧアドレスが、ＴＡ
Ｇメモリ３３ａに設定されていることを示すビットであ
り、また、変更ビット３３ａｂは、それが“１”である
場合には、対応するブロック３４ａの内容が変更された
ことを示すビットである。

【００８０】ホストコンピュータ２０（図４参照）は、
非接触ＩＣカードメモリ４１のデータをアクセスする際
には、アドレス信号Ａ０〜Ａ２５をインターフェースコ
ネクタ３２を経由してインターフェース装置３１に与え
る。インターフェース装置３１内にあるインターフェー
スコントローラ３３（図１７）は、上述のように入力さ
れたアドレス信号Ａ０〜Ａ２５から、図１８に示すよう
に、ＴＡＧメモリ選択信号、ＴＡＧアドレス信号、セッ
トアドレス信号、及び、ブロック内アドレス信号を生成
し、以下の処理を制御する。まず、ＴＡＧメモリ選択信
号で選択されたＴＡＧメモリ３３（この実施例では、Ｔ
ＡＧメモリは１つであるため選択されない）から、上述
の生成されたセットアドレス信号に対応する有効性ビッ
ト、変更ビット、及び、ＴＡＧアドレスを読み出す。

【００８１】このとき、有効性ビット３３ａａが“０”
である場合には、上述の生成したＴＡＧアドレス信号及
びセットアドレス信号に対応する非接触カ−ドメモリ４
１のブロック４１ａの内容を、インターフェース装置３
１のメモリ３４の対応するセットアドレスのブロック３
４ａに格納するように通信コントローラ３５に指示す
る。非接触カードメモリ４１からのデータの転送終了
後、インターフェースコントローラ３３はメモリ３４の
ブロック３４ａに格納された内容をアクセス（リードま
たはライト）するように動作する。また、有効性ビット
３３ａａが“１”である場合には、上述のアドレス信号
Ａ２２〜Ａ１７から生成したＴＡＧアドレス信号と、Ｔ
ＡＧメモリ３３ａから読み出したＴＡＧアドレスとを比
較し、それらが一致した場合には、対応するブロック３
４ａの内容をアクセス（リードまたはライト）するよう
に動作する。また、それらが一致しない場合には、ま
ず、変更ビット３３ａｂの内容を確認し、変更ビット３
３ａｂが“１”である場合には、メモリ３４の対応する
セットアドレスのブロック３４ａの内容を、非接触カー
ドメモリ４１の対応するセットアドレス信号及びＴＡＧ
アドレス信号のブロック４１ａに格納するように通信コ
ントローラ３５に指示する。データ格納終了後、上述の
アドレス信号から生成したセットアドレス及びＴＡＧア
ドレスに対応する非接触カードメモリ４１のブロック４
１ａの内容を読みだし、メモリ３４の対応するセットア
ドレスのブロック３４ａに格納するように通信コントロ
ーラ３５に指示する。ブロック３４ａへのデータ転送終
了後、インターフェースコントローラ３３はメモリ３４
のブロック３４ａに格納された内容をアクセス（リード
またはライト）するように動作する。この実施例によれ
ば、大容量の非接触ＩＣカードへの対応も可能となり、
比較的高速にアクセスすることができる。

【００８２】実施例４．実施例１においては、インタ−
フェ−ス装置１１の形状としてアンテナ１１ｂを別位置
におき、ケーブル１１ｃで接続した例を示したが、図２
０のようにアンテナに非接触ＩＣカード２１に密着させ
るようにして一体化する事も可能である。図２０の
（ａ）はこの実施例における非接触ＩＣカード２１を設
置した状態のインターフェース装置の上面図で、（ｂ）
はその側面図、（ｃ）はこの実施例におけるアンテナの
他の方向からの側面図である。この実施例では、アンテ
ナケーブル１１ｃでアンテナ５１を本体部分１１ａに接
続するのは実施例１と同様であるが、アンテナ５１に非
接触ＩＣカード２１を密着固定するための非接触ＩＣカ
ード搭載部である凹部５１ａが設けられている。５２
は、非接触ＩＣカードに対してアクセス中であるか否か
を示すアクセスランプである。このように、アンテナ５
１上に非接触ＩＣカード２１を密着固定させることによ
り、非接触ＩＣカード２１に対してさらに安定的な通信
が可能となり、通信の信頼性が向上する。

【００８３】実施例５．この実施例は、実施例４の変形
例を示したものである。図２１の（ａ）及び（ｂ）は、
それぞれ、この実施例におけるインターフェース装置の
上面図及び側面図を示したものである。この実施例は、
アンテナケーブルを用いてアンテナを接続せずに、アン
テナ５１Ａを本体部分１１ａに一体化して設けるように
したものである。さらに、この実施例においては、アン
テナ５１Ａが接続部５３を軸にして本体部分１１ａに対
して回動可能なように構成されている。それにより、ア
ンテナ５１Ａの角度を自由に設定することが出来、図２
１に示すように、アンテナ５１Ａを倒してその上に非接
触ＩＣカード２１を装着させてもよく、また、アンテナ
５１Ａを垂直に立てて用いてもよい。また、この実施例
においては、実施例４と同様に、アンテナ５１Ａに非接
触ＩＣカード２１を装着させるための凹部を設けた例を
示したが、非接触ＩＣカード搭載部として、アンテナ５
１Ａに、非接触ＩＣカード２１を密着固定するためのス
ロット（図示せず）を設けておき、その中に非接触ＩＣ
カードを挿入するようにしてもよい。この実施例におい
ても、実施例４と同様の効果が得られる。

【００８４】上述の実施例４及び５において、非接触Ｉ
Ｃカード２１を固定密着させる手段として、アンテナ５
１または５１Ａの表面にロックピン（図示せず）を設け
ておき、ロックピンにより挟んで固定するようにしても
よく、また、非接触ＩＣカード２１の４すみに磁性体
（図示せず）を内蔵し、アンテナ５１または５１Ａの非
接触ＩＣカード２１の磁性体のあたる部分に電磁石（図
示せず）を内蔵させ、非接触ＩＣカード２１のアクセス
中は、電磁石で非接触ＩＣカード２１を吸着させるよう
にしてもよい。

【００８５】実施例６．この実施例は、アンテナ（図示
せず）をインターフェース装置の本体１１ａの内部に収
納させるようにしたものである。図２２の（ａ）及び
（ｂ）は、それぞれ、この実施例の上面図及び側面図を
示したものである。この実施例においては、インターフ
ェース装置の本体部分１１ａをホストコンピュータ２０
のＩＣメモリカード用スロット２０ａに挿入装着し、非
接触ＩＣカード２１をインターフェース装置の本体部分
１１ａの上方にあたるホストコンピュータ２０のＩＣメ
モリカード用スロット２０ａの外面に密着固定させる構
造としている。このとき、ホストコンピュータ２０及び
ＩＣメモリカード用スロット２０ａ等の外装は、インタ
ーフェース装置に内蔵されたアンテナ（図示せず）が電
磁波信号を送受信することが出来るように、電磁波を通
す非金属で形成するようにする。この実施例において
も、上述の実施例４及び５と同様の効果を得ることが出
来る。

【００８６】実施例７．以上の実施例では、本発明のイ
ンターフェース装置により、ホストコンピュータと非接
触ＩＣカードとの間の通信を行う例を説明してきたが、
この実施例においては、２つのインターフェース装置間
の通信を行う例について説明する。つまり、２台のホス
トコンピュータ２０（図４参照）と、それらに装着され
た２つのインターフェース装置１１（図４参照）のアン
テナ１１ｂとを、通信できるように配置する。次に、一
方のインターフェース装置１１が、他方のインターフェ
ース装置１１のメモリ１４（図５参照）の内容を、自分
のメモリ１４に転送するようにすれば、２台のホストコ
ンピュータ２０が相互に、他方のインターフェース装置
１１のメモリ１４を、容易に、従来の接触式のＩＣメモ
リカードをアクセスするように高速アクセスすることが
出来る。

【００８７】

【発明の効果】上記のように構成された請求項１及び請
求項６の非接触ＩＣカードインターフェース装置及び通
信システムにおいては、非接触ＩＣカードインターフェ
ース装置が、外部ホスト装置に対する双方向信号を制御
するためのインターフェースコントローラと、外部ホス
ト装置からの出力信号に対応して、非接触ＩＣカードと
のデータ通信を制御するための通信コントローラと、イ
ンターフェースコントローラと通信コントローラとから
データをアクセス出来るメモリとを備えているため、非
接触ＩＣカードのデータを読み出す場合には、ホスト装
置からの出力信号により、通信コントローラが、非接触
ＩＣカードからのデータをメモリに転送し、ホスト装置
は、インターフェースコントローラを介して、メモリに
転送されたデータを高速にアクセスすることが出来る。
また、非接触ＩＣカードへデータを書き込む場合には、
ホスト装置は、インターフェースコントローラを介し
て、メモリにデータを高速に書き込むことが出来、通信
コントローラが、メモリに書き込まれたデータを非接触
ＩＣカードに送信して非接触ＩＣカードに書き込むよう
にしたため、高速に書き込み処理を行うことが出来る。
また、インターフェースコネクタをスロット等に着脱さ
せることがないため、機械的破損などの問題もない。

【００８８】請求項２、請求項９及び請求項１１及びに
よれば、非接触非接触ＩＣカードのメモリに対してアク
セスを行う通常モードと、非接触ＩＣカードの２次電池
を充電するための充電モードとに切り替えるようにした
ので、充電中に誤って非接触ＩＣカードを起動させてし
まうことを防ぐことが出来る。

【００８９】請求項３、請求項１０及び請求項１２の発
明によれば、非接触ＩＣカードインターフェース装置ま
たは非接触ＩＣカードにおいて、充電時と通常時におい
て電磁波の周波数を切り換えるようにしたので、非接触
ＩＣカードに効率よく充電出来るとともに、充電中に誤
って非接触ＩＣカードを起動させてしまうことを防ぐこ
とが出来る。

【００９０】請求項１３の発明によれば、非接触ＩＣカ
ードにおいて、非接触ＩＣカードを起動させるための起
動信号を、充電時に遮断するための遮断手段を設けたの
で、非接触ＩＣカードの充電時に、非接触ＩＣカードが
起動するのを防ぐことが出来る。

【００９１】請求項４の発明によれば、外部ホスト装置
に設けられた従来の接触式のＩＣカードのためのホスト
装置側コネクタ（ＩＣカード用スロット）に、非接触Ｉ
Ｃカードインターフェース装置を装着することが出来
る。また、接触式のＩＣメモリカードのためのドライバ
ーソフトウエア及びアプリケーションソフトウエア等を
利用することが出来る。

【００９２】請求項５の発明によれば、非接触ＩＣカー
ドに対する双方向電磁波信号を送受信するための電磁波
信号通信手段に、非接触ＩＣカードを密着固定させるた
め、非接触ＩＣカードに対してより安定した通信が可能
になり、通信の信頼性が向上する。

【００９３】請求項６の発明によれば、アンテナ部分が
本体部分に対して回動自在に設けられているため、アン
テナ部分の角度を自由に設定することができる。

【００９４】請求項７及び請求項１４の発明によれば、
非接触ＩＣカードインターフェース装置を一体化して形
成したので装置の小型化が図れるとともに、ホスト装置
側コネクタの内部に非接触ＩＣカードインターフェース
装置を挿入装着し、ホスト装置側コネクタの外面に非接
触ＩＣカードを密着固定させるようにしたため、安定し
た通信が出来る。

【００９５】請求項１５の発明によれば、非接触ＩＣカ
ードインターフェース装置及び非接触ＩＣカードのメモ
リを同一バイト単位のブロックにそれぞれ分割して、ブ
ロック単位毎にメモリを転送するようにして、転送した
ブロックのアドレス管理をＴＡＧメモリ設けて行うよう
にしたので、大容量の非接触ＩＣカードへの対応も可能
となり、高速にアクセスすることが出来る。

【図面の簡単な説明】

【図１】 実施例１におけるインターフェース装置の斜
視図である。

【図２】 図１のインターフェース装置の反対側からみ
た斜視図である。

【図３】 図１のインターフェース装置のインターフェ
ースコネクタにおけるピン配列定義例を示したものであ
る。

【図４】 実施例１における通信システムを示した斜視
図である。

【図５】 実施例１におけるインターフェース装置の構
造を示すブロック図である。

【図６】 実施例１におけるインターフェース装置にお
ける通信コントローラの構造を示すブロック図である。

【図７】 実施例１におけるインターフェース装置のメ
モリ空間を示す概略構成図である。

【図８】 図７のメモリ空間の通信コントローラが所有
している領域を示す概略拡大構成図である。

【図９】 図８におけるコマンドレジスタに書き込まれ
るコマンドコードを示したコマンドコード表である。

【図１０】 図８におけるステータスレジスタの各ビッ
トの定義を示したコマンドコード表である。

【図１１】 実施例１における非接触ＩＣカードの構造
を示したブロック図である。

【図１２】 実施例１におけるインターフェース装置に
設けられた周波数切り替え手段を示したブロック図であ
る。

【図１３】 実施例１における非接触ＩＣカードに設け
られた充電モード切り替え手段を示したブロック図であ
る。

【図１４】 実施例１における非接触ＩＣカードに設け
られた周波数切り替え手段を示したブロック図である。

【図１５】 実施例１における非接触ＩＣカードのデー
タの読み出し処理を示したフローチャートである。

【図１６】 実施例１における非接触ＩＣカードへのデ
ータの書き込み処理を示したフローチャートである。

【図１７】 実施例３におけるインターフェース装置の
構造を示したブロック図である。

【図１８】 実施例３におけるインターフェースコネク
タのアドレス信号をインターフェース装置内部で使用す
る際のアドレス構成を示した図である。

【図１９】 実施例３におけるインターフェース装置の
ＴＡＧメモリ、メモリ、及び、非接触ＩＣカードメモリ
のメモリ空間の構成を示したものである。

【図２０】 実施例４におけるインターフェース装置を
示した上面図及び２方向からの側面図を示したものであ
る。

【図２１】 実施例５におけるインターフェース装置を
示した上面図及び側面図を示したものである。

【図２２】 実施例６におけるインターフェース装置を
示した上面図及び側面図を示したものである。

【図２３】 従来のインターフェース装置を用いた従来
の通信システムの構造を示したブロック図である。

【符号の説明】

１，２１ 非接触ＩＣカード、２，２０ ホストコンピ
ュータ、４，１１ インターフェース装置、４ｃ，１１
ｂ，５１，５１Ａ アンテナ、１２ インターフェース
コネクタ、１３ インターフェースコントローラ（第一
の制御手段）、１４ メモリ、１５ 通信コントローラ
（第二の制御手段）、１６ 送受信回路。

Claims (15)

【特許請求の範囲】
1. 【請求項１】 外部ホスト装置と非接触ＩＣカードとの
   通信を行うための非接触ＩＣカードインターフェース装
   置であって、 上記外部ホスト装置に接続するためのコネクタと、 上記コネクタに電気的に接続されて、上記外部ホスト装
   置に対する双方向信号を制御するための第一の制御手段
   と、 上記第一の制御手段に電気的に接続されて、上記外部ホ
   スト装置からの出力信号を上記第一の制御手段を介して
   受信し、上記出力信号に対応して、上記非接触ＩＣカー
   ドとのデータ通信を制御するための第二の制御手段と、 上記第二の制御手段に電気的に接続され、上記非接触Ｉ
   Ｃカードに対する双方向電磁波信号を送受信するための
   電磁波信号通信手段と、 上記第一の制御手段と上記第二の制御手段とに電気的に
   接続され、上記第一の制御手段と上記第二の制御手段と
   からアクセスされるメモリとを備えたことを特徴とする
   非接触ＩＣカードインターフェース装置。
2. 【請求項２】 上記電磁波信号通信手段を介して上記非
   接触ＩＣカードに対してアクセスを行う通常モードと、
   上記電磁波信号通信手段を介して上記非接触ＩＣカード
   に搭載された２次電池に充電するための充電モードとに
   切り替えるためのモード切替手段を備えたことを特徴と
   する請求項１記載の非接触ＩＣカードインターフェース
   装置。
3. 【請求項３】 上記モード切替手段が、上記電磁波信号
   通信手段から上記非接触ＩＣカードへ送信される上記電
   磁波信号の周波数を、上記通常モード時と上記充電モー
   ド時とにおいて切り換えるための周波数切換手段である
   ことを特徴とする請求項２記載の非接触ＩＣカードイン
   ターフェース装置。
4. 【請求項４】 上記コネクタが、標準外形寸法のＩＣメ
   モリカードのコネクタに対し形状及び電気的仕様におい
   て互換性を有することを特徴とする請求項１〜３いずれ
   か記載の非接触ＩＣカードインターフェース装置。
5. 【請求項５】 上記電磁波信号通信手段が外装を有し、
   この外装に上記非接触ＩＣカードを密着固定するための
   非接触ＩＣカード搭載部を設けたことを特徴とする請求
   項１〜４いずれか記載の非接触ＩＣカードインターフェ
   ース装置。
6. 【請求項６】 上記非接触ＩＣカードインターフェース
   装置が、 上記コネクタと、上記第一の制御手段と、上記第二の制
   御手段と、上記メモリとを内部に搭載した本体部分と、 上記電磁波信号通信手段を搭載したアンテナ部分とを備
   え、 上記アンテナ部分が、上記本体部分に対して回動自在に
   一体化して設けられたことを特徴とする請求項１〜５い
   ずれか記載の非接触ＩＣカードインターフェース装置。
7. 【請求項７】 上記非接触ＩＣカードインターフェース
   装置が、 上記コネクタと、上記第一の制御手段と、上記第二の制
   御手段と、上記メモリと、上記電磁波信号通信手段とを
   一体化して搭載するための外装を備えたことを特徴とす
   る請求項１〜４いずれか記載の非接触ＩＣカードインタ
   ーフェース装置。
8. 【請求項８】 ホスト装置と非接触ＩＣカードとの通信
   を行うための通信システムであって、 メモリを有する非接触ＩＣカードと、 この非接触ＩＣカードのメモリをアクセスするための出
   力信号を出力するホスト装置と、 上記ホスト装置からの上記出力信号を受信して、上記ホ
   スト装置と上記非接触ＩＣカードとの間のデータ通信を
   行うための非接触ＩＣカードインターフェース装置とを
   備え、 上記非接触ＩＣカードインターフェース装置が、上記ホ
   スト装置に接続するためのコネクタと、上記コネクタに
   電気的に接続されて、上記ホスト装置に対する双方向信
   号を制御するための第一の制御手段と、上記第一の制御
   手段に接続されて、上記ホスト装置からの上記出力信号
   を上記第一の制御手段を介して受信し、上記出力信号に
   対応して、上記非接触ＩＣカードとのデータ通信を制御
   するための第二の制御手段と、上記第二の制御手段に電
   気的に接続され、上記非接触ＩＣカードに対する双方向
   電磁波信号を送受信するための電磁波信号通信手段と、
   上記第一の制御手段と上記第二の制御手段とに電気的に
   接続され、上記第一の制御手段と上記第二の制御手段と
   からアクセスされるメモリとを備えたことを特徴とする
   通信システム。
9. 【請求項９】 上記非接触ＩＣカードインターフェース
   装置が、上記電磁波信号通信手段を介して上記非接触Ｉ
   Ｃカードのメモリに対してアクセスを行う通常モード
   と、上記電磁波信号通信手段を介して上記非接触ＩＣカ
   ードに搭載された２次電池を充電するための充電モード
   とに切り替えるためのインターフェース側切替手段を備
   えたことを特徴とする請求項８記載の通信システム。
10. 【請求項１０】 上記非接触ＩＣカードインターフェー
    ス装置の上記インターフェース側切替手段が、上記電磁
    波信号通信手段から上記非接触ＩＣカードへ送信するた
    めの上記電磁波信号の周波数を、上記通常モード時と上
    記充電モード時とにおいて切り換えるための周波数切換
    手段であることを特徴とする請求項９記載の通信システ
    ム。
11. 【請求項１１】 上記非接触ＩＣカードが、上記非接触
    ＩＣカードインターフェース装置からアクセスされる通
    常モードと上記非接触ＩＣカードに搭載された２次電池
    を充電するための充電モードとに切り替えるためのカー
    ド側切替手段を備えたことを特徴とする請求項８記載の
    通信システム。
12. 【請求項１２】 上記非接触ＩＣカードの上記カード側
    切替手段が、上記インターフェース装置の上記電磁波信
    号通信手段から受信した上記電磁波信号の周波数を、上
    記通常モード時と上記充電モード時とにおいて切り換え
    るための周波数切換手段であることを特徴とする請求項
    １１記載の通信システム。
13. 【請求項１３】 上記非接触ＩＣカードの上記カード側
    切替手段が、上記ホスト装置から上記非接触ＩＣカード
    インターフェース装置を介して入力される上記非接触Ｉ
    Ｃカードを起動させるための起動信号を上記充電モード
    時において遮断するための遮断手段であることを特徴と
    する請求項１１記載の通信システム。
14. 【請求項１４】 上記非接触ＩＣカードインターフェー
    ス装置が、 上記コネクタと、上記第一の制御手段と、上記第二の制
    御手段と、上記メモリと、上記電磁波信号通信手段とを
    一体化して搭載するための外装を備え、 上記ホスト装置がホスト装置側コネクタを備え、 上記ホスト装置側コネクタの内部に、上記非接触ＩＣカ
    ードインターフェース装置の上記外装を挿入装着するた
    めのインターフェース装置装着部が設けられ、 上記ホスト装置側コネクタの外面に、上記非接触ＩＣカ
    ードインターフェース装置に対し略々平行になるよう
    に、上記非接触ＩＣカードが密着固定されるための非接
    触ＩＣカード搭載部を設けたことを特徴とする請求項８
    〜１３いずれか記載の通信システム。
15. 【請求項１５】 上記非接触ＩＣカードインターフェー
    ス装置の上記メモリが所定のバイト単位の複数のブロッ
    クに分割され、 上記非接触ＩＣカードの上記メモリが、上記非接触ＩＣ
    カードインターフェース装置の上記メモリより大きいメ
    モリ容量を有し、上記非接触ＩＣカードインターフェー
    ス装置の上記メモリの上記ブロックと同じバイト単位の
    複数のブロックに分割され、 上記非接触ＩＣカードインターフェース装置の上記メモ
    リと上記非接触ＩＣカードの上記メモリとの間におい
    て、上記ブロック毎にデータ転送を行い、 上記非接触ＩＣカードインターフェース装置が、上記非
    接触ＩＣカードの上記メモリから上記非接触ＩＣカード
    インターフェース装置の上記メモリへ転送された上記ブ
    ロックのアドレスを格納するためのＴＡＧメモリを備え
    たことを特徴とする請求項８記載の通信システム。