JPH0726747Y2 - マイクロコンピユータのリセツト回路 - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、たとえば車載用のマイクロコンピユータシス
テムなどにおいて、好適に実施されるマイクロコンピユ
ータのリセツト回路に関する。

従来の技術 或る提案された技術は、第３図に示されている。車載用
のマイクロコンピユータ１は、自動車に搭載される各種
のセンサからの出力に応答して、たとえば定速走行制御
およびアンチスキツド制御に必要な各種の演算処理を行
う。このようなマイクロコンピユータ１には、電源入力
端子1a、リセツト入力端子1b、短パルス出力端子1cが設
けられている。

マイクロコンピユータ１は、電源入力端子1aから与えら
れる電力によつて付勢され、その演算処理が正常に行わ
れている期間には、短パルス出力端子1cに短パルスを出
力する。また電源投入時においては、リセツト入力端子
1bにリセツト信号が入力されることによつてリセツトさ
れ、このリセツト状態の解除の後にその内部における演
算処理が開始される。

マイクロコンピユータ１は、或る一定時間を超える期間
に亘つて、リセツト信号がリセツト入力端子1bに与えら
れることによつてリセツトされる。

マイクロコンピユータ１の電源入力端子1aには、自動車
に搭載されるバツテリの電圧を変換して出力する電源２
から、イグニシヨンキースイツチに連動するスイツチ
３、ライン４を介して電源電圧Vccが与えられている。
マイクロコンピユータ１が、その短パルス出力端子1cに
導出する短パルス信号WDTは、コンデンサC1を介してラ
イン５からコンパレータ６の非反転入力端子およびコン
パレータ７の反転入力端子に共通に与えられる。ライン
５には、ライン４から抵抗R1を介して電源電圧Vccが与
えられており、このライン５はまた、抵抗R2を介して接
地されている。

コンパレータ６の反転入力端子には、基準レベルV1が、
またコンパレータ７の非反転入力端子には、基準レベル
V2がそれぞれ与えられている。各コンパレータ6,7で
は、ライン５から入力される信号をそれぞれ基準レベル
V1,V2でレベル弁別して、ライン５に導出される信号の
レベルが基準レベルV1以上である場合にはコンパレータ
６から、基準レベルV2未満である場合にはコンパレータ
７からそれぞれハイレベルの信号が導出される。コンパ
レータ6,7の出力は、それぞれORゲート８の入力端子8a,
8bに与えられている。

マイクロコンピユータ１から、その短パルス出力端子1c
に短パルスが導出されるとき、ライン５には、コンデン
サC1および抵抗R2を含んで構成される微分回路の働きに
よつて、短パルス信号WDTのいわば微分出力である信号W
DT1が導出される。このような信号WDT1がコンパレータ
6,7でそれぞれレベル弁別されることによつて、ORゲー
ト８からは短パルス信号WDTの立上がりおよび立下がり
に同期して、一定期間ハイレベルとなる信号WDT2が出力
される。この信号WDT2は、ANDゲート９の一方の入力端
子9aに与えられている。

このANDゲート９の他方の入力端子9bには、ライン４か
ら電源電圧Vccがその非反転入力端子に与えられ、後述
するような性質を有するコンパレータ10の出力が、ライ
ン11,12を介して与えられている。コンパレータ10は、
２種類の基準レベルVR1,VR2（VR1＞VR2）で電源電圧Vcc
をレベル弁別する。すなわち、電源電圧Vccの上昇時に
は基準レベルVR1が弁別レベルとされ、下降時には基準
レベルVR2が弁別レベルとされるようなヒステリシスを
有している。前記基準レベルVR1は、たとえば電源電圧V
ccの定格電圧（たとえば5V）の0.95倍とされ、基準レベ
ルVR2は前記定格電圧の0.90倍とされる。

このようなコンパレータ10の出力は、ライン11から前述
のANDゲート９に与えられるとともに、PNP形のトランジ
スタTr1のベース、およびその出力がマイクロコンピユ
ータ１のリセツト入力端子1bに与えられるANDゲート13
の一方の入力端子13aに与えられている。

トランジスタTr1のエミツタには、電源電圧Vccが与えら
れており、そのコレクタは抵抗R3,R4およびダーリント
ン接続されるNPN形のトランジスタTr2,Tr3を介して接地
されている。前記ANDゲート９の出力は、このトランジ
スタTr2のベースに与えられている。

抵抗R3,R4が接続される接続点14に現れる電位は、ライ
ン15を介して後述するコンパレータ16の反転入力端子に
与えられている。ライン15はまた、コンデンサC2および
抵抗R5を介してライン４に接続されている。前記コンデ
ンサC2に蓄積される電荷は、ライン４とライン15との間
に接続される定電流源17を介して放電される。またライ
ン15は、定電流源18およびNPN形のトランジスタTr4を介
して接地されている。

トランジスタTr4のベースには、反転回路19を介して、
前記コンパレータ16の出力が与えられている。コンパレ
ータ16は、２つの基準レベルVI1,VI2（VI1＞VI2）で、
ライン15から入力される信号をレベル弁別し、この信号
の上昇時には基準レベルVI1を弁別レベルとし、下降時
には基準レベルVI2を弁別レベルとするようなヒステリ
シスを有している。このようなコンパレータ16の出力
は、前述のようにトランジスタTr4のベースに反転され
て与えられるとともに、ANDゲート13の入力端子13bにも
与えられている。このANDゲート13の出力は、リセツト
信号INITとしてマイクロコンピユータ１のリセツト入力
端子1bに与えられる。

第４図は、第３図に示される構成の動作を説明するため
のタイミングチヤートである。第４図（１）はスイツチ
３の状態を示しており、第４図（２）は電源電圧Vccの
変動を示しており、第４図（３）は抵抗R5がライン15に
接続される接続点20における電位E1の変化を示してお
り、第４図（４）はANDゲート13から出力されるリセツ
ト信号INITを示しており、第４図（５）はマイクロコン
ピユータ１の短パルス出力端子1cに導出される短パルス
信号WDTを示しており、第４図（６）はライン５に導出
される信号WDT1を示しており、第４図（７）はORゲート
８から出力される信号WDT2を示している。第４図（２）
においては基準レベルVR1,VR2が同時に示されており、
また第４図（３）では基準レベルVI1,VI2が同時に示さ
れている。さらに、第４図（６）には基準レベルV1,V2
が同時に示されている。

時刻t1において、スイツチ３が導通されると電源電圧Vc
cが立上がり、これによつてマイクロコンピユータ１は
電力付勢されてその演算処理を行うことができるように
なる。このとき電位E1は、これに追随してレベルe0に立
上がる。この後、コンデンサC2から抵抗R5、定電流源1
8、およびトランジスタTr4を介して電流が流れ、これに
よつてコンデンサC2は充電されてゆき、電位E1は徐々に
低下していく。時刻T1からの比較的短い期間において
は、電位E1は基準レベルV12よりも高く、したがつてこ
の期間にはトランジスタTr4のベースにはハイレベルの
信号が与えられており、該トランジスタTr4は導通して
いる。

時刻t2において、電位E1が基準レベルVI2まで下降する
とコンパレータ16の出力はハイレベルとなる。コンパレ
ータ10の出力はハイレベルとなつているため、このとき
リセツト信号INITはハイレベルに立上がる。したがつて
時刻t2からの期間には、マイクロコンピユータ１は演算
処理を行うことができる。すなわち時刻t1〜t2の期間W1
には、マイクロコンピユータ１は初期状態に保たれてい
る。

このようにして電源投入時には、マイクロコンピユータ
１のリセツト入力端子1bに、電源電圧Vccの立上がりか
ら時刻t1〜t2の期間W1だけ遅延された後にハイレベルの
信号が与えられることによつて、マイクロコンピユータ
１がリセツトされてその後の動作を正常に行うことがで
きるようになる。

コンパレータ16の出力がハイレベルに反転すると、トラ
ンジスタTr4のベースにはローレベルの信号が与えられ
るため、該トランジスタTr4は遮断される。これによつ
て時刻t2からの期間には、定電流源17から抵抗R5を介し
てコンデンサC2に電流が流込み、そのようにしてコンデ
ンサC2が放電されていくことによつて、電位E1は上昇し
ていく。

時刻t2からの期間において、マイクロコンピユータ１が
その演算処理を開始すると、短パルス出力端子1cからは
第４図（５）において参照符P1で示される短パルスが出
力される。短パルス信号WDTの微分出力である信号WDT1
は、第４図（６）に示されるような波形を有しており、
この信号WDT1がコンパレータ6,7によつてレベル弁別さ
れ、さらにORゲート８において論理和がとられることに
よつて第４図（７）で示されるような信号WDT2が得られ
る。すなわち、短パルス信号WDTの立上がりおよび立下
がりに同期して、第４図（７）において参照符P2で示さ
れるパルスがANDゲート９の一方の入力端子9aに入力さ
れる。

ANDゲート９の他方の入力端子9bには、この期間におい
てコンパレータ10からハイレベルの信号が与えられてい
るため、トランジスタTr2のベースには前記参照符P2で
示されるパルスが入力されることになり、このパルスが
入力される度毎にトランジスタTr2が導通し、したがつ
てトランジスタTr3が導通する。トランジスタTr2,Tr3を
ダーリントン接続していることによつて、トランジスタ
Tr3には大きな電流を流すことができるため、コンデン
サC2は速やかに充電され、これによつて接続点20に現れ
る電位E1はレベルe1まで下降する。この後トランジスタ
Tr2に次のパルスが入力されるまでの期間には、コンデ
ンサC2は定電流源17から抵抗R5を介して流れる電流によ
つて放電される。

そのようにして、電位E1は第４図（３）において参照符
１でしめされるような、いわばノコギリ状の変化を示
すことになる。

時刻t3においてANDゲート９からトランジスタTr2のベー
スにパルスが入力された後、予め定められる期間W2に亘
つて短パルス信号WDTが変化しないとき、コンデンサC2
が定電流源17から抵抗R5を介する電流によつて放電され
ることによつて、電位E1は基準レベルVI1に達する。こ
れによつて、コンパレータ16の出力がローレベルに反転
するため、リセツト信号INITはローレベルに反転する。
この時刻t4においてはしたがつて、トランジスタTr4は
そのベースにハイレベルの信号が与えられて導通する。
これによつて時刻t4からの期間には、コンデンサC2から
抵抗R5および定電流源18などを介して電流が流れ、該コ
ンデンサC2が充電されていくため、電位E1は下降してい
く。そのようにして時刻t4から期間W3だけ経過した後の
時刻t5には、電位E1は基準レベルVI2まで下降する。こ
の期間W3の長さは、抵抗R5および定電流源18に流れる電
流などによつて予め定めることができる。

時刻t5に電位E1が基準レベルVI2に達することによつ
て、コンパレータ16の出力はハイレベルに反転し、した
がつて信号INITはハイレベルに反転し、トランジスタTr
4はそのベースにローレベルの信号が与えられて遮断さ
れる。

このようにして、期間W2においてマイクロコンピユータ
１の暴走状態が検出され、期間W3においてマイクロコン
ピユータ１のリセツト入力端子1bに、この期間W3に亘つ
てローレベルとなるリセツト信号が与えられることによ
り、マイクロコンピユータ１はリセツトされる。この後
時刻t5からの期間には、マイクロコンピユータ１は正常
な演算処理を行うことができる。

時刻t6において、マイクロコンピユータ１がその短パル
ス出力端子1cに、第４図（５）において参照符P3で示さ
れる短パルスを出力すると、その立上がりに同期してト
ランジスタTr2のベースには、第４図（７）において参
照符P4で示されるパルスが入力されるため、接続点20の
電位E1がレベルe1に立下がる。これによつて時刻t6から
の期間には、電位E1は前述の参照符１で示される変化
と同様な変化を示す。

時刻t7からの期間に電源電圧Vccが変動して下降し、時
刻t8においてコンパレータ10における基準レベルVR1を
下回り、さらに時刻t17までの間基準レベルVR2を下回つ
て変動して、時刻t9に定格の電圧レベルに回復する場合
を想定する。このとき時刻t7〜t8の期間において、リセ
ツト信号INITは電源電圧Vccの変動に追随して参照符l2
で示されるように変化する。

時刻t8においては、コンパレータ10の出力がハイレベル
からローレベルに反転するため、ANDゲート９の入力端
子9bにローレベルの信号が与えられて、これ以降の期間
にはトランジスタTr2のベースへ前述の参照符P2,P4など
によつて示されるようなパルスが入力されない。また、
ライン11にローレベルの信号が導出されることによつて
トランジスタTr1が導通するため、コンデンサC2には抵
抗R3,R5を介して電流が流込み、該コンデンサC2は速や
かに放電される。これによつて、電位E1は参照符l3で示
されるように大きく立上がる。またこのとき、ANDゲー
ト13の入力端子13aにローレベルの信号が与えられるこ
とによつて、リセツト信号INITはローレベルに立下が
る。

時刻t17において、電源電圧Vccが基準レベルVR1に達す
ると、コンパレータ10の出力はハイレベルとなり、トラ
ンジスタTr1が遮断される。したがつて時刻t17からの期
間には、コンデンサC2は抵抗R5、定電流源18およびトラ
ンジスタTr4を介して電流が流れることによつて充電さ
れていき、これによつて電位E1は徐々に低下して、期間
W1と同様な長さを有する期間W1aの後の時刻t10におい
て、基準レベルVI2に達する。これによつてコンパレー
タ16の出力がハイレベルに反転し、またコンパレータ10
の出力は時刻t17においてハイレベルに反転しているた
め、リセツト信号INITは時刻t10においてハイレベルに
反転する。時刻t10からの期間には時刻t2からの期間と
同様な動作が行われる。

時刻t11〜t12の期間において、電源電圧Vccが基準レベ
ルVR2を下回らない範囲で変化する場合には、リセツト
信号INITがこれに追随して変化するけれども、このよう
な電源電圧Vccの変動に対してはマイクロコンピユータ
１が正常な動作を行うことができるため、そのリセツト
入力端子1bにローレベルの信号、すなわちリセツト信号
が与えられることはない。換言すれば、基準レベルVR2
はマイクロコンピユータ１が動作することができる電源
電圧レベルの下限値に対応して予め定められている。

考案が解決しようとする課題 時刻t13からの期間に電源電圧Vccが緩やかに下降してい
き、時刻t14において急峻に上昇して定格の電圧レベル
に回復する場合を想定する。ただし、時刻t13〜t14にお
いて、電源電圧Vccは基準レベルVR2を下回らないものと
する。時刻t14における電源電圧Vccの参照符l4で示され
る変化によつて電位E1は、参照符l5で示されるように立
上がる。すなわち、コンデンサC2の充放電の時定数に対
して充分に速い電源電圧Vccの変化に対して、電位E1は
追随して変動する。

時刻t14からの期間に、さらに定電流源17から抵抗R5を
介して流れる電流によつてコンデンサC2が放電されてゆ
き、時刻t15において電位E1が基準レベルVI1に達する
（ただし、時刻t14〜t15の期間に信号WDTが変化しない
場合を想定している）と、これによつて、コンパレータ
16の出力がローレベルとなるため、リセツト信号INITは
立上がり、この後電位E1が下降して基準レベルV12に達
するまでの期間W4に亘つてローレベルに保たれる。これ
によつて、マイクロコンピユータ１はこの期間W4におい
てリセツトされ、時刻t16からの期間に再びその演算処
理を開始する。

時刻t13〜t14の期間には、前述のように電源電圧Vccは
基準レベルVR2を下回らないため、マイクロコンピユー
タ１はその正常な動作を継続することができる。しかし
ながらこの先行技術では、期間W4においてリセツト信号
INITがローレベルとなるため、マイクロコンピユータ１
はリセツトされてしまう。

本考案の目的は、電源電圧の急激な変化に対しても誤動
作を行わないようにしたマイクロコンピユータのリセツ
ト回路を提供することである。

課題を解決するための手段 本考案は、リセツト入力端子31bに一方レベルのリセツ
ト信号が入力されることによつて初期化処理を行い、リ
セツト後に動作を開始すると、短パルス出力端子31cか
ら一定周期の短パルスWDTを導出するマイクロコンピユ
ータ31と、 マイクロコンピユータ31に電力を供給する直流電源32
と、 直流電源32の電圧が上昇時には第１基準レベルVR1を弁
別レベルとし、下降時には第１基準レベルVR1未満の第
２基準レベルVR2を弁別レベルとするヒステリシス特性
を有する第１コンパレータ40と、 直流電源32の一方端の出力ライン34に接続され、その出
力ライン34の電圧が第２基準レベルVR2よりも僅かに低
い予め定める電圧レベルv0以下であるときには、その出
力ライン34の電圧に追随し、その予め定める電圧レベル
v0を超えているときには、一定の基準電圧V0を定電圧発
生する基準電圧発生回路47と、 基準電圧発生回路47の出力に一端が接続される第１コン
デンサC12と、 第１コンデンサC12の他端に、一端が接続される第１抵
抗R15と、 直流電源32の出力ライン34と第１抵抗R15の他端との間
に接続され、第１コンデンサC12を放電する第１定電流
源17と、 第１抵抗R15の前記他端の電圧の上昇時には第３基準レ
ベルVI1を弁別レベルとし、下降時には第４基準レベルV
I2を弁別レベルとするヒステリシス特性を有する第２コ
ンパレータ46と、 直流電源32の他方端と第１抵抗R15の前記他端との間に
接続され、第１コンデンサC12を充電する第２定電流源1
8と、 直流電源32の出力ライン34と第１抵抗R15の前記他端と
の間に接続され、第１コンパレータ40の出力に応答し、
直流電源32の電圧が上昇時に第１基準レベルVR1未満ま
たは下降時に第２基準レベルVR2未満である第１状態の
とき遮断し、上昇時に第１基準レベルVR1以上または下
降時に第２基準レベルVR2以上である第２状態のとき導
通する第１スイツチング素子Q1と、 第１スイツチング素子Q1に直列に接続される第２抵抗R1
3と、 直流電源32の前記他方端と第１抵抗R15の前記他端との
間に接続され、第１コンパレータ40の出力と、短パルス
WDTとに応答し、前記第１状態のとき短パルスWDTのたび
毎に導通して第１コンデンサC12を充電し、前記第２状
態のとき遮断したままとなる第２スイツチング素子39,Q
2,Q3と、 第２定電流源18に直列に接続され、第２コンパレータ46
の出力に応答し、第１抵抗R15の前記他端の電圧が上昇
時に第３基準レベルVR1未満または下降時に第４基準レ
ベルVR2未満である第３状態のとき遮断し、上昇時に第
３基準レベルVR1以上または下降時に第４基準レベルVR2
以上である第４状態のとき導通する第３スイツチング素
子50,Q4と、 第１および第２コンパレータ40,46の出力に応答し、第
１状態かつ第４状態のとき、リセツト信号を発生してマ
イクロコンピユータ31に与える論理回路43とを含むこと
を特徴とするマイクロコンピユータのリセツト回路。

作用 本考案に従えば、直流電源32の出力ライン34における電
圧が第１コンパレータ40の第２基準レベルVR2よりも僅
かに低い予め定める電圧レベルv0以下では、その出力ラ
イン34の電圧に追随するけれども、その電圧レベルv0を
超える電圧では、定電圧を、第１コンデンサC12と第１
抵抗R15とから成る時定数回路に与えて一定の保つ。し
たがつて直流電源32の出力ライン34における電圧が、た
とえば第２基準レベルVR2以上であつて、第１コンデン
サC12と第１抵抗R15との時定数よりも短い期間で急激に
変化しても、この基準電圧発生回路47の働きによつて、
その時定数回路には一定の電圧が与えられたままに保た
れ、したがつて誤動作が生じることはない。

実施例 第１図は、本考案の一実施例の基本的な構成を示す電気
回路図である。マイクロコンピユータ31は、たとえば自
動車に搭載され、各種センサの出力に基づいて、たとえ
ば自動車の定速走行制御ならびにアンチスキツド制御な
どに必要な演算処理を行つている。マイクロコンピユー
タ31には電源入力端子31aが設けられており、該電源入
力端子31aに与えられる電力によつて付勢されて演算処
理が行われる。

前記マイクロコンピユータ31にはまた、リセツト入力端
子31bが設けられている。マイクロコンピユータ31で
は、このリセツト入力端子31bに或る一定期間を超えて
ローレベルとなるリセツト信号が入力されることによつ
て、その内部で初期化処理が行われる。

リセツト入力端子31bにリセツト信号が与えられて、マ
イクロコンピユータ31が動作を開始すると、該マイクロ
コンピユータ31はその短パルス出力端子31cに短パルス
を導出する。このような短パルスは、リセツト入力端子
31bにローレベルの信号を与えられている期間であつ
て、したがつてマイクロコンピユータ31が演算処理を行
つていない期間、およびマイクロコンピユータ31が暴走
などの異常動作を行つている期間には出力されない。

このようなマイクロコンピユータ31には、自動車に搭載
されるバツテリの電圧を変換して出力する電源32から、
イグニシヨンキースイツチに連動するスイツチ33および
ライン34を介して電源電圧Vccが与えられている。マイ
クロコンピユータ31からその短パルス出力端子31cに導
出される短パルス信号WDTは、コンデンサC11を介してラ
イン35に信号WDT1として導出され、この信号WDT1はコン
パレータ36の非反転入力端子およびコンパレータ37の反
転入力端子に共通に与えられる。ライン35には、ライン
34から抵抗R11を介して電源電圧Vccが与えられており、
またこのライン35は抵抗R12を介して接地されている。
このようにして、コンデンサC11および抵抗R12などを含
んで微分回路が構成されており、信号WDT1はいわば短パ
ルス信号WDTの微分出力となる。

コンパレータ36の反転入力端子には基準レベルV1が、コ
ンパレータ37の非反転入力端子には基準レベルV2がそれ
ぞれ与えられており、各コンパレータ36,37ではこの基
準レベルV1,V2で信号WDT1をレベル弁別して、それぞれ
の非反転入力端子に与えられる信号レベルが、反転入力
端子に与えられる信号レベル以上となる場合に、それぞ
れの出力端子36a,37aにハイレベルの信号を導出する。

出力端子36a,37aは、それぞれORゲート38の入力端子38
a,38bに接続されている。このORゲート38が出力する信
号WDT2は、ANDゲート39の一方の入力端子39aに与えられ
る。

ANDゲート39の他方の入力端子39bには、電源電圧Vccが
ライン34からその非反転入力端子に入力される検出手段
であるコンパレータ40の出力がライン41,42を介して与
えられている。コンパレータ40は、非反転入力端子に与
えられる電源電圧Vccを２種類の基準レベルVR1,VR2（VR
1＞VR2）でレベル弁別する。すなわちこのコンパレータ
40は、電源電圧Vccの上昇時においては、基準レベルVR1
を弁別レベルとし、下降時においては基準レベルVR2を
弁別レベルとして、ライン41にハイレベルまたはローレ
ベルの信号を導出するようなヒステリシスを有してい
る。前記基準レベルVR1は、たとえば電源電圧Vccの定格
電圧（たとえば5V）の0.95倍とされ、基準レベルVR2は
前記定格電圧の0.90倍とされる。

コンパレータ40の出力は、前述のANDゲート39に与えら
れるとともに、ライン41からPNP形のトランジスタQ1の
ベース、およびその出力端子が、マイクロコンピユータ
31のリセツト入力端子31bに接続されるANDゲート43の一
方の入力端子43aにも与えられる。

トランジスタQ1において、そのエミツタにはライン34か
ら電源電圧Vccが与えられており、そのコレクタは抵抗R
13,R14およびダーリントン接続されるNPN形のトランジ
スタQ2,Q3を介して接地されている。このトランジスタQ
2のベースには、前述のADNゲート39の出力が入力され
る。

抵抗R13,R14を接続する接続点44の電位は、ライン45を
介してコンパレータ46の反転入力端子に与えられる。ラ
イン45は、抵抗R15および蓄電手段であるコンデンサC12
を介して基準電圧V0を発生する定電圧発生手段である基
準電圧発生回路47に接続されている。この基準電圧発生
回路47には、ライン34から電源電圧Vccが与えられてい
る。ライン45,34は、定電流源48を介して接続されてお
り、またライン45は定電流源49およびNPN形のトランジ
スタQ4を介して接地されている。

コンパレータ46は、ライン45からその反転入力端子に与
えられる信号を２種類の基準レベルVI1,VI2（VI1＞VI
2）でレベル弁別する。すなわち、反転入力端子に入力
される信号の上昇時には基準レベルVI1を弁別レベルと
し、下降時には基準レベルVI2を弁別レベルとするよう
なヒステリシスを有している。このようなコンパレータ
46の出力は、ANDゲート43の入力端子43bに与えられると
ともに、反転回路50を介してトランジスタQ4のベースに
も与えられる。

ANDゲート43の出力は、リセツト信号INITとしてマイク
ロコンピユータ31のリセツト信号入力端子31bに入力さ
れ、このリセツト信号INITが或る一定期間以上に亘つて
ローレベルとなることによつて、マイクロコンピユータ
31がリセツトされる。前記コンパレータ46およびANDゲ
ート43などを含んでリセツト信号発生手段が構成されて
いる。

第２図は、本実施例の動作を説明するためのタイミング
チヤートである。第２図（１）はスイツチ33の状態を示
しており、第２図（２）は電源電圧Vccの変動を示して
おり、第２図（３）は基準電圧発生回路47が発生する基
準電圧V0の変化を示しており、第２図（４）は抵抗R15
がライン45に接続される接続点51における電位E1の変化
を示しており、第２図（５）はリセツト信号INITを示
し、第２図（６）は短パルス信号WDTを示し、第２図
（７）はライン35に導出される信号WDT1を示しており、
第２図（８）はORゲート38からANDゲート39に与えられ
る信号WDT2を示している。また、第２図（２）において
コンパレータ40における基準レベルVR1,VR2が同時に示
されており、第２図（４）においてはコンパレータ46に
おける基準レベルVI1,VI2が同時に示され、さらに第２
図（７）ではコンパレータ36,37にそれぞれ与えられる
基準レベルV1,V2が同時に示されている。

時刻t21において、スイツチ33が導通されるとライン34
に導出される電源電圧Vccが立上がり、基準電圧V0はこ
れに追随して立上がる。またこのとき電位E1はコンデン
サC12および抵抗R15を介して急峻にはレベルe0に立上が
る。時刻t21からの期間には、電源電圧Vccが定格の電圧
となるため、コンパレータ40の出力はハイレベルとな
り、したがつてトランジスタQ1は遮断されている。

接続点51の電位E1は、時刻t21においてレベルe0に立上
がつた後、抵抗R15、定電流源49およびトランジスタQ4
を介して電流が流れることによつて、コンデンサC12が
充電されていくことにより徐々に低下していく。時刻t2
1からの期間では、電位E1が基準レベルVI2よりも高いた
めにコンパレータ46の出力はローレベルとなつており、
したがつてリセツト信号INITはローレベルとなつてい
る。またトランジスタQ4のベースには、反転回転50を介
してハイレベルの信号が入力されている。

時刻t22において、電位E1が基準レベルVI2まで下降する
と、コンパレータ46の出力はハイレベルに反転する。こ
れによつて、リセツト信号INITはローレベルからハイレ
ベルに反転し、トランジスタQ4のベースにはローレベル
の信号が与えられて、該トランジスタQ4が遮断される。
したがつて時刻t22からの期間には、コンデンサC12は定
電流源48から抵抗R15を介して流込む電流によつて放電
されていき、電位E1は上昇していく。

時刻t22においてリセツト信号INITがハイレベルとなる
と、マイクロコンピユータ31はその演算処理を開始す
る。すなわち、時刻t21において電源電圧Vccが立上がる
と、マイクロコンピユータ31は動作を行うことができる
けれども、時刻t21〜t22の期間W11において、ローレベ
ルの信号がリセツト入力端子31bに与えられることによ
つて、その内部で初期化処理が終了する。

時刻t22からの期間にマイクロコンピユータ31が演算処
理を開始すると、短パルス出力端子31cからは第２図
（６）において参照符P11で示される短パルスが導出さ
れる。この微分出力となる信号WDT1は、したがつて第２
図（７）のような変化を示し、この信号WDT1がコンパレ
ータ36,37でレベル弁別され、その論理和出力がORゲー
ト38から出力されることによつて、第２図（８）におい
て参照符P12で示されるパルスがANDゲート39の入力端子
39aに与えられることになる。

時刻t22からの期間には、コンパレータ40の出力はハイ
レベルとなつているため、前述の参照符P12で示される
パルスはトランジスタQ2のベースに入力される。トラン
ジスタQ2,Q3は、前述のようにダーリントン接続されて
いるため、トランジスタQ2にハイレベルの信号が与えら
れるとき、大きな電流をトランジスタQ3に流すことがで
きる。したがつて、トランジスタQ2のベースにパルスが
入力される度毎に、コンデンサC12から抵抗R15,R14およ
びトランジスタQ3を介して電流が流れることによつて、
コンデンサC12は速やかに充電され、これによつて電位E
1はレベルe1まで下降する。このようにして、マイクロ
コンピユータ31から短パルスが導出されている期間に
は、電位E1は第２図（４）において参照符11で示され
るようなノコギリ状の変化を示す。

時刻t23において、短パルス信号WDTが立下がつた後、予
め定められる期間W12に亘つて反転しないとき、電位E1
は徐々に上昇して基準レベルVI1に達する。すなわち時
刻t23からの期間には、コンデンサC12は定電流源48から
抵抗R15を介して流れ込む電流によつて放電され、これ
によつて電位E1は定電流源48に流れる電流および抵抗R1
5の抵抗値などによつて定まる長さの期間W12の後に、基
準レベルVI1に達することになる。

時刻t23から期間W12だけ経過した後の時刻t24において
は、コンパレータ46の出力はハイレベルからローレベル
に反転する。このときトランジスタQ4のベースには、ハ
イレベルの信号が与えられるため、コンデンサC12は抵
抗R15から定電流源49およびトランジスタQ4を介して流
れる電流によつて充電される。これによつて電位E1は徐
々に下降していき、時刻t24から期間W13の後の時刻t25
において基準レベルVI2に達する。したがつてコンパレ
ータ46の出力は、この期間W13に亘つてローレベルに保
たれるため、この期間においてはリセツト信号INITもま
たローレベルとなる。

マイクロコンピユータ31から前記予め定められる期間W1
2に亘つて短パルスが出力されないときには、マイクロ
コンピユータ31は暴走状態であり、したがつてその場合
にはそのリセツト信号31bに予め定められる期間に亘つ
てローレベルとなるリセツト信号が与えられなければな
らない。そのようなリセツト信号は、したがつて前述の
期間W13においてリセツト入力端子31bに入力される。

時刻t25からの期間にマイクロコンピユータ31が演算処
理を再び開始すると、時刻t26には参照符P13で示される
短パルスが短パルス出力端子31cに導出され、これによ
つてトランジスタQ2のベースには参照符P14で示される
パルスが、ANDゲート39を介して与えられるため電位E1
は、レベルe1に立下げる。この後、短パルス信号WDTの
立下がりおよび立下がりによつて電位E1は、参照符11
で示されると同様の変化を示す。

時刻t27において電源電圧Vccが何等かの原因によつて低
下し、時刻t28においてコンパレータ40における基準レ
ベルVR2を割込んで下回り、時刻t31において再び定格の
電圧レベルに回復する場合を想定する。このとき基準電
圧発生回路47は、予め定められるレベルv0（第２図
（２）参照）を電源電圧Vccが下回る時刻t29〜t30の期
間の電源電圧Vccの変化に追随して、参照符12で示さ
れるように変化する。前記予め定められるレベルv0は、
基準レベルVR2よりも僅かに低く選ばれている。

電源電圧Vccが基準レベルVR2未満となる場合には、マイ
クロコンピユータ31は正常に演算処理を継続することが
できない。すなわちこの基準レベルVR2は、マイクロコ
ンピユータ31が動作することができる下限の電圧レベル
に対応している。

時刻t27からの期間に電源電圧Vccが変動するとリセツト
信号INITは、これに追随して参照符13で示されるよう
に変化する。さらに時刻t28において、電源電圧Vccが基
準レベルVR2を下回るときコンパレータ40の出力がロー
レベルとなり、これによつてANDゲート43の入力端子43a
にローレベルの信号が与えられるため、リセツト信号IN
ITはローレベルに反転する。またこのときトランジスタ
Q1が導通し、コンデンサC12には抵抗R13,R15を介して電
流が流込む。これによつて、コンデンサC12は速やかに
放電されるため、電位E1は参照符14で示されるように
立上がる。

時刻t28からの期間には、コンパレータ46はローレベル
の信号を出力するためトランジスタQ4が導通されている
ため、時刻t37において電源電圧Vccが基準レベルVR1に
達してコンパレータ40がハイレベルの信号を出力し、ト
ランジスタQ1が遮断された後は、コンデンサC12から抵
抗R15、定電流源49およびトランジスタQ4を介して電流
が流れ、コンデンサC12は充電されていく。これによつ
て電位E1は時刻t37から期間W1と同様な長さを有する期
間W11aの後の時刻t32において基準レベルVI2まで下降す
る。この後、時刻t32からの期間には、時刻t22からの期
間と同様な動作が行われる。

時刻t33〜t34の期間に、電源電圧Vccが基準レベルVR2を
下回らない範囲で変動する場合には、リセツト信号INIT
は参照符15で示されるように変動するけれども、この
ような電源電圧Vccの変動に対しては、何等影響を受け
ることなく通常の動作が継続される。またこのとき、基
準電圧発生回路47が発生する基準電圧V0は、電源電圧Vc
cの変化に追随しない。

時刻t35からの期間に電源電圧Vccが緩やかに低下してい
き、時刻t36において参照符16で示されるように急峻
に立上がつて定格の電圧レベルに回復する場合を想定す
る。ただし電源電圧Vccは、基準レベルVR2を下回らない
範囲で変動するものとする。この場合に、基準電圧発生
回路47から導出される基準電圧V0は、これに追随するこ
とがないため、コンデンサC12の基準電圧発生回路47と
は反対側の端子に高いレベルの電位が現れることはな
く、電位E1が急峻に立上がるなどの変動を示すことはな
い。したがつて、電源電圧Vccの基準レベルVR2以上の範
囲におけるいかなる変動に対しても、マイクロコンピユ
ータ31のリセツト入力端子31bにローレベルの信号（す
たわちリセツト信号）が与えられることはない。

このようにして、電源電圧Vccのマイクロコンピユータ3
1が動作可能な範囲における変動によらずに、マイクロ
コンピユータ31ではその演算処理を継続して行うことが
できる。また第２図において、時刻t27〜t31の期間のよ
うな電源電圧Vccの変動により、電源電圧Vccが基準レベ
ルVR2を下回つて変動する、いわゆる瞬断の発生に対し
ては、コンパレータ40の出力がローレベルとなつてリセ
ツト信号INITが確実にローレベルとされ、コンデンサC1
2の容量、定電流源49に流れる電流などによつて定まる
期間にわたつてローレベルに保たれる。

以上のように本実施例に従えば、マイクロコンピユータ
31には不必要なリセツト信号が与えられなくなり、信頼
性の高いリセツト回路を実現することができる。

考案の効果 以上のように本考案によれば、電源電圧の、マイクロコ
ンピユータが動作可能な範囲におけるいかなる変動に対
しても、リセツト回路はこれに応答してマイクロコンピ
ユータにリセツト信号を出力することはなく、したがつ
てたとえば電源電圧が急峻に変化する場合においても、
リセツト回路はこれに応答することはない。また電源電
圧が基準電圧を下回る期間には、マイクロコンピユータ
にはリセツト信号が与えられるので、マイクロコンピユ
ータが電源電圧の低下に伴つて不所望な動作状態になる
ときには、このマイクロコンピユータを確実にリセツト
することができる。

特に本考案では、基準電圧発生回路47の働きによつて、
上述のように、直流電源32の出力ライン34からの電圧が
急峻に変化しても、第１コンデンサC12および第１抵抗R
15から成る時定数回路に与えられる電圧は一定に保た
れ、したがつて前述のように誤動作が生じることはな
い。

【図面の簡単な説明】

第１図は本考案の一実施例の基本的な構成を示す電気回
路図、第２図はその動作を説明するためのタイミングチ
ヤート、第３図は典型的な先行技術の基本的な構成を示
す電気回路図、第４図は第３図に示される先行技術の動
作を説明するためのタイミングチヤートである。 31……マイクロコンピユータ、32……電源、36,37,40,4
6……コンパレータ、38……ORゲート、39,43……ANDゲ
ート、47……基準電圧発生回路、Q1,Q2,Q3,Q4……トラ
ンジスタ、C11,C12……コンデンサ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】リセツト入力端子31bに一方レベルのリセ
   ツト信号が入力されることによつて初期化処理を行い、
   リセツト後に動作を開始すると、短パルス出力端子31c
   から一定周期の短パルスWDTを導出するマイクロコンピ
   ユータ31と、 マイクロコンピユータ31に電力を供給する直流電源32
   と、 直流電源32の電圧が上昇時には第１基準レベルVR1を弁
   別レベルとし、下降時には第１基準レベルVR1未満の第
   ２基準レベルVR2を弁別レベルとするヒステリシス特性
   を有する第１コンパレータ40と、 直流電源32の一方端の出力ライン34に接続され、その出
   力ライン34の電圧が第２基準レベルVR2よりも僅かに低
   い予め定める電圧レベルv0以下であるときには、その出
   力ライン34の電圧に追随し、その予め定める電圧レベル
   v0を超えているときには、一定の基準電圧V0を定電圧発
   生する基準電圧発生回路47と、 基準電圧発生回路47の出力に一端が接続される第１コン
   デンサC12と、 第１コンデンサC12の他端に、一端が接続される第１抵
   抗R15と、 直流電源32の出力ライン34と第１抵抗R15の他端との間
   に接続され、第１コンデンサC12を放電する第１定電流
   源17と、 第１抵抗R15の前記他端の電圧の上昇時には第３基準レ
   ベルVI1を弁別レベルとし、下降時には第４基準レベルV
   I2を弁別レベルとするヒステリシス特性を有する第２コ
   ンパレータ46と、 直流電源32の他方端と第１抵抗R15の前記他端との間に
   接続され、第１コンデンサC12を充電する第２定電流源1
   8と、 直流電源32の出力ライン34と第１抵抗R15の前記他端と
   の間に接続され、第１コンパレータ40の出力に応答し、
   直流電源32の電圧が上昇時に第１基準レベルVR1未満ま
   たは下降時に第２基準レベルVR2未満である第１状態の
   とき遮断し、上昇時に第１基準レベルVR1以上または下
   降時に第２基準レベルVR2以上である第２状態のとき導
   通する第１スイツチング素子Q1と、 第１スイツチング素子Q1に直列に接続される第２抵抗R1
   3と、 直流電源32の前記他方端と第１抵抗R15の前記他端との
   間に接続され、第１コンパレータ40の出力と、短パルス
   WDTとに応答し、前記第１状態のとき短パルスWDTのたび
   毎に導通して第１コンデンサC12を充電し、前記第２状
   態のとき遮断したままとなる第２スイツチング素子39,Q
   2,Q3と、 第２定電流源18に直列に接続され、第２コンパレータ46
   の出力に応答し、第１抵抗R15の前記他端の電圧が上昇
   時に第３基準レベルVR1未満または下降時に第４基準レ
   ベルVR2未満である第３状態のとき遮断し、上昇時に第
   ３基準レベルVR1以上または下降時に第４基準レベルVR2
   以上である第４状態のとき導通する第３スイツチング素
   子50,Q4と、 第１および第２コンパレータ40,46の出力に応答し、第
   １状態かつ第４状態のとき、リセツト信号を発生してマ
   イクロコンピユータ31に与える論理回路43とを含むこと
   を特徴とするマイクロコンピユータのリセツト回路。