JPH0724404B2

JPH0724404B2 - デ−タ伝送装置

Info

Publication number: JPH0724404B2
Application number: JP7289887A
Authority: JP
Inventors: 覚鈴木; 圭司和田; 哲郎岸本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-03-26
Filing date: 1987-03-26
Publication date: 1995-03-15
Anticipated expiration: 2010-03-15
Also published as: JPS63238733A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、親器と複数の子器を通信線で結んだベースバ
ンド伝送方式のデータ伝送装置（以下、この種のデータ
伝送装置という）に係り、その親器と交信する子器の特
定に必要な準備を行う手段の改良に関する。

（ロ）従来の技術この種のデータ伝送装置の親器と交信する子器の特定を
行う従来の技術として、この特定のための親器からの様
々なアドレス信号〔アドレスデータ〕を子器で監視しつ
つ、この監視中に自己のアドレス信号であると認識した
子器のみからの親器への返信を行って特定の子器と親器
とのデータリンクを確立することにより、親子間のデー
タ伝送を行うもの〔例えば特公昭59−29999号公報、特
公昭61−2360号公報あるいは朝日新聞社発行「パソコン
データ通信ブロトコル・ハンドブック」（昭和60年３月
１日第１刷発行）P54〜P57などを参照〕が知られてい
る。

（ハ）発明が解決しようとする問題点上記のような従来のものにおいては、親器からの交信要
求のない子器も親器からの伝送信号のすべてを受信し続
けてこれらすべての信号に対して自己のアドレス信号で
あるか否かの判別を行う必要がある。そして、この判別
は、子器のROMなどに書き込まれたプログラムを子器のC
PUが処理することにより行われる。このため、従来のも
のにおいては、子器のCPUによる他のプログラムの処理
〔例えば子器による温度、その他の物理量のデータ収集
の仕事あるいは機械の運転制御の仕事など〕の実行効率
の低下を避け得ない問題点があった。

本発明は、この問題点に鑑み、親器からの交信要求のな
い子器による上記の判別の仕事を大幅に軽減して子器の
仕事の実行効率の低下を少なくし得るこの種のデータ伝
送装置の提供を目的としたものである。

（ニ）問題点を解決するための手段本発明は、上記の問題点を解決する手段として、この種
のデータ伝送装置において、その親器には他の信号と波
長の著しく異なるバースト信号の発生部および伝送され
るバースト信号と他の信号とを切換える信号切替部を形
成し、子器にはバースト信号を受けてCPUへ割り込み信
号を出すバースト信号検知部を形成すると共に、この検
知部の出力信号によりCPUを介して親器と子器とのデー
タリンクを確立する一方で親器から子器へのバースト信
号送出後のアドレス信号に対しての不一致の判別により
前記データリンクを解除するデータリンク切替部を形成
したものである。

（ホ）作用本発明のデータ伝送装置においては、その親器からバー
スト信号が送出されたとき、すべての子器は、そのバー
スト信号検知部とCPUとデータリンク切替部とにより、
先ず親器とのデータリンクの確立の作用を発揮する。そ
して、信号切替部を介して親器からバースト信号以外の
信号すなわち子器へのアドレス信号や制御信号などが送
出されると、すべての子器はバースト信号送出後の他の
信号に対して従来のこの種のデータ伝送装置と同様に自
己のアドレス信号と一致しているか否かの判別を行い、
不一致と判定した子器はそのCPUとデータリンク切替部
とにより親器とのデータリンクの解除作用を発揮する。
これにより、親器からの交信要求のない子器のすべて
が、親器からの再度のバースト信号を検知しない限り親
器との交信を中断することになるので、親器より次々に
送出される信号の内容をプログラム処理しつつ理解した
り実行するなどの仕事から解放される。このため、これ
ら子器の他の仕事の実行効率を向上させることが可能と
なる。

なお、上記の判別の結果、自己のアドレスと一致すると
判定した子器は、従来の装置と同様、親器とのデータリ
ンクを解除せずにこれとの交信を続けることになる。

（ヘ）実施例第１図は本発明の一実施例としてのデータ伝送装置の要
部である伝送制御回路周辺の模式的な構成を示したブロ
ック図であり、第２図は同装置の基本的なシステム構成
概略図である。第２図において、（１）はベースバンド
伝送方式によるデータ伝送装置の親器であり、（２），
（２）…は例えば温度や圧力や流量などの物理量を測定
して記録するデータ収集用端末器としての子器で、これ
ら子器は通信線（３）を介してマルチドロップ形式で親
器（１）と結ばれている。第１図において、親器（１）
と子器（２）とは通信線（３）としての専用２芯線で接
続されている。そして、親器（１）の伝送制御回路周辺
はそのCPUとしてのマイクロコンピュータ（M₁）、バー
スト信号発生回路（B_G）、ゲート（G₁）、送信ドライバ
（D₁）、受信バッファ（B₁）および非同期通信インター
フェース・アダプタ（A₁）などを結線して構成されてい
る。また、子器（２）の伝送制御回路周辺はそのCPUと
してのマイクロコンピュータ（M₂）、非同期通信インタ
ーフェース・アダプタ（A₂）、送信ドライバ（D₂）、受
信バッファ（B₂）、ゲート（G₂）およびバースト信号検
知回路（B_S）などを結線して構成されている。

バースト信号発生回路（B_G）はアドレス信号などのデー
タ信号の波長よりも数十分の１短かい波長の信号（以
下、バースト信号という）を発信するもので、これは例
えばマイクロコンピュータ（M₁）からのクロック信号を
入力してその波長の整数分の１の波長の信号を出力する
分周器などで構成しても良い。ゲート（G₁）はアンド回
路やオア回路などを組合せて構成されている。

また、親器（１）側の送信ドライバ（D₁）と子器（２）
側の受信バッファ（B₂）とはEIA〔米電子工業会〕の標
準規格RS−422平衡型デジタル・インターフェース回路
を構成している。この構成は子器（２）側の送信ドライ
バ（D₂）と親器（１）側の受信バッファ（B₂）とにおい
ても同様である。

バースト信号検知回路（B_S）は親器（１）からのバース
ト信号を受けると子器（２）のマイクロコンピュータ
（M₂）へ割り込み信号を出力するもので、これは例えば
単安定マルチバイブレータとしてのカウンターやフリッ
プフロップなどで構成される。子器（２）のゲート
（G₂）は、バースト信号検知回路（B_S）の割り込み信号
を受けたマイクロコンピュータ（M₂）からの指令により
親器（１）と子器（２）とのデータリンクを確立する機
能と、このデータリンクをマイクロコンピュータ（M₂）
からの別の指令により解除する機能とをもつもので、こ
れは親器（１）側のゲートと同様にアンド回路やオア回
路などを組合せて形成しても良い。また、子器（２）側
のゲートの上記機能を子器（２）の非同期通信インター
フェース・アダプタ（A₂）にもたせることによって、ゲ
ート（G₂）を省略することも可能である。ゲート（G₂）
を省略する場合には、マイクロコンピュータ（M₂）から
の指令により受信割り込みのエネーブル〔許可〕とディ
セーブル〔禁止〕との切替を行う機能も持つ非同期通信
インターフェース・アダプタが使用される。

次に、このように構成された本発明のデータ伝送装置
（以下、本装置という）の動作例について第３図乃至第
６図を参照しつつ説明する。

第３図は本装置の親器の通信動作例を示したフローチャ
ートであり、第４図は親器から子器への送信動作のタイ
ムチャートの一例を示した線図である。第４図におい
て、Pb,Pa,Pdはそれぞれバースト信号、アドレスデータ
信号、子器制御用データなどのデータ信号のタイムチャ
ートを表わし、P_Sはバースト信号の送信からアドレスデ
ータ信号の送信までの間のタイムディレイを表わしてい
る。第５図は本装置の子器の通信動作例を示したフロー
チャートであり、第６図は子器のバースト信号検知回路
の動作例を示したフローチャートである。

親器（１）からバースト信号がそのタイムチャートに沿
って送出されると、バースト信号の最初のパルスを受信
した子器（２）のバースト信号検知回路（B_S）は、次々
にパルスを受信しつつこれがバースト信号であるか否か
の確認動作を行い、バースト信号であることを確認した
後、子器（２）のマイクロコンピュータ（M₂）へ割り込
み信号を出力する。そして、この割り込み信号を入力し
たマイクロコンピュータ（M₂）によりそのROMに書き込
まれているプログラムに従って通信用タスクが起動され
る。一方、バースト信号でないことを検知回路（B_S）が
確認したときには、通信用タスクは起動されない〔第６
図のフローチャート参照〕。

通信用タスクが実行されてマイクロコンピュータ（M₂）
からゲート（G₂）へ信号が出力されると、このゲートを
介して受信バッファ（B₂）と非同期通信インターフェー
ス・アダプタ（A₂）とが通信回線としてつながり、親器
（１）と子器（２）とのデータリンクが確立される。こ
のデータリンクが確立されると、子器（２）は、親器
（１）からタイムチャートに沿って送られてくるアドレ
スデータ信号を受けつつその内容をマイクロコンピュー
タ（M₂）でプログラムに従って解読し、自己のアドレス
と一致するか否かの判断を行う。そして、この判断にお
いて、自己のアドレスと一致しないと判定した場合、そ
の判定信号がマイクロコンピュータ（M₂）からゲート
（G₂）へ出力されることにより、親器（１）と子器
（２）とのデータリンクが解除される〔第５図参照〕。

データリンクの解除された子器（２）は、親器（１）よ
り送られてくるその他のデータ信号を受信しないので、
これら信号の内容を解読するプログラム処理から開放さ
れる。このため、子器（２）は他のプログラム処理、例
えば温度や圧力などの物理量を測定して収集する仕事を
効率良く行うことができる。

一方、上記の判断において、自己のアドレスと一致する
と判定した場合、子器（２）は親器（１）から送られて
くる制御信号などのデータ信号を受信しつつそのコマン
ドを解析して例えば測定データなどの返送データの信号
を親器（１）へ送信する。すなわち、従来の装置と同様
の交信が親器（１）と子器（２）との間で行われるので
ある〔第３図および第５図参照〕。

そして、交信が終了すると、従来の装置と同様にデータ
リンクが解除される。

なお、親器（１）は、バースト信号の送出後、そのマイ
クロコンピュータ（M₁）の指令によりゲート（G₁）を切
換え、アドレスデータ信号やその他のデータ信号を子器
（２）へ送信し、あるいは子器（２）と交信する。そし
て、再び子器（２）を呼び出すときには、マイクロコン
ピュータ（M₁）の指令によりゲート（G₁）をバースト信
号発生回路（B_G）側へ再び切換えて子器（２）へバース
ト信号を送出するのである。

上述のように、本装置においては、いずれの子器
（２），（２）…も、親器（１）から再び送出されてく
るバースト信号を検知しない限りデータリンクを解除し
たまま親器（１）との通信を中断できるので、この親器
より次々に送出される信号の内容をプログラム処理しつ
つ理解したり実行するなどの仕事から開放されるのであ
る。そしてこれら子器（２），（２）…は上記のプログ
ラム処理をしないで済む分だけ他のプログラム処理を多
く実行でき、他の仕事、例えば測定データを収集する仕
事の実行効率の低下を軽減できることになる。

第７図は親子器の通信回路周辺の一具体例を示した回路
構成図である。第７図に示した回路は親器、子器のいず
れにも用い得る構成のものである。第７図の破線で囲ん
だバースト信号切換ゲート、バースト信号検知回路は、
それぞれ、第１図で示した親器（１）のゲート（G₁）、
子器（２）の検知回路（B_S）に相当する。

第７図において、カウンタ１はマイクロコンピュータか
らのクロック信号を入力してその波長の整数分の１の波
長の信号を出力する分周器と同様の機能を持つもので、
これによりバースト信号が発信される。送信ドライバ近
傍の符号1NHは送信ドライバにインヒビット制御をかけ
ていることを表わしている。この制御により、親子器間
の交信において、受信中もしくは受信待ち状態である親
器または子器の送信ドライバがオフ状態に保たれ、信号
線上での交信信号の衝突が回避されるのである。また、
UART、F/Fはそれぞれ非同期通信インターフェース・ア
ダプタ、フリップフロップを表わすものである。そし
て、UARTは第１図に示した子器（２）のゲート（G₂）の
機能も持つものである。

カウンタ２は、単安定マルチバイブレータと同様の機能
を持つもので、その▲▼端子に信号が入力される
とＱ端子からLow信号をオア回路へ発信しつつその回路
からのパルスの数、換言すれば、マイクロコンピュータ
からのクロック信号のパルス数をカウントする一方、カ
ウントしたパルス数が所定値になるとQ₂端子からHigh信
号をオア回路へ発信することによりパルスのカウントを
停止すると同時に上記High信号をF/Fへ出力するもので
ある。このF/Fはディレイフリップフロップ〔Ｄフリッ
プフロップ〕で、その端子にカウンタ２のQ₂端子から入
力されるパルス信号の状態がLowである間そのＤ端子に
入力される信号の状態を保持する一方、Highに変った時
その時点でＤ端子に入力されている信号の状態を反転さ
せて端子からマイクロコンピュータへ割り込み信号を
出力するものである。

第８図はF/Fの入出力信号のタイムチャートの一例を示
したもので、これはF/Fの上記動作の一具体例を表わし
ている。第８図において、上段のものはF/FのＤ端子に
入力される信号〔この信号はカウンタ２の▲▼端
子にも入力されている〕のタイムチャート、中断のもの
はカウンタ２からF/Fに入力される信号のタイムチャー
ト、下段のものはF/Fの端子から出力される信号のタ
イムチャートを表示している。なお、カウンタ２からF/
Fに入力されるLow信号の時間ｔはバースト信号の１周期
の3/4〔言い代えれば、そのパルス幅はバースト信号の
１波長の3/4の長さ〕に設定されている。

F/FのＤ端子にバースト信号が入力された場合、この信
号はカウンタ２の▲▼端子にも入力され、この端
子でのバースト信号のパルスの最初の立ち下がりでカウ
ンタ２のQ₂端子からの出力信号はLowとなり、このカウ
ンタはこれヘオア回路を介してマイクロコンピュータか
ら発信されるクロックパルスの数のカウントを開始す
る。そして、所定数のクロックパルスがカウントされる
と、すなわち、第８図中の時間ｔが経過すると、単安定
マルチバイブレータと同様の機能も有するカウンタ２に
おけるQ₂端子からの出力信号はHighに戻り、この信号を
受けたOR回路の作用でカウンタ２のカウントが停止す
る。かつまた、カウンタ２のQ₂端子からのHigh信号を受
信したF/Fは、High信号の受信時点においてＤ端子に入
力されているバースト信号の状態〔図中のHighの状態〕
をラッチし、それを反転させて端子からマイクロコン
ピュータへ割り込み信号〔図中のLow信号〕を出力す
る。そして、バースト信号がF/FのＤ端子およびカウン
タ２の▲▼端子に入力されている間、F/Fの端
子から出力される割り込み信号の状態は図示のようにLo
wに保持される。これにより、マイクロコンピュータは
親器から送出されて来た信号がバースト信号であること
を確認できるのである。

一方、親器から送出されて来た信号がバースト信号より
も大幅に波長の長いデータ信号である場合、F/FのＱ端
子における信号の状態は図示のようにHighに保持され
る。これにより、信号がバースト信号でないことを確認
できるのである。

なお、バースト信号送出時間、換言すれば、F/Fの端
子における信号のLow状態の保持時間を予め設定してお
けば、バースト信号に類似するノイズを受信した場合に
もこれをバースト信号と誤認する確率は著しく減少す
る。

なお、第７図において、F/Fの端子と接続されている
オア回路はマイクロコンピュータの指令によりF/Fのリ
セットを行うものである。また、このリセットは親子器
への電源投入時にもなされる。

なおまた、第７図のリセット回路は親子器への電源投入
時にこれを初期の状態にリセットするためのものであ
る。

（ト）発明の効果以上のとおり、本発明のデータ伝送装置においては、そ
の親器からの交信要求のなかった子器のすべてが親器か
ら送出されるバースト信号を検知しない限りデータリン
クを解除したまま親器とのの通信を中断するので、これ
ら子器に対して親器より次々送出される信号の内容をプ
ログラム処理しつつ解読したり実行するなどの仕事から
開放するという実用的効果があり、これら子器の他のプ
ログラム処理〔他の仕事〕の実行効率の低下を軽減し得
る効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例としてのデータ伝送装置の要
部である伝送制御回路周辺の模式的な構成を示したブロ
ック図、第２図は同装置の基本的なシステム構成概略
図、第３図は同装置の親器の通信動作例を示したフロー
チャート、第４図は同装置の親器から子器への送信動作
のタイムチャートの一例を示した線図、第５図は同装置
の子器の通信動作例を示したフローチャート、第６図は
同装置における子器のバースト信号検知回路の動作例を
示したフローチャート、第７図は同装置における親器も
しくは子器の通信回路の一具体例を示したブロック図で
あり、第８図は第７図に表示したフリップフロップにお
ける入出力信号のタイムチャートの一例を示した線図で
ある。（１）……親器、（２）……子器、（３）……通信線、
（M₁），（M₂）……マイクロコンピュータ、（B_G）……
バースト信号発生回路、（A₁），（A₂）……非同期通信
インターフェース・アダプタ、（B₁），（B₂）……受信
バッファ、（D₁），（D₂）……送信ドライバ、（G₁），
（G₂）……ゲート、（B_S）……バースト信号検知回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭63−63233（ＪＰ，Ａ) 特開昭63−164549（ＪＰ，Ａ) 特開昭62−143538（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】親器と複数の子器とを通信線で結んだベー
スバンド伝送方式のデータ伝送装置において、その親器
には子器へのアドレス信号や制御信号および子器からの
返送信号などと波長の異なるバースト信号の発生部が形
成されていると共に上記通信線を通じて伝送する信号を
バースト信号とこれ以外の信号とのいずれかに切換える
信号切替部が形成され、子器には、親器からのバースト
信号を検知して子器のCPUへ割り込み信号を出力するバ
ースト信号検知部が形成され、かつ、その出力信号によ
り上記CPUを介して親器と子器とのデータリンクを確立
する一方で親器からのバースト信号送出後の子器へのア
ドレス信号に対する子器側の不一致の判別により上記デ
ータリンクを解除するデータリンク切替部が形成されて
いることを特徴としたデータ伝送装置。