JPH0722573A - 集積回路及びその接続方法 - Google Patents

集積回路及びその接続方法

Info

Publication number
JPH0722573A
JPH0722573A JP5132025A JP13202593A JPH0722573A JP H0722573 A JPH0722573 A JP H0722573A JP 5132025 A JP5132025 A JP 5132025A JP 13202593 A JP13202593 A JP 13202593A JP H0722573 A JPH0722573 A JP H0722573A
Authority
JP
Japan
Prior art keywords
substrate
conductive
lead
resin
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5132025A
Other languages
English (en)
Inventor
Tadashi Hirakawa
董 平川
Robert C Marrs
ロバート・シー・マーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teijin Ltd
Amkor Electronics Inc
Original Assignee
Teijin Ltd
Amkor Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teijin Ltd, Amkor Electronics Inc filed Critical Teijin Ltd
Publication of JPH0722573A publication Critical patent/JPH0722573A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B23K2103/12—Copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/18—Dissimilar materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/52—Ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09754—Connector integrally incorporated in the PCB or in housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Laser Beam Processing (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的は単層または多層板の穴明けに
おいて、高速で高密度を達成し基板を過度に加熱するこ
とのないヴィア形成法を提供することにある。またヴィ
ア形成中に他の品質、信頼性の問題を引き起こすことが
なく、さらに多層基板を含む集積回路パッケージではパ
ッケージ内の電気部品間とこの部品とパッケージのリー
ドとの間で高い配線密度を達成することが可能なヴィア
形成法を提供することにある。 【構成】 第１の表面をもち、かつ誘電層をもつ導電層
と基板内に設けられた複数の導電ヴィアからなる基板
と、各導電ヴィアが導電層の選ばれた導電部分から複数
のリードの１つに延びる導電ヴィアをもつ基板の第１の
表面に取付けられた複数の導電リードと、基板とリード
の内部を封止し、リードの残りの部分を樹脂の外部に露
出したまま残した樹脂封止材とからなる集積回路。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路デバイス、ハイ
ブリッド回路およびマルチチップモジュールに関し、詳
しくは１つの集積回路と他の集積回路、導電部品および
導電リードとの電気的接続に関する。さらに詳しくはこ
の発明はヴィア構造が基板とパッケージのリードを結合
し、または基板内の層間を結合するためヴィアが用いら
れている多層基板を含む電気的デバイスパッケージに関
し、さらにこれらのパッケージを得るための製造法に関
する。
【０００２】
【従来の技術】集積回路は半導体ダイの上に形成され
る。通常、このダイはパッケージに仕上げられる。一般
的には集積回路の外側の部品（すなわち集積回路、トラ
ンジスタ、ダイオードのような能動部品および抵抗体、
キャパシタ、インダクタのような受動部品）への電気的
接続はパッケージから延びる個々のリード（もともとは
リードフレームの一部）によってなされている。このリ
ードはパッケージの中でダイの上の集積回路に電気的に
結合されている。歴史的には、この電気的接続はワイヤ
ーを選ばれたリードの内部とダイの上のボンディングパ
ッドとの間を固定することによってなされてきた。
【０００３】パッケージ内におけるリードと集積回路の
間のこの種の電気的接続は１個の半導体ダイを搭載した
パッケージに用いられてきた。複数の半導体ダイが絶縁
層（回路基板）の上に搭載され、一つのパッケージに仕
上げられるマルチチップ集積回路パッケージの開発は、
さらに多くの技術的アプローチを必要とした。マルチチ
ップ・パッケージにおける集積回路は一般的には絶縁層
の上のトレース（導電性のチップ外の配線路）に結合さ
れている。この結合はワイヤーボンディング，テープオ
ートメイテッドボンディング（ＴＡＢ）あるいはフリッ
プチップにより行われる。電気的接続はさらに回路基板
上のトレースとパッケージのリードを選ばれたリードと
リードフレームの内側のリードとをワイヤーボンディン
グで結合することによりなされる。この方法の例はコム
ストック（Ｃｏｍｓｔｏｃｋ）などの米国特許第４，７
５４，３１７号公報に記載されている。
【０００４】集積回路が複雑になるにつれ性能向上と部
品間の引き回しを容易にするため多層基板が開発され
た。多層基板の個々の層は一般的には誘電層と導電層と
から成る。そのような基板の例はチュウ（Ｃｈｕ）の米
国特許４，９７５，７６１号公報に示されている。付け
加えられた層はトレースの交差を可能にし、このため回
路部品（すなわち集積回路、トランジスタ、ダイオード
のような能動部品や抵抗体、キャパシタ、インダクタの
ような受動部品）がこれらの部品が単一の金属層をもつ
基板に実装されたり個々にパッケージに仕上げられプリ
ント回路板に実装されるよりもはるかに密に配置され相
互に結合される（すなわち回路密度が増加する）。
【０００５】さらに一定の基板面積あたりのリード密度
はリードと基板を銅めっきスルーホール（機械的ドリル
で形成された穴が基板とリードを貫通する）で結合する
ことによって増加した。このような方法の例は勾坂（Ｓ
ａｇｉｓａｋａ）等の米国特許第４，９０８，９３３号
公報に示されている。しかしながら、この方法はさらに
高密度の要求が高まるにつれ実用的でなくなってきた。
ドリルで穴明けする工程では必要な小径と小さな間隔を
得ることができない（穴の径は穴明けすべき材料の厚み
の関数である）。さらに基板の結合すべき側の反対側
は、すべての層を穴が貫通し電気的に結合しているため
回路などに利用することはできない。
【０００６】機械的ドリルはかつて、スルーホールを形
成するのに用いられてきた。Ｓａｇｉｓａｋａの特許と
ヘッス（Ｈｅｓｓ）の米国特許第４，７９８，９３１号
公報は両方ともさらに詳細にこの技術を開示している。
【０００７】しかしながら機械的ドリルによるスルーホ
ールの形成はいくつかの欠点を有する。ある大きさ以下
のスルーホールはスルーホールを形成するために用いら
れるドリルビットの大きさの制約により作ることができ
ない。ビットが小さくなるにつれドリルの過程で折れる
ようになり非常に小さなスルーホールを得ることは事実
上できなくなる。さらにスルーホールの間隔にも制約が
ある。この間隔が小さすぎると、その間にある物質がド
リル工程で与えられる力によって変形する。このためス
ルーホールの密度（したがって電気的結合の密度）は制
約される。１インチ平方の基板でスルーホールが互い違
いに並べられた場合、機械的なドリルではリードの数
（したがってヴィアの数）は通常、約２５６に限られて
いる。
【０００８】さらに機械的ドリルではスルーホールの形
成速度も制約される。スルーホールは一時に１個しかあ
けることができない。ドリルの上下速度を上げることに
よりスルーホールの形成速度を上げようとすれば、ドリ
ルの損傷のようなことが増加する。
【０００９】
【発明が解決しようとする課題】このような問題に対応
するため新しい技術が開発された。この技術はヴィア形
成と呼ばれるものでリードと基板の間を電気的に接続す
るため必要な箇所にヴィアホールを形成するものであ
る。ヴィアはさらに多層板の各層の導電部分を結合する
のに用いられる。ヴィアを形成したのち各ヴィアとスル
ーホールの内部とリードの内側あるいは基板層の導電部
分を結合するため導電物質が沈着される。
【００１０】機械的ドリルで可能な密度より高い密度を
得るためヴィアをレーザーで形成し、さらに小さな間隔
で穴明けしてもよい。炭酸ガスレーザー、Ｎｄ：ＹＡＧ
レーザーのような熱レーザーは無機物の穴明けに使われ
てきた。熱レーザーは加熱することにより物質を貫通で
きるエネルギを放出し、これにより溶融と蒸発をもたら
す。
【００１１】有機物は多層基板の誘電層を形成するのに
好ましい。低コスト、優れた誘電特性、レーザー加工性
が無機物より優れているからである。しかしながら熱レ
ーザーを有機物のヴィア形成に用いると物質の加熱によ
る副作用が生じる。この副作用は誘電体の解重合、炭
化、表面の再流動等を含む。
【００１２】さらに、これまでのレーザーの利用は機械
的ドリルのモデルによって知らぬうちに制約を受け基板
に向けられたレーザービームで一度に１個しか開けられ
ないということになっていた。このやり方は不必要に長
くかかる。レーザーが各ヴィアを穴あけするまでに再配
置が必要であり、また各ヴィアが完全に穴明けされるま
で次の穴明けが始まらないからである。
【００１３】したがって単層または多層板の穴明けには
高速で高密度を達成し基板を過度に加熱しない，またヴ
ィア形成中に他の品質、信頼性の問題を引き起こさない
ヴィア形成法が必要になっている。多層基板を含む集積
回路パッケージでは、さらにヴィアがパッケージ内の電
気部品間とこの部品とパッケージのリードとの間で高い
配線密度を達成するため必要となっている。
【００１４】
【課題を解決するための手段】ここに本発明の構成は下
記のとおりである。
【００１５】（請求項１） 第１の表面をもち、かつ誘
電層をもつ導電層と基板内に設けられた複数の導電ヴィ
アからなる基板と、各導電ヴィアが導電層の選ばれた導
電部分から複数のリードの１つに延びる導電ヴィアをも
つ基板の第１の表面に取付けられた複数の導電リード
と、基板とリードの内部を封止しリードの残りの部分を
樹脂の外部に露出したまま残した樹脂封止材とからなる
集積回路。
【００１６】（請求項２） 第１の表面に対向する反対
側の基板の第２の表面に形成された導電回路を含み、少
なくとも１つの導電ヴィアが導電回路から複数のリード
に延びている請求項１の集積回路。
【００１７】（請求項３） ヴィアの形状が長い断面を
もち、最も長い寸法が集積回路の１つの辺に直角に並ん
でいる請求項１の集積回路。
【００１８】（請求項４） 基板にさらに複数の導電層
と誘電層を含み、基板の第１の表面から最も遠い該導電
層は外部の導電層であって他の導電部分は内部の導電層
である請求項１の集積回路。
【００１９】（請求項５） 少なくとも１つの導電ヴィ
アが内部の導電層から複数のリードに延びる請求項３の
集積回路。
【００２０】（請求項６） 少なくとも１つの導電ヴィ
アが第１の内部導電層から第２の内部導電層に延びる請
求項３の集積回路。
【００２１】（請求項７） 誘電層と導電層をもち、該
誘電層は有機基板であり、基板内に設けられた複数の導
電ヴィアからなる基板と、各導電ヴィアが導電層の選ば
れた導電部分から複数のリードの１つに伸びる導電ヴィ
アをもつ基板の第１の表面に取付けられた複数の導電リ
ードと、からなる集積回路。
【００２２】（請求項８） 第１の表面に対向する反対
側の基板の第２の表面に形成された導電回路を含み、少
なくとも１つの導電ヴィアが導電回路から複数のリード
に延びている請求項７の集積回路。
【００２３】（請求項９） ヴィアの形状が長い断面を
もち、最も長い寸法が集積回路の１つの辺に直角に並ん
でいる請求項７の集積回路。
【００２４】（請求項１０） 基板にさらに複数の導電
層と誘電層を含み、基板の第１の表面から最も遠い該導
電層は外部の導電層であって、他の導電部分は内部の導
電層である請求項７の集積回路。
【００２５】（請求項１１） 少なくとも１つの導電ヴ
ィアが内部の導電層から複数のリードに延びる請求項９
の集積回路。
【００２６】（請求項１２） 少なくとも１つの導電ヴ
ィアが第１の内部導電層から第２の内部導電層に延びる
請求項９の集積回路。
【００２７】（請求項１３） 誘電層と導電層をもつ基
板からなる集積回路であって、基板内には電子部品を配
置するための空洞をもち、該空洞は所望の位置にレーザ
ーエネルギで形成された集積回路。
【００２８】（請求項１４） 基板からリードに通して
形成されたヴィアをもつ基板とリードの接続方法であっ
て、下記の手順からなる方法すなわち第１の基板の第１
の表面をリードの第１の表面にとりつけ第１の基板の第
２の表面が第１の基板の第１の表面の反対側であって、
第１の基板の第２の表面の上にマスクを保持し、穴が第
１のマスクの上に形成され第１のマスクの第１の表面の
上にレーザーエネルギを掃引し、該第１のマスクの第１
の表面の反対側にある第１のマスクの第２の表面は第１
の基板の第２の表面に対向し、レーザーエネルギが掃引
されるとレーザーエネルギが第１のマスクの穴を通りリ
ードに延びている第１の基板の中にあるヴィアを形成す
ることによって形成される基板とリードの接続方法。
【００２９】（請求項１５） 第１の基板の中に、ある
いはその上に配置された各リードと導電部品との間に導
電通路が形成されるように、第１の基板にある各ヴィア
の中に導電物質の層を配置することをさらに含む方法に
よる請求項１４の基板とリードの接続方法。
【００３０】（請求項１６） 第１のマスクが第１の基
板と一体化した請求項１４の基板とリードの接続方法。
【００３１】（請求項１７） 請求項１４の接続方法に
おいて、さらに下記の方法、すなわち、第２の基板の第
１の表面をリードの第２の表面に取付け、第２の基板の
第２の表面に第２のマスクを置き、該第２の基板の第２
の表面は第２の基板の第１の表面の反対側にあり、穴が
第２のマスクに形成され第２の基板の第１の表面の上に
レーザーエネルギを掃引し、該第２のマスクの第１の表
面は第２の基板の第２の表面に対向した第２のマスクの
第２の表面の反対側にあり、レーザーエネルギが掃引さ
れるとレーザーエネルギが第２のマスクの穴を通りリー
ドに伸びている第２の基板の中にあるヴィアを形成する
ことによって形成される基板とリードの接続方法。
【００３２】（請求項１８） 第１の有機樹脂基板の第
１の表面をリードの第１の表面に取付け、非熱レーザー
から放射されたレーザーエネルギで第１の有機樹脂基板
の所望の位置にヴィアを形成することにより形成された
有機樹脂基板からリードに至るヴィアをもつ基板とリー
ドの接続方法。
【００３３】（請求項１９） 第２の層の第１の表面を
リードの第２の表面に取付け、非熱レーザーより放射さ
れるレーザーエネルギで第２の基板の所望の位置にヴィ
アを形成することをさらに含む請求項１８の基板とリー
ドの接続方法。
【００３４】（請求項２０） 各リードと第１の基板の
中あるいは上に取りつけられた導電部品との間に導電通
路が形成されるように、第１の基板の各ヴィアに導電物
質の層を設けることよりなる請求項１８の基板とリード
の接続方法。
【００３５】（請求項２１） 非熱レーザーより放射さ
れるレーザーエネルギで第２の基板の所望の位置にヴィ
アを形成することにより形成される請求項１８の基板と
リードの接続方法。
【００３６】（請求項２２） レーザーエネルギがエキ
シマレーザーによって放射される請求項１８の基板とリ
ードの接続方法。
【００３７】（請求項２３） 有機樹脂が熱硬化性樹脂
である請求項１８の基板とリードの接続方法。
【００３８】（請求項２４） 熱硬化性樹脂がエポキシ
樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリエーテル
イミド樹脂またはポリシアヌレート樹脂からなる群から
選ばれた１である請求項２３の基板とリードの接続方
法。
【００３９】（請求項２５） 熱硬化性樹脂がエポキシ
樹脂である請求項２４の基板とリードの接続方法。
【００４０】（請求項２６） 有機樹脂が熱可塑性樹脂
である請求項１８の基板とリードの接続方法。
【００４１】（請求項２７） 熱可塑性樹脂がポリエス
テル樹脂、ポリアミド樹脂、ポリスルフォン樹脂、ポリ
エーテルイミド樹脂またはポリカーボネート樹脂からな
る群から選ばれた１である請求項２６の基板とリードの
接続方法。
【００４２】（請求項２８） 基板にさらに補強材を含
む請求項１８の基板とリードの接続方法。
【００４３】（請求項２９） 補強材が有機繊維である
請求項２８の基板とリードの接続方法。
【００４４】（請求項３０） 有機繊維がアラミド、ポ
リエステル、ポリアミド、ポリエーテルエーテルケト
ン、ポリイミド、ポリエーテルイミドまたはポリスルフ
ォンからなる群から選ばれた１種の繊維である請求項２
９の基板とリードの接続方法。
【００４５】（請求項３１） 有機繊維がアラミド繊維
である請求項３０の基板とリードの接続方法。
【００４６】（請求項３２） 補強材が無機繊維である
請求項２８の基板とリードの接続方法。
【００４７】（請求項３３） 第１の有機樹脂基板の第
１の表面をリードの第１の表面に取付け非熱レーザーか
ら放射されたレーザーエネルギで第１の有機樹脂基板の
所望の位置にヴィアを形成することからなる導電リード
に取りつけられた有機樹脂基板に電気的結合を形成する
方法。
【００４８】（請求項３４） 各リードと第１の基板の
中あるいは上に取りつけられた導電部品との間に導電通
路が形成されるように、第１の基板の各ヴィアに導電物
質の層を設けることをさらに含む請求項３３の方法。
【００４９】（請求項３５） レーザーエネルギがエキ
シマレーザーによって放射される請求項３３の方法。
【００５０】（請求項３６） 有機樹脂が熱硬化性樹脂
である請求項３３の方法。
【００５１】（請求項３７） 熱硬化性樹脂がエポキシ
樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリエーテル
イミド樹脂またはポリシアヌレート樹脂からなる群から
選ばれた１である請求項３６の方法 。
【００５２】（請求項３８） 熱硬化性樹脂がエポキシ
樹脂である請求項３７の方法。
【００５３】（請求項３９） 有機樹脂が熱可塑性樹脂
である請求項３３の方法。
【００５４】（請求項４０） 熱可塑性樹脂がポリエス
テル樹脂、ポリアミド樹脂、ポリスルフォン樹脂、ポリ
エーテルイミド樹脂またはポリカーボネート樹脂からな
る群から選ばれた１である請求項３９の方法。
【００５５】（請求項４１） 基板にさらに補強材を含
む請求項３３の方法。
【００５６】（請求項４２） 補強材が有機繊維である
請求項４１の方法。
【００５７】（請求項４３） 有機繊維がアラミド、ポ
リエステル、ポリアミド、ポリエーテルエーテルケト
ン、ポリイミド、ポリエーテルイミドまたはポリスルフ
ォンからなる群から選ばれた１の繊維である請求項４２
の方法。
【００５８】（請求項４４） 有機繊維がアラミド繊維
である請求項４３の方法。
【００５９】（請求項４５） 補強材が無機繊維である
請求項４１の方法。
【００６０】（請求項４６） 基板が有機物であり、レ
ーザーが非熱レーザーである請求項４４の方法。
【００６１】（請求項４７） 導電リードに取りつけら
れた基板の中にヴィアを形成する方法であって、下記の
ステップすなわち、第１の基板の第１の表面をリードの
第１の表面に取付け、第１の基板の第２の表面の上に第
１のマスクを置き、第１の基板の第２の表面は第１の基
板の第１の表面の反対側にあり、穴が第１のマスクに形
成され、第１の基板の第１の表面の上にレーザーエネル
ギを掃引し、該第１のマスクの第１の表面は第１のマス
クの第２の表面の反対側にあり、レーザーエネルギ−が
掃引されるとレーザーエネルギ−が第１のマスクの穴を
通りリードに伸びている第１の基板の中にあるヴィアを
形成することからなる方法。
【００６２】（請求項４８） 第１の基板の中に、ある
いはその上に配置された各リードと導電部品との間に導
電通路が形成されるように、第１の基板にある各ヴィア
の中に導電物質の層を配置することをさらに含む請求項
４７の方法。
【００６３】（請求項４９） 請求項４７の方法におい
て、さらに下記の方法、すなわち、第２の基板の第１の
表面をリードの第２の表面に取付け、第２の基板の第２
の表面に第２のマスクを置き、該第２の基板の第２の表
面は第２の基板の第１の表面の反対側にあり、穴が第２
のマスクに形成され、第２のマスクの第１の表面の上に
レーザーエネルギを掃引し、該第２のマスクの第１の表
面は第２の基板の第２の表面に対向した第２のマスクの
第２の表面の反対側にあり、レーザーエネルギが掃引さ
れるとレーザーエネルギが第２のマスクの穴を通りリー
ドに伸びている第２の基板の中にヴィアを形成する方
法。
【００６４】（請求項５０） 第１のマスクの第２の表
面が第１の基板の第２の表面に接触しない請求項４７の
方法。
【００６５】（請求項５１） 第１のマスクの第２の表
面が第１の基板の第２の表面に接触する請求項４７の方
法。
【００６６】（請求項５２） 第１のマスクが第１の基
板と一体化した請求項４７の方法。
【００６７】（請求項５３） 請求項４７の方法であっ
て、レーザーエネルギが非熱レーザーから放射され、基
板の非導電部分が有機物からなる方法。
【００６８】本発明によれば基板内の導電部品とパッケ
ージの導電リードを結合するためのヴィアが形成された
多層基板を含む集積回路パッケージが得られる。
【００６９】ヴィアは本発明の方法により得られる。レ
ーザー光は穴のあいたマスクの表面にそって掃引され
る。レーザー光が掃引されるときレーザー光はマスクの
穴を通る。この穴を通ったレーザー光はマスクの下にあ
る基板の表面を攻撃しヴィアを形成する。リードは好ま
しくは基板の内部に積層されるか、またはレーザー光に
攻撃される面の反対側の基板に取付けられる。レーザー
光は基板にはヴィアを形成するがリードを貫通しない速
度で掃引され、またそのようなエネルギ・レベルに維持
される。
【００７０】本発明によればマスクは基板との関係にお
いていくつかの方法で配置される。本発明による一つの
方法ではマスクはレーザー処理すべき基板の表面に置か
れる。本発明による他の方法ではマスクはレーザー処理
すべき基板の表面に機械的圧力で保持される。さらに本
発明による他の方法ではマスクは基板と一体化される。
この方法においてもマスクはレーザー処理されるべき基
板の表面に接触される。しかしながら、このマスクは機
械的圧力で取りつけられるのではなく基板の表面に張り
つけられる。本発明によるこの方法ではマスクはヴィア
を形成されたあとも基板表面に残され後の工程で加工さ
れる。
【００７１】さらに本発明による集積回路パッケージを
作成するのに用いられるヴィアの他の形成法では回路ヴ
ィアが形成された多層板が得られる。これらの方法には
エッチングすなわち化学的な加工や基板をパッケージリ
ードに積層する前に穴あけしておく方法も含む。
【００７２】本発明による方法は基板の外層とリードの
間、内層とリードの間および基板の２つの導電表面を結
合するのに用いることができる。本発明による方法はヴ
ィアの形は円形であってもよく、また長円の断面をもっ
ていてもよい。長円の断面形状は電気的接続の信頼性を
損なうことなく回路密度を増加させるという特徴があ
る。本発明によれば２つのヴィアを形成するより１つの
ヴィアを形成するため特に大きなヴィアを形成すること
もできる。本発明による方法では集積回路デバイスを配
置するためのキャビティーを形成することもできる。
【００７３】さらに本発明によれば基板は有機樹脂から
成っておりレーザーは好ましくは非熱レーザーである。
非熱レーザーは好ましくはエキシマ・レーザーである。
有機樹脂は好ましくは熱硬化性または熱可塑性である。
熱硬化性樹脂の中ではエポキシ樹脂、ポリイミド樹脂、
ポリアミド樹脂、ポリエーテルイミド樹脂またはポリシ
アヌレート樹脂を用いることができる。熱可塑性樹脂の
中ではポリエステル樹脂、ポリアミド樹脂、ポリサルフ
ォン樹脂、ポリエーテルイミド樹脂またはポリカーボネ
ート樹脂を用いることができる。エポキシ樹脂は特に好
ましい。樹脂は補強材（補強繊維など）を含んでいても
よい。この繊維は有機繊維（例えばアラミド、ポリエス
テル、ポリアミド、ポリエーテルエーテルケトン、ポリ
イミド、ポリエーテルイミドまたはポリスルフォン）ま
たはレーザーの透過を大きく阻害しない限り無機繊維
（例えばアルミナ、シリカ）であってもよい。
【００７４】本発明によれば基板はリードの片側または
両側に形成されてもよい。もし基板がリードの両側に形
成されれば１基のレーザー光源がヴィア構造を形成する
のに用いられてもよく（ヴィアの形成はまず基板の片面
で起こり、後に他の面で起こる。）、または２つのレー
ザー光源がヴィアを形成するのに用いられてもよい（こ
の場合には基板内には同時に形成される。）。
【００７５】電気的接触を作ることが所望される基板上
または基板内の特定のリード間で電気的接続を確立する
ためヴィアが基板に形成されたあと、このヴィアは導電
物質でコーティングされる（方法は電解銅めっき、無電
解銅めっき、導電物質の印刷または充填）。ヴィアへの
導電物質のコーティングは２個以上の接触点を確立する
ためになされてもよい。
【００７６】本発明による方法は基板内に一度に多くの
ヴィアを形成することができるので従来の方法より速
い。さらに機械的ドリルより小さな、または近接した穴
を形成することができるので高いヴィア密度を達成でき
る。さらに非熱レーザーが用いられるときにはヴィア形
成途中の基板の過熱を避けることができる。最後に本発
明による方法はヴィア形成速度が早く不用な物質を取り
除く必要をなくすため熱レーザーで形成するより安価で
ある。
【００７７】本発明による有機物からなるリードと基板
の接続方法は生産コストが安い。これは有機物のコスト
が無機物にくらべて相対的に安いこととレーザーの透過
が有機物ではたやすいからである。基板の両面にリード
をもつリードと基板の組合せは片方のみにリードをもつ
組合せより高いヴィア密度を達成することができる。
【００７８】本発明を図面により以下に説明する。図１
はリードと多層板の組合せの断面図である。ここではヴ
ィアは多層板とリードとを結合しリードと基板の内層と
を結合し、さらに基板の内層２層を結合するために形成
されている。
【００７９】図２はリードと多層板の組合せの断面図で
ある。ここではヴィアはマスク・イメージング技術によ
って基板の層を通して形成される。
【００８０】図３はリードと多層板の他の組合せの断面
図である。ここではヴィアはコンタクト・マスク技術に
よって基板の層を通して形成される。
【００８１】図４はリードと多層板の更に他の組合せの
断面図である。ここではヴィアはコンフォーマル・マス
ク技術によって基板の層を通して形成される。
【００８２】図５は本発明の他の態様の断面図である。
ここでは集積回路チップがリードと基板の組合せの空洞
の中にチップが配置されている。
【００８３】図６Ａ〜６Ｃは本発明の他の態様の断面図
である。ここではリードと、リードと多層板の組合せの
内部基板層の導電部分との電気的接続が単一のヴィアの
形成によりなされている。
【００８４】図７は本発明のリードと多層板の組合せの
他の態様の断面図である。ここではヴィアは長い断面形
状をもっている。以下に発明の好ましい実施態様につい
て図面により詳細に説明する。
【００８５】図１はリードと多層板の組合せ１００の断
面図である。ここではヴィア１０５が多層基板１０２、
１０３とリード１０１とを、リード１０１と基板１０２
の内層１１０とを、さらに２つの内層１１０、１１１と
基板１０２、１０３とを接続するために形成されてい
る。ヴィア１０５は本発明による方法により形成され例
えばリード１０１と基板１０２の外層、例えば１０２Ａ
に沿ってヴィア１０５から集積回路の接続パッド１１２
に向かって延びるトレース１０７とを電気的に接続す
る。集積回路１２０はボンディングワイヤー１１４によ
ってボンドパッド１１３と接続パッド１１２とを接続す
る。これにより集積回路１２０とパッケージの外部とが
リード１０１により接続される。
【００８６】示された組合せ１００はリード１０１の両
側に取りつけられた基板１０２、１０３をもち基板１０
２、１０３は例えば１１０、１１１のような多層をもっ
ているが本発明は基板がリードの片側のみに形成される
組合せおよび／または基板１層のみをもつリードと基板
の組合せ等を包含すると理解すべきである。
【００８７】多層基板１０２、１０３の各層、例えば１
１０は誘電物質の層と『電子的』層からなる。この『電
子的』層は導電通路および／または電子的結合を含む。
図１に示されたようにヴィア１０５は各基板１０２、１
０３の層１０４の１つ以上にまたがって形成することが
できる。しかし、このヴィアはリード１０１を貫通しな
い。これはヴィア１０５がリード１０１との電気的結合
を所望される電気的層の一つの場所を横切るからであ
る。
【００８８】ヴィア１０５は導電トレース１０７とリー
ド１０１ａとを結合するのに用いられる。ヴィア１０５
ｂ、１０５ｃ、１０５ｄは基板１０２、１０３の種々の
層の導電部分を基板１０２、１０３の他の導電部分に結
合するのに用いられる。導電めっき１０８（例えば銅）
は各ヴィア１０５の内部の表面を覆う。
【００８９】図２はリードと多層板の組合せ１００の基
板１０２、１０３にヴィア１０５を形成するための本発
明による一つの方法、マスクイメージング技術を示す断
面図である。この方法は基板１０２とリード１０１との
間のヴィア１０５の形成についてのみ表しているが同様
の方法が基板１０３の中のヴィアの形成にも用いられる
と理解すべきである。マスク１０２は基板１０２の中の
ヴィア１０５の形成が所望される位置に穴２０２が形成
されるようにパターニングされる（ヴィア１０５は図２
には示されているが、この段階ではもちろん基板１０２
にある訳ではない。さらに導電トレース１０７もこの段
階ではある訳ではない。しかしながらこれらはヴィア１
０５が表面の導電回路１０２ａとリード１０１とを結合
するために特定の位置に形成されることを示すために図
示されている。）。マスク２０１は基板１０２の最表面
１０２ａの上に（図２には示されていない種々の公知の
機構によって）置かれる。
【００９０】レーザーエネルギ源２１０はレーザーエネ
ルギ２１１を放射しレンズ２１２で集光されてレーザー
シート２１３を形成する。基板１０２の周辺の外側のマ
スク２０１の一辺２０１ａから始めてレーザーシート２
１３はマスク２０１の全表面２０１ｂを通過する。この
結果、シート２１３はマスクの反対側２０１ａを越えた
位置に達する。レーザーシート２１３がマスク表面２０
１ｂの上を掃引されるとレーザーシート２１３は穴２０
２を通過するようになる。穴２０２を通過するレーザー
エネルギ（図には示されていない）は基板表面１０２ａ
を攻撃し基板１０２の層１０４を切りとりリード１０１
に達する。
【００９１】レーザーエネルギは層１０４を切り取るが
リード１０１は切り取らない。さらにレーザーエネルギ
は層１０４の中の誘電層（すなわち誘電層１０４と電子
的層１０４の誘電部分）のみを切り取る。このようにし
て穴２０２を通過するレーザーの通路にある電子的層１
０４の金属部分が存在するところにはレーザーエネルギ
はこの金属部分を切り取らないで基板１０２の中の切り
取られたヴィア１０５は金属部分のみに至りリード１０
１に達する。レーザーエネルギはレーザーの強さを調整
することにより誘電層１０４と基板１０２の電子的層１
０４の誘電層を貫通するがリード１０１または電子的層
１０４の金属部分を貫通することは妨げられる。ここで
強さとはレーザーエネルギが与えられる時間と付与され
る間のレーザー強度の組合せを表している。リード１０
１の金属物質と電子的層１０４の金属部分は基板層１０
４の誘電物質より密度が高いためレーザーの強さは基板
１０２を貫通するには十分な強度かつ十分な時間で穴あ
けするがリード１０１または電子的層の部分１０４を貫
通しないよう調整することができる。
【００９２】ヴィア１０５の形成後、レーザーエネルギ
源とマスク２１０は取り除かれる。導電回路はその後基
板１０２の表面１０２ａにアディティブ法を用いること
によって形成されてもよい。
【００９３】マスクイメージング法は後に述べる他の技
術にくらべて次のような特徴がある。すなわち、この方
法では基板表面１０２ａに対するマスク２０１の位置を
変えることによって穴２０２を通過するレーザーエネル
ギがより大きな、またはより小さなヴィア１０５を形成
するように変更することができる。この技術はまた多く
の基板１０２のヴィア１０５を形成するようにマスク２
０１の再利用を可能にする。
【００９４】図３は他の方法すなわちリードと多層板の
組合せ１０２の基板内にヴィア１０５（この図では見え
ない。図１、図２を参照。）を形成するためのコンタク
ト・マスク法を示す断面図である。コンタクト・マスク
３０１は基板１０２の表面（この図では見えない。）に
直接または近接して取付けられる。マスクイメージング
法と同様にヴィア１０５を形成することが所望される位
置にマスク３０１の中に穴３０２が形成される。前述の
ようにマスク３０１は固定されレーザーシート２１３が
マスク３０１にそって掃引される。これにより基板１０
２に穴１０５が形成される。もう一度レーザーは基板層
１０４は切り取るがリード１０４は切り取らない。マス
クイメージング法と同様にヴィア１０５の形成後、アデ
ィティブプロセス法によって導電回路が基板１０２の表
面１０２ａに形成されてもよい。
【００９５】マスクイメージング法と同様にコンタクト
マスク法ではマスク３０１が多くの基板１０２内にヴィ
ア１０５を形成するために用いられるようにマスク３０
１は製造中にあるリードと基板の組合せ１００から他の
組合せ１００へと移動することができる。このようにし
て以下に述べるコンフォーマルマスク法と同様にヴィア
が形成されるべき各基板１０２の上にマスク３０１を繰
り返して形成する必要はない。コンタクトマスク技術に
ともなう主要な問題はレーザーエネルギを付与している
間、基板表面１０２ａにマスクを近接しつづけることで
ある。
【００９６】図４は他の方法を示す断面図である。ここ
ではリードと多層板の組合せ１００の中にヴィア１０５
を形成するためコンフォーマルマスク法が使われる。マ
スクイメージング法やコンタクトマスク法と異なりコン
フォーマルマスク技術におけるマスク４０１は分離した
工具ではなく基板１０２の一部として形成される。ここ
でコンタクトマスクとはマスク３０１が基板１０２の表
面１０２ａに機械的圧力で配置されたものをいいコンフ
ォーマルマスクとは基板１０２の表面１０２ａに固定さ
れ、または作りこまれたマスク４０１をいう。
【００９７】コンフォーマルマスク４０１は粘性液体を
用いて基板表面１０２ａにスピンまたはスプレーコーテ
ィング法で形成されてもよい。あるいはマスク４０１は
金属材料を基板１０２に張って形成してもよい。マスク
４０１を基板表面１０２ａに接着したあとマスク４０１
はマスク４０１の中の穴４０２がパターニングされる。
【００９８】いったんヴィア１０５が形成されるとコン
フォーマルマスク４０１は取り除かれるか、あるいは表
面１０２ａの上に残される。コンフォーマルマスク４０
１は導電材料でできていてヴィア１０５を形成したあと
導電回路を作るため残されていてもよい。このようにし
てコンフォーマルマスク技術は他の２つの技術にくらべ
て基板１０２の上にすでに作られたマスクを利用して所
望の電気回路を作ることができるため好ましい。さもな
ければこの電気回路は基板１０２ａの上にあとで形成す
る必要がある。
【００９９】上記の技術ではマスク（２０１、３０１ま
たは４０１）はたとえばリード１０１の一方に取りつけ
た基板１０２にヴィア１０５を形成するためレーザーシ
ート２１３とともに用いられる。レーザーエネルギ源２
１０はレーザーエネルギが基板１０２を貫通するがリー
ド１０１を貫通しないように適当な強さ（基板１０２を
形成するのに用いられた材料の特性によって決まる。）
に設定される。レーザーシート２１３はマスク（２０
１、３０１または４０１）内の多くの穴（２０２、３０
２または４０２）を横切って掃引されるため多くのヴィ
ア１０５が基板１０２の中に素早く形成される。これに
対して前述のように単一のヴィア１０５を形成するため
にレーザーを用いると一度に１個のヴィアしか形成でき
ない。さらにレーザーエネルギ源２１０は各ヴィア１０
５を形成する前により正確に位置を合わせなければなら
ない。このようにレーザーシート２１３を掃引してヴィ
ア１０５を形成することはヴィア１０５を１つのレーザ
ービームで一度に形成する前述の方法にくらべてはるか
に速い。
【０１００】図２−４に示したように基板１０２、１０
３はリード１０１の両側に取りつけられる。基板１０３
内のヴィア１０５の形成は基板１０２について述べたと
同様の方法で行われる。ヴィア１０５は基板１０２、１
０３の中で順次（この場合にはマスクは１つしか要らな
いが、もし生産のことを考えて好ましいと思えば２個使
ってもよい）または同時（この場合には２つのマスクが
必要）に形成される。さらに、これまで述べた実施態様
ではヴィア１０５は基板１０２、１０３がリード１０１
に取りつけられたあと形成されるがヴィア１０５はその
代わりに基板１０２、１０３をリード１０１に取りつけ
る前に形成されてもよい。あるいは本発明による集積回
路パッケージを作るのに他のヴィア形成が用いられても
よい。例えば多層基板の中でヴィアが形成されるなどで
ある。これらはエッチング、化学的穴あけおよび基板の
パッケージリードに取りつける前に穴をあけておくなど
である。
【０１０１】図５は本発明の他の実施態様を示す断面図
である。ここでは集積回路チップ５１０ａ、５１０ｂが
それぞれ空洞５１１ａ、５１１ｂに配置されている。空
洞はリードと基板の組合せ５００の基板５０２内に形成
されている。このような配置は接地や直流電圧を供給し
たりチップからの放熱を付与したりパッケージの大きさ
を低減したり集積回路と他の部品のより親密なグループ
を形成したり集積回路からの信号伝送距離を低減したり
する手段として好ましい。集積回路チップ５１０ａ、５
１０ｂは基板５０２に取りつけられる。集積回路チップ
５１０ａ、５１０ｂと基板５０２の表面５０２ａに形成
された導電トレース５０７との電気的結合は集積回路チ
ップ５１０ａの上に形成されたボンディングパッド５０
４と基板５０２ａに形成されたボンディングパッド５０
５との間のボンディングワイヤー５０６でなされる。チ
ップは導電性の裏面をもっていてもよく、この裏面は空
洞の導電性の床に電気的に結合してもよい。
【０１０２】空洞５１１ａ、５１１ｂは図２−４に関し
て述べた方法のいずれかによって形成される。空洞５１
１ａ、５１１ｂを形成するためマスク（２０１、３０１
または４０１）はヴィア１０５を形成するのに用いられ
るより大きな開口部（２０２、３０２または４０２）で
パターンニングされる。この空洞を形成するためレーザ
ーの使用が好ましい。これはこれまで用いられてきた機
械加工に伴う交差の問題を解決するからである（例えば
空洞の深さ、角の曲率半径、Ｘ−Ｙの交差、近辺の損傷
など。）。
【０１０３】図６Ａ−６Ｃは本発明の他の実施態様を示
す断面図である。ここでは一連のリード６０１の一つの
リード６０１ａとリードと多層基板の組合せ６００の内
側の基板層６０４の導電部分６１０の間の電気的結合が
図１におけるヴィア１０５ａや１０５ｂで示されたよう
な２つのヴィアではなく単一のヴィア６０５でなされて
いる。導電めっき材料６０８はリード６０１ａと部分６
１０を結合する。ヴィア６０５は図２−４に関して述べ
た方法のいずれかによって形成される。ヴィア６０５を
形成するために必要なマスク（２０１、３０１または４
０１）の中のこの穴（２０２、３０２または４０２）は
ヴィア１０５を形成するのに用いられる穴より幾分大き
い。
【０１０４】図７は本発明の他の実施態様によるリード
と多層基板の組合せを示す断面図７００である。この態
様は図１に示したものに似ている。異なる点は図１で示
したヴィア１０５の丸い形ではなく長い断面をもってい
ることである。ヴィアはマスク（２０１、３０１または
４０１）内の穴（２０２、３０２または４０２）の形を
適当に変えて図２−４の方法のいずれかによって形成さ
れる。
【０１０５】ヴィアの表面積が増えるにともないヴィア
の電気抵抗とインダクタンスは減り電気的結合の信頼性
は増える。ヴィア７０５は基板７０２の辺にそった方向
では小さな寸法を示しているが表面積は同じであるため
ヴィア７０５はヴィア１０５にくらべて同じ抵抗、イン
ダクタンス、信頼性をもちながらヴィア７０５の高い密
度を達成することができる。あるいは密度が同じであれ
ばヴィア７０５はヴィア１０５にくらべて優れた電気抵
抗、インダクタンス、信頼性をもつ。
【０１０６】基板１０２の誘電層１０４を形成するため
好ましくは有機物（例えば熱硬化性樹脂または熱可塑性
樹脂）が有機繊維補強材（例えばアラミド繊維）ととも
に用いられる。好ましい一つの理由は有機繊維は無機繊
維（例えばガラスやセラミック）にくらべて安価である
ことである。二番目の理由は有機物は無機物にくらべて
より早く、またたやすくレーザーを透過するからであ
る。最後に有機物は無機物にくらべて誘電特性が優れて
いる。
【０１０７】前に述べたとおり熱レーザーは基板にヴィ
アを形成するために用いられてきた。しかしながら誘電
層１０４が有機物で形成されているとき熱レーザーの使
用は誘電解重合、炭化あるいは表面溶融のような好まし
くない副作用を生じた。これらの問題のため熱レーザー
の使用を計るためにはさらに高価なセラミックやガラス
基板を用いることが必要であった。あるいは有機基板の
使用が望まれる場合は機械ドリルを実施する必要があっ
た。
【０１０８】本発明の一つの実施態様では基板の誘電部
分は有機物からなる。基板の中のヴィアは非熱レーザー
（例えばエキシマレーザー）で形成される。このように
して熱レーザーや機械ドリルの弊害が避けられる。
【０１０９】有機物であればいかなる熱硬化性樹脂や熱
可塑性樹脂でも基板の非導電部分を形成するのに用いる
ことができる。熱硬化性樹脂は好ましくは以下の群から
選ばれる。すなわちエポキシ、ポリイミド、ポリアミ
ド、ポリエーテルイミドまたはポリシアヌレートであ
る。熱可塑性樹脂は好ましくは以下の群から選ばれる。
すなわちポリエステル、ポリアミド、ポリスルフォン、
ポリエーテルイミド、ポリカーボネートである。
【０１１０】有機補強繊維を有機樹脂の中に使用しても
よい。使用できる繊維はアラミド、ポリエステル、ポリ
アミド、ポリエーテルエーテルケトン、ポリイミド、ポ
リエーテルイミドまたはポリスルフォンを含む。この繊
維は充填材がレーザーの貫通を妨げない限り内部に無機
充填材を含んでいてもよい。アラミド繊維はプリント回
路板に容易に用いることができるので好ましく用いられ
る。この繊維の例としてポリ（パラフェニレンテレフタ
ラミド）とコポリ（パラフェニレン／３，４’−ジフェ
ニルエーテルテレフタラミド）を挙げることができる。
特に後者の繊維はイオン含有量という意味で高い純度を
もつ。
【０１１１】繊維補強材は織物、不織布、紙の形で使用
できる。紙補強材は表面平滑性が高く、このため半導体
チップを容易に搭載できるので好ましく用いられる。
【０１１２】有機基板は積層板、配線板またはリードを
含む樹脂コーティングであってもよい。もし基板が樹脂
コーティングでできているときは回路はあとで樹脂の上
に形成することができる。配線板または積層板はリード
と張り合わせる前にエッチングしてもよいしエッチング
したあとリードと張り合わせてもよい。配線板または積
層板は接着剤でリードと張り合わせてもよく、またはプ
リプレグ（すなわちＢステージのエポキシ）と重ね合わ
せてプレス・キュアしてもよい。
【０１１３】基板の表面層はパターン・エッチングされ
プリント回路板となる。これは上記のように基板が構造
化する前であっても後であってもよい。もしコンフォー
マル・マスク技術を用いるならマスクはヴィア構造の形
成後まで残されプリント回路はマスクの露光された面の
上に形成される。パッケージリードの個々の半導体チッ
プおよび他のディスクリート部品の配線はワイヤーボン
ディング、テープオートメイテッドボンディング（ＴＡ
Ｂ）、フリップチップあるいは他のボンディング技術を
用いて行われる。
【０１１４】基板がリードに搭載されたあとヴィアが形
成され導電性のめっきが施され集積回路チップおよび／
または他の部品が取り付けられ電気的に接続される。こ
の部品はさらにモールド樹脂（例えばエポキシ、ポリイ
ミド、ポリビスマレイミド）で封止され完成した集積回
路パッケージに仕上げられる。完成したパッケージでは
リードの外周部は封止材の外側に露出して残され他の電
気部品との電気的接続とされる。
【０１１５】
【発明の作用効果】本発明はリードと基板との間を電気
的に接続するため必要な箇所にヴィアホールを形成する
ものである。本発明のヴィア形成法はさらに多層板の各
層の導電部分を結合するのに用いられる。ヴィアを形成
したのち各ヴィアとスルーホールの内部とリードの内側
あるいは基板層の導電部分を結合するため導電物質が沈
着される。
【０１１６】機械的ドリルで可能な密度より高い密度を
得るためヴィアをレーザーで形成し、さらに小さな間隔
で穴明けしてもよい。本発明のヴィア形成法によれば単
層または多層板の穴明けにおいて高速で高密度を達成し
基板を過度に加熱しない。またヴィア形成中に他の品
質、信頼性の問題を引き起こさない。更に多層基板を含
む集積回路パッケージでは、本発明のヴィア形成法によ
ればパッケージ内の電気部品間とこの部品とパッケージ
のリードとの間で高い配線密度を達成することが可能で
ある。本発明の上記の記述を明示するため本発明の好ま
しい態様を表わす２つの例を示す。
【０１１７】
【実施例】第１の例では径１２ミクロン、長さ３ｍｍの
コポリ（パラフェニレン／３，４’−ジフェニルエーテ
ルテレフタラミド）からなるアラミド繊維が抄紙機で紙
に仕上げられる。この紙は１５％のバインダを含む。紙
の重量は７２ｇ／ｍ2 である。この紙はノボラック型樹
脂の硬化剤を含むエポキシ樹脂で含浸されプリプレグを
形成する。このプリプレグは積層され厚み０．１ｍｍの
シートに仕上げられる。これらの調整の詳細は特開昭１
−２８１７９１号公報に記述されている。次に厚み１８
ミクロンの銅箔がプリプレグの両側に積層される。絶縁
層の全厚みは一般的には０．１０〜０．１５ｍｍであ
る。ヴィア構造はＫｒ／Ｆエキシマ・レーザーで形成さ
れ内層との接続を達成するため銅でめっきされる。レー
ザーは２４８ｎｍの波長をもっている。レーザービーム
の周波数は２００Ｈｚでありパルスエネルギは１．６Ｊ
／ｃｍ2 である。穴は７秒間アブレーションされる。あ
るいはドリルであけ、めっきによってスルーホールが形
成される。
【０１１８】銅箔の表面は片方に導電回路をもち他方に
穴の列をもつようにパターンニングされる。次に基板
（銅箔、接着剤、プリプレグ）は回路が形成された銅箔
の方がリードフレームに対向するようにエポキシ接着剤
を使ってリードフレームに接着される。ヴィアが絶縁層
からリードに至るように銅箔に開けられた穴を通してＫ
ｒ／Ｆエキシマレーザーを（前述のように）用いてヴィ
ア構造が形成される。ヴィアは従来の無電解および／ま
たは電解めっきプロセスを用いてめっきされる。めっき
された銅の厚みは１５ミクロンである。銅箔の露光部分
は多層回路を完成するべくパターニングされる。
【０１１９】集積回路チップがリードフレームと基板の
一体化物に接着剤で取り付けられる。この集積回路は従
来のワイヤーボンディング技術を用いて基板上に形成さ
れた導電回路に電気的に接続される。集積回路が搭載さ
れたリードフレームと基板の一体化物はパッケージを形
成するべく樹脂で封止される。外側のリードはめっきさ
れ、その後リードフレームの外側のリングは切り落とさ
れリードの端は所望の形に仕上げられる。
【０１２０】第２の例では第１の例で述べたような銅張
積層板が製造される。厚み０．１ｍｍの２枚のプリプレ
グがパターン化されが積層板の両側に置かれる。厚み１
８ミクロンの銅箔がプリプレグのシートが片側に取り付
けられる。ヴィア構造やスルーホールが形成され内層の
接続を達成するため銅箔との間でめっきされる。内層の
銅箔は回路を形成すべくパターン化され列状の穴が外層
の銅箔に形成される。このプロセスは２番目の基板でも
繰り返され別の多層板構造が形成される。リードフレー
ムのリードはこれら２つの基板の間におかれ分離した層
の別のプリプレグで接着される。この構造は２００℃、
４０ｋｇ／ｃｍ2 で４５分間プレス・キュアされる。
【０１２１】銅箔の表面に露出した穴を通してヴィア構
造の列がＫｒ／Ｆエキシマレーザーで形成される。ヴィ
ア構造は０．２ｍｍの径をもっている。レーザーエネル
ギは１．６Ｊ／ｃｍ2 のエネルギ・レベルをもつ。この
レーザーエネルギは１５秒間照射される。ヴィア構造が
形成されたあと、これらは従来の無電解および／または
電解めっきプロセスを用いてめっきされる。めっきされ
た銅の厚みは１５ミクロンである。
【０１２２】銅箔はその後、回路とワイヤーボンディン
グ用のパッドを形成するためパタン化される。４つの集
積回路チップが銅箔のエッチングされた部分に搭載され
ワイヤーでパッドと結ばれる。全部のデバイスはその後
エポキシ樹脂で封止される。外側のリードはめっきされ
切り落とされ完成したパッケージとなる。このパッケー
ジは一辺２８ｍｍの長さをもちパッケージからはリード
３５２が延びている。
【図面の簡単な説明】
【図１】リードと多層板の接続の断面図
【図２】マスクイメージングによるリードと多層板の接
続の断面図
【図３】コンタクトマスクによるリードと多層板の接続
の断面図
【図４】コンフオーマルマスクによるリードと多層板の
接続の断面図
【図５】空洞の中にチップが配置されたリードと多層板
の接続の断面図
【図６】（Ａ） 単一ヴィアによるリードと多層板の接
続の一例を示す断面図 （Ｂ） 単一ヴィアによるリードと多層板の接続の断面
図 （Ｃ） 単一ヴィアによるリードと多層板の接続の断面
図
【図７】長い断面形状のヴィアによるリードと多層板の
接続の断面図
【符号の説明】
１００ リードと多層板の接続 １０１ リード １０１ａ リード １０２ 多層基板 １０２Ａ 多層基板１０２の外層 １０３ 多層基板 １０５ ヴィア １０５ａ ヴィア １０５ｂ ヴィア １０５ｃ ヴィア １０５ｄ ヴィア １０７ 導電トレース １０８ 導電メッキ １１０ 多層基板の内層 １１１ 多層基板の内層 １１２ 集積回路の接続パッド １１３ ボンドパッド １１４ ボンデイングワイヤー １２０ 集積回路 ２０１ マスク ２０１ａ マスク２０１の一辺 ２０１ｂ マスク２０１の全表面 ２０２ 穴 ２１０ レーザーエネルギ源 ２１１ レーザーエネルギ ２１２ レンズ ２１３ レーザーシート ３０１ マスク ３０２ 穴 ４０１ マスク ４０２ 穴 ５００ リードと多層板の接続 ５０１ リード ５０２ 多層基板 ５０２ａ 多層基板５０２の表面 ５０３ 多層基板の内層 ５０４ ボンドパッド ５０５ ボンドパッド ５０６ ボンデイングワイヤー ５０７ 導電トレース ５１０ａ 集積回路チップ ５１０ｂ 集積回路チップ ５１１ａ 空洞 ５１１ｂ 空洞 ６００ リードと多層板の接続 ６０１ リード ６０１ａ リード ６０４ ６００の内層の基板層 ６０５ ヴィア ６０８ 導電めっき材料 ６１０ 導電部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平川 董 大阪府茨木市耳原３丁目４番１号 帝人株 式会社大阪研究センター内 (72)発明者 ロバート・シー・マーズ アメリカ合衆国アリゾナ州85260スコッツ デール市103プレース，ノース12950

Claims (53)

    【特許請求の範囲】
  1. 【請求項１】 第１の表面をもち、かつ誘電層をもつ導
    電層と基板内に設けられた複数の導電ヴィアからなる基
    板と、各導電ヴィアが導電層の選ばれた導電部分から複
    数のリードの１つに延びる導電ヴィアをもつ基板の第１
    の表面に取付けられた複数の導電リードと、基板とリー
    ドの内部を封止しリードの残りの部分を樹脂の外部に露
    出したまま残した樹脂封止材とからなる集積回路。
  2. 【請求項２】 第１の表面に対向する反対側の基板の第
    ２の表面に形成された導電回路を含み、少なくとも１つ
    の導電ヴィアが導電回路から複数のリードに延びている
    請求項１の集積回路。
  3. 【請求項３】 ヴィアの形状が長い断面をもち、最も長
    い寸法が集積回路の１つの辺に直角に並んでいる請求項
    １の集積回路。
  4. 【請求項４】 基板にさらに複数の導電層と誘電層を含
    み、基板の第１の表面から最も遠い該導電層は外部の導
    電層であって他の導電部分は内部の導電層である請求項
    １の集積回路。
  5. 【請求項５】 少なくとも１つの導電ヴィアが内部の導
    電層から複数のリードに延びる請求項３の集積回路。
  6. 【請求項６】 少なくとも１つの導電ヴィアが第１の内
    部導電層から第２の内部導電層に延びる請求項３の集積
    回路。
  7. 【請求項７】 誘電層と導電層をもち、該誘電層は有機
    基板であり、基板内に設けられた複数の導電ヴィアから
    なる基板と、各導電ヴィアが導電層の選ばれた導電部分
    から複数のリードの１つに伸びる導電ヴィアをもつ基板
    の第１の表面に取付けられた複数の導電リードと、から
    なる集積回路。
  8. 【請求項８】 第１の表面に対向する反対側の基板の第
    ２の表面に形成された導電回路を含み、少なくとも１つ
    の導電ヴィアが導電回路から複数のリードに延びている
    請求項７の集積回路。
  9. 【請求項９】 ヴィアの形状が長い断面をもち、最も長
    い寸法が集積回路の１つの辺に直角に並んでいる請求項
    ７の集積回路。
  10. 【請求項１０】 基板にさらに複数の導電層と誘電層を
    含み、基板の第１の表面から最も遠い該導電層は外部の
    導電層であって、他の導電部分は内部の導電層である請
    求項７の集積回路。
  11. 【請求項１１】 少なくとも１つの導電ヴィアが内部の
    導電層から複数のリードに延びる請求項９の集積回路。
  12. 【請求項１２】 少なくとも１つの導電ヴィアが第１の
    内部導電層から第２の内部導電層に延びる請求項９の集
    積回路。
  13. 【請求項１３】 誘電層と導電層をもつ基板からなる集
    積回路であって、基板内には電子部品を配置するための
    空洞をもち、該空洞は所望の位置にレーザーエネルギで
    形成された集積回路。
  14. 【請求項１４】 基板からリードに通して形成されたヴ
    ィアをもつ基板とリードの接続方法であって、下記の手
    順からなる方法すなわち第１の基板の第１の表面をリー
    ドの第１の表面にとりつけ第１の基板の第２の表面が第
    １の基板の第１の表面の反対側であって、第１の基板の
    第２の表面の上にマスクを保持し、穴が第１のマスクの
    上に形成され第１のマスクの第１の表面の上にレーザー
    エネルギを掃引し、該第１のマスクの第１の表面の反対
    側にある第１のマスクの第２の表面は第１の基板の第２
    の表面に対向し、レーザーエネルギが掃引されるとレー
    ザーエネルギが第１のマスクの穴を通りリードに延びて
    いる第１の基板の中にあるヴィアを形成することによっ
    て形成される基板とリードの接続方法。
  15. 【請求項１５】 第１の基板の中に、あるいはその上に
    配置された各リードと導電部品との間に導電通路が形成
    されるように、第１の基板にある各ヴィアの中に導電物
    質の層を配置することをさらに含む方法による請求項１
    ４の基板とリードの接続方法。
  16. 【請求項１６】 第１のマスクが第１の基板と一体化し
    た請求項１４の基板とリードの接続方法。
  17. 【請求項１７】 請求項１４の接続方法において、さら
    に下記の方法、すなわち、第２の基板の第１の表面をリ
    ードの第２の表面に取付け、第２の基板の第２の表面に
    第２のマスクを置き、該第２の基板の第２の表面は第２
    の基板の第１の表面の反対側にあり、穴が第２のマスク
    に形成され第２の基板の第１の表面の上にレーザーエネ
    ルギを掃引し、該第２のマスクの第１の表面は第２の基
    板の第２の表面に対向した第２のマスクの第２の表面の
    反対側にあり、レーザーエネルギが掃引されるとレーザ
    ーエネルギが第２のマスクの穴を通りリードに伸びてい
    る第２の基板の中にあるヴィアを形成することによって
    形成される基板とリードの接続方法。
  18. 【請求項１８】 第１の有機樹脂基板の第１の表面をリ
    ードの第１の表面に取付け、非熱レーザーから放射され
    たレーザーエネルギで第１の有機樹脂基板の所望の位置
    にヴィアを形成することにより形成された有機樹脂基板
    からリードに至るヴィアをもつ基板とリードの接続方
    法。
  19. 【請求項１９】 第２の層の第１の表面をリードの第２
    の表面に取付け、非熱レーザーより放射されるレーザー
    エネルギで第２の基板の所望の位置にヴィアを形成する
    ことをさらに含む請求項１８の基板とリードの接続方
    法。
  20. 【請求項２０】 各リードと第１の基板の中あるいは上
    に取りつけられた導電部品との間に導電通路が形成され
    るように、第１の基板の各ヴィアに導電物質の層を設け
    ることよりなる請求項１８の基板とリードの接続方法。
  21. 【請求項２１】 非熱レーザーより放射されるレーザー
    エネルギで第２の基板の所望の位置にヴィアを形成する
    ことにより形成される請求項１８の基板とリードの接続
    方法。
  22. 【請求項２２】 レーザーエネルギがエキシマレーザー
    によって放射される請求項１８の基板とリードの接続方
    法。
  23. 【請求項２３】 有機樹脂が熱硬化性樹脂である請求項
    １８の基板とリードの接続方法。
  24. 【請求項２４】 熱硬化性樹脂がエポキシ樹脂、ポリイ
    ミド樹脂、ポリアミド樹脂、ポリエーテルイミド樹脂ま
    たはポリシアヌレート樹脂からなる群から選ばれた１で
    ある請求項２３の基板とリードの接続方法。
  25. 【請求項２５】 熱硬化性樹脂がエポキシ樹脂である請
    求項２４の基板とリードの接続方法。
  26. 【請求項２６】 有機樹脂が熱可塑性樹脂である請求項
    １８の基板とリードの接続方法。
  27. 【請求項２７】 熱可塑性樹脂がポリエステル樹脂、ポ
    リアミド樹脂、ポリスルフォン樹脂、ポリエーテルイミ
    ド樹脂またはポリカーボネート樹脂からなる群から選ば
    れた１である請求項２６の基板とリードの接続方法。
  28. 【請求項２８】 基板にさらに補強材を含む請求項１８
    の基板とリードの接続方法。
  29. 【請求項２９】 補強材が有機繊維である請求項２８の
    基板とリードの接続方法。
  30. 【請求項３０】 有機繊維がアラミド、ポリエステル、
    ポリアミド、ポリエーテルエーテルケトン、ポリイミ
    ド、ポリエーテルイミドまたはポリスルフォンからなる
    群から選ばれた１種の繊維である請求項２９の基板とリ
    ードの接続方法。
  31. 【請求項３１】 有機繊維がアラミド繊維である請求項
    ３０の基板とリードの接続方法。
  32. 【請求項３２】 補強材が無機繊維である請求項２８の
    基板とリードの接続方法。
  33. 【請求項３３】 第１の有機樹脂基板の第１の表面をリ
    ードの第１の表面に取付け非熱レーザーから放射された
    レーザーエネルギで第１の有機樹脂基板の所望の位置に
    ヴィアを形成することからなる導電リードに取りつけら
    れた有機樹脂基板に電気的結合を形成する方法。
  34. 【請求項３４】 各リードと第１の基板の中あるいは上
    に取りつけられた導電部品との間に導電通路が形成され
    るように、第１の基板の各ヴィアに導電物質の層を設け
    ることをさらに含む請求項３３の方法。
  35. 【請求項３５】 レーザーエネルギがエキシマレーザー
    によって放射される請求項３３の方法。
  36. 【請求項３６】 有機樹脂が熱硬化性樹脂である請求項
    ３３の方法。
  37. 【請求項３７】 熱硬化性樹脂がエポキシ樹脂、ポリイ
    ミド樹脂、ポリアミド樹脂、ポリエーテルイミド樹脂ま
    たはポリシアヌレート樹脂からなる群から選ばれた１で
    ある請求項３６の方法。
  38. 【請求項３８】 熱硬化性樹脂がエポキシ樹脂である請
    求項３７の方法。
  39. 【請求項３９】 有機樹脂が熱可塑性樹脂である請求項
    ３３の方法。
  40. 【請求項４０】 熱可塑性樹脂がポリエステル樹脂、ポ
    リアミド樹脂、ポリスルフォン樹脂、ポリエーテルイミ
    ド樹脂またはポリカーボネート樹脂からなる群から選ば
    れた１である請求項３９の方法。
  41. 【請求項４１】 基板にさらに補強材を含む請求項３３
    の方法。
  42. 【請求項４２】 補強材が有機繊維である請求項４１の
    方法。
  43. 【請求項４３】 有機繊維がアラミド、ポリエステル、
    ポリアミド、ポリエーテルエーテルケトン、ポリイミ
    ド、ポリエーテルイミドまたはポリスルフォンからなる
    群から選ばれた１の繊維である請求項４２の方法。
  44. 【請求項４４】 有機繊維がアラミド繊維である請求項
    ４３の方法。
  45. 【請求項４５】 補強材が無機繊維である請求項４１の
    方法。
  46. 【請求項４６】 基板が有機物であり、レーザーが非熱
    レーザーである請求項４４の方法。
  47. 【請求項４７】 導電リードに取りつけられた基板の中
    にヴィアを形成する方法であって、下記のステップすな
    わち、第１の基板の第１の表面をリードの第１の表面に
    取付け、第１の基板の第２の表面の上に第１のマスクを
    置き、第１の基板の第２の表面は第１の基板の第１の表
    面の反対側にあり、穴が第１のマスクに形成され、第１
    の基板の第１の表面の上にレーザーエネルギを掃引し、
    該第１のマスクの第１の表面は第１のマスクの第２の表
    面の反対側にあり、レーザーエネルギ−が掃引されると
    レーザーエネルギ−が第１のマスクの穴を通りリードに
    伸びている第１の基板の中にあるヴィアを形成すること
    からなる方法。
  48. 【請求項４８】 第１の基板の中に、あるいはその上に
    配置された各リードと導電部品との間に導電通路が形成
    されるように、第１の基板にある各ヴィアの中に導電物
    質の層を配置することをさらに含む請求項４７の方法。
  49. 【請求項４９】 請求項４７の方法において、さらに下
    記の方法、すなわち、第２の基板の第１の表面をリード
    の第２の表面に取付け、第２の基板の第２の表面に第２
    のマスクを置き、該第２の基板の第２の表面は第２の基
    板の第１の表面の反対側にあり、穴が第２のマスクに形
    成され、第２のマスクの第１の表面の上にレーザーエネ
    ルギを掃引し、該第２のマスクの第１の表面は第２の基
    板の第２の表面に対向した第２のマスクの第２の表面の
    反対側にあり、レーザーエネルギが掃引されるとレーザ
    ーエネルギが第２のマスクの穴を通りリードに伸びてい
    る第２の基板の中にヴィアを形成する方法。
  50. 【請求項５０】 第１のマスクの第２の表面が第１の基
    板の第２の表面に接触しない請求項４７の方法。
  51. 【請求項５１】 第１のマスクの第２の表面が第１の基
    板の第２の表面に接触する請求項４７の方法。
  52. 【請求項５２】 第１のマスクが第１の基板と一体化し
    た請求項４７の方法。
  53. 【請求項５３】 請求項４７の方法であって、レーザー
    エネルギが非熱レーザーから放射され、基板の非導電部
    分が有機物からなる方法。
JP5132025A 1992-06-02 1993-06-02 集積回路及びその接続方法 Pending JPH0722573A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/893518 1992-06-02
US07/893,518 US5483100A (en) 1992-06-02 1992-06-02 Integrated circuit package with via interconnections formed in a substrate

Publications (1)

Publication Number Publication Date
JPH0722573A true JPH0722573A (ja) 1995-01-24

Family

ID=25401706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5132025A Pending JPH0722573A (ja) 1992-06-02 1993-06-02 集積回路及びその接続方法

Country Status (3)

Country Link
US (2) US5483100A (ja)
JP (1) JPH0722573A (ja)
KR (1) KR100287455B1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5827999A (en) * 1994-05-26 1998-10-27 Amkor Electronics, Inc. Homogeneous chip carrier package
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
JPH07336055A (ja) * 1994-06-06 1995-12-22 Hitachi Seiko Ltd レーザ加工方法及びその装置
US5593606A (en) * 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US5841099A (en) * 1994-07-18 1998-11-24 Electro Scientific Industries, Inc. Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets
US5614114A (en) * 1994-07-18 1997-03-25 Electro Scientific Industries, Inc. Laser system and method for plating vias
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
US6373026B1 (en) * 1996-07-31 2002-04-16 Mitsubishi Denki Kabushiki Kaisha Laser beam machining method for wiring board, laser beam machining apparatus for wiring board, and carbonic acid gas laser oscillator for machining wiring board
US6421390B1 (en) * 1995-12-26 2002-07-16 The Regents Of The University Of California High-speed pulse-shape generator, pulse multiplexer
US5661088A (en) * 1996-01-11 1997-08-26 Motorola, Inc. Electronic component and method of packaging
US6043453A (en) * 1996-02-23 2000-03-28 Hitachi Via Mechanics Ltd. Apparatus for laser processing with a mechanical cutter
FR2748602B1 (fr) * 1996-05-07 1998-08-21 Solaic Sa Circuit integre comportant des plots de connexion debouchant sur une face
US5731244A (en) * 1996-05-28 1998-03-24 Micron Technology, Inc. Laser wire bonding for wire embedded dielectrics to integrated circuits
US7062845B2 (en) * 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
AU3301197A (en) 1996-06-05 1998-01-05 Larry W. Burgess Blind via laser drilling system
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
ES2236822T3 (es) * 1996-09-10 2005-07-16 Personal Biometric Encoders Ltd. Digitalizador de huellas digitales con sustrato deformable.
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
JPH10242617A (ja) * 1997-02-28 1998-09-11 Murata Mfg Co Ltd セラミックグリーンシートの加工方法及びレーザ加工装置
US6175161B1 (en) * 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
JP3961092B2 (ja) 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2950290B2 (ja) * 1997-06-27 1999-09-20 日本電気株式会社 高周波集積回路装置およびその製造方法
US5870422A (en) * 1997-07-09 1999-02-09 Trw Inc. Gain generator for high-energy chemical lasers
JP4067604B2 (ja) * 1997-08-20 2008-03-26 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
US6001661A (en) * 1998-04-06 1999-12-14 Motorola, Inc. Integrated circuit interconnect method and apparatus
KR100635685B1 (ko) * 1998-05-25 2006-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US6057180A (en) * 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
DE19831570A1 (de) 1998-07-14 2000-01-20 Siemens Ag Biometrischer Sensor und Verfahren zu dessen Herstellung
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6518515B2 (en) 1999-02-10 2003-02-11 Matsushita Electric Industrial Co, Ltd. Printed wiring board, and method and apparatus for manufacturing the same
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
US6023097A (en) * 1999-03-17 2000-02-08 Chipmos Technologies, Inc. Stacked multiple-chip module micro ball grid array packaging
JP2002542043A (ja) 1999-04-27 2002-12-10 ジーエスアイ ルモニクス インコーポレイテッド 多重レーザビームを使用する材料処理システム及び方法
JP3238380B2 (ja) * 1999-07-02 2001-12-10 日本メクトロン株式会社 回路基板の微細スル−ホ−ル導通部の形成法
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
US6660559B1 (en) 2001-06-25 2003-12-09 Amkor Technology, Inc. Method of making a chip carrier package using laser ablation
US20040053447A1 (en) * 2001-06-29 2004-03-18 Foster Donald Craig Leadframe having fine pitch bond fingers formed using laser cutting method
CN100440500C (zh) * 2003-03-11 2008-12-03 古河电气工业株式会社 印刷配线基板、其制造方法、引线框封装件以及光模块
US7227758B2 (en) * 2003-07-21 2007-06-05 Delphi Technologies, Inc. Printed circuit board assembly with integrated connector
US8116862B2 (en) * 2006-06-08 2012-02-14 Greatbatch Ltd. Tank filters placed in series with the lead wires or circuits of active medical devices to enhance MRI compatibility
US7405102B2 (en) * 2006-06-09 2008-07-29 Freescale Semiconductor, Inc. Methods and apparatus for thermal management in a multi-layer embedded chip structure
US9214385B2 (en) 2009-12-17 2015-12-15 Globalfoundries Inc. Semiconductor device including passivation layer encapsulant
US8661653B2 (en) * 2010-07-28 2014-03-04 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Methods of making Z-shielding
US20170032857A1 (en) 2015-07-30 2017-02-02 U.S.A. as represented by the Adminstrator of the National Aeronautics and Space Administration Atomic Number (Z) Grade Shielding Materials and Methods of Making Atomic Number (Z) Grade Shielding
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
JP6671145B2 (ja) * 2015-10-30 2020-03-25 株式会社レーザーシステム 加工樹脂基板の製造方法およびレーザー加工装置
US10600522B2 (en) 2017-04-10 2020-03-24 United States Of America As Represented By The Administrator Of Nasa Method of making thin atomic (Z) grade shields

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3335489A (en) * 1962-09-24 1967-08-15 North American Aviation Inc Interconnecting circuits with a gallium and indium eutectic
US3560257A (en) * 1967-01-03 1971-02-02 Kollmorgen Photocircuits Metallization of insulating substrates
US3562009A (en) * 1967-02-14 1971-02-09 Western Electric Co Method of providing electrically conductive substrate through-holes
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
US3959579A (en) * 1974-08-19 1976-05-25 International Business Machines Corporation Apertured semi-conductor device mounted on a substrate
US4225900A (en) * 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4473737A (en) * 1981-09-28 1984-09-25 General Electric Company Reverse laser drilling
US4479991A (en) * 1982-04-07 1984-10-30 At&T Technologies, Inc. Plastic coated laminate
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
JPS60194545A (ja) * 1984-03-16 1985-10-03 Hitachi Ltd 半導体装置およびその製造方法
US4745258A (en) * 1985-08-27 1988-05-17 Mitsubishi Denki Kabushiki Kaisha Apparatus for laser-cutting metal interconnections in a semiconductor device
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
JPS63177545A (ja) * 1987-01-19 1988-07-21 Nec Corp 高密度実装基板
US4798931A (en) * 1987-07-17 1989-01-17 Laser Applications, Inc. Simultaneously cutting and welding sheet metal using laser energy
US4839497A (en) * 1987-09-03 1989-06-13 Digital Equipment Corporation Drilling apparatus and method
JPH01155633A (ja) * 1987-12-14 1989-06-19 Hitachi Ltd 半導体装置
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
JPH0671131B2 (ja) * 1988-05-09 1994-09-07 帝人株式会社 プリプレグ
JP2603102B2 (ja) * 1988-05-12 1997-04-23 イビデン株式会社 電子部品搭載用基板の製造方法
JP2590218B2 (ja) * 1988-08-04 1997-03-12 住友電気工業株式会社 集積回路パツケージ
US4915981A (en) * 1988-08-12 1990-04-10 Rogers Corporation Method of laser drilling fluoropolymer materials
JPH02198193A (ja) * 1989-01-27 1990-08-06 Hitachi Seiko Ltd プリント基板の穴明け方法
DE69018846T2 (de) * 1989-02-10 1995-08-24 Fujitsu Ltd Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben.
US4948941A (en) * 1989-02-27 1990-08-14 Motorola, Inc. Method of laser drilling a substrate
US4995941A (en) * 1989-05-15 1991-02-26 Rogers Corporation Method of manufacture interconnect device
US4914269A (en) * 1989-07-24 1990-04-03 Micron Technology, Inc. Method of sealing a ceramic lid on a ceramic semiconductor package with a high-power laser
US4931134A (en) * 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
JPH03291869A (ja) * 1990-04-09 1991-12-24 Hitachi Ltd 電子装置
JPH0777297B2 (ja) * 1990-09-21 1995-08-16 株式会社日立製作所 多層配線基板およびその製法
JP2913069B2 (ja) * 1990-10-23 1999-06-28 イビデン株式会社 電子部品搭載用基板の製造方法
US5194713A (en) * 1991-10-17 1993-03-16 International Business Machines Corporation Removal of excimer laser debris using carbon dioxide laser

Also Published As

Publication number Publication date
US5378869A (en) 1995-01-03
KR940001371A (ko) 1994-01-11
KR100287455B1 (ko) 2001-04-16
US5483100A (en) 1996-01-09

Similar Documents

Publication Publication Date Title
JPH0722573A (ja) 集積回路及びその接続方法
US5355283A (en) Ball grid array with via interconnection
US7339118B1 (en) Printed wiring board and method for manufacturing the same
US5317801A (en) Method of manufacture of multilayer circuit board
US6011694A (en) Ball grid array semiconductor package with solder ball openings in an insulative base
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
TW571371B (en) Method for fabricating semiconductor package
JP3311899B2 (ja) 回路基板及びその製造方法
US6040984A (en) Printed circuit board with opposed bonding shelves for semiconductor chip wire bonding at different levels
EP0678918A2 (en) Multilayer printed wiring board
US10098243B2 (en) Printed wiring board and semiconductor package
KR20010006198A (ko) 배선기판과 배선기판의 제조방법 및 반도체 패키지
JP2002016173A (ja) 半導体装置
JP2022553349A (ja) 回路基板
US7023084B2 (en) Plastic packaging with high heat dissipation and method for the same
JP2003188314A (ja) 素子内蔵基板の製造方法および素子内蔵基板
JP4694007B2 (ja) 三次元実装パッケージの製造方法
US6713792B2 (en) Integrated circuit heat sink device including through hole to facilitate communication
JP3150582B2 (ja) エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法
US6207354B1 (en) Method of making an organic chip carrier package
EP0574207A2 (en) Multilayer printed circuit board and method for manufacturing the same
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
KR100438612B1 (ko) 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법
JP2021168349A (ja) 部品内蔵配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050607