JP2913069B2 - 電子部品搭載用基板の製造方法 - Google Patents

電子部品搭載用基板の製造方法

Info

Publication number
JP2913069B2
JP2913069B2 JP2286573A JP28657390A JP2913069B2 JP 2913069 B2 JP2913069 B2 JP 2913069B2 JP 2286573 A JP2286573 A JP 2286573A JP 28657390 A JP28657390 A JP 28657390A JP 2913069 B2 JP2913069 B2 JP 2913069B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
base material
electronic component
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2286573A
Other languages
English (en)
Other versions
JPH04159764A (ja
Inventor
武 武山
政博 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2286573A priority Critical patent/JP2913069B2/ja
Publication of JPH04159764A publication Critical patent/JPH04159764A/ja
Application granted granted Critical
Publication of JP2913069B2 publication Critical patent/JP2913069B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、金属層に対して基材層を一体化して構成さ
れる電子部品搭載用基板の製造方法に関するもので、特
にレーザー加工を利用して金属層の所定部分を基材層か
ら露出させるようにした電子部品搭載用基板の製造方法
の改良に関するものである。
(従来の技術) 近年の高密度化された電子部品は、そのままでは各種
電子機器を構成することができないから、これを基板に
実装してから使用しなければならない。そのために、従
来より種々の形式の電子部品搭載用基板が開発され提案
されている。
例えば、電子部品と、これを外部に接続するためのリ
ード等の端子とを、基板において接続する形式の電子部
品搭載用基板は、導体層、リードあるいは伝熱層等とす
るための金属層に対して、樹脂等により形成されて絶縁
性の優れた基材層を一体化し、この基材層の表面あるい
は内部に導体回路等を形成することにより、電子部品を
実装する基板として構成されるものである。
そして、この種の電子部品搭載用基板に対しては、第
7図に示したように、電子部品(20)を搭載するための
凹部(13)や電子部品(20)から発生した熱を放散させ
る放熱部(18)を形成する等の目的で基材層(12)から
金属層(11)を露出させることが一般的に行なわれてい
る。
このような基材層(12)から金属層(11)を露出した
電子部品搭載用凹部(13)や放熱部(18)を形成するの
は、電子部品(20)を通電した際に発生する熱を直接熱
伝導性の高い金属層(11)に伝え、さらにこの熱を放熱
部(18)から大気中に放散させることにより、電子部品
(20)の放熱性を高めるためや、あるいは電子部品(2
0)を搭載したときの電子部品搭載用基板全体の厚さを
薄くするため等の理由によるものである。
そして、このような電子部品搭載用基板を製造する方
法には種々な方法があり、中でも本出願人が先の出願
(特願平1−113425号)において提案した「電子部品搭
載用基板の製造方法」が効果的である。
この製造方法は、その特許請求の範囲からすると、 「金属層に対して基材層を一体化して、この基材層か
ら前記金属層の所定の部分を次の各工程を経て露出させ
ることにより構成される電子部品搭載用基板の製造方
法。
(1)露出部となるべき部分の金属層と基材層との間に
マスクを配置してから、前記金属層に対して前記基材層
を一体化する工程; (2)前記マスクの周囲に位置する、金属層上の基材層
に対してこの基材層側から前記金属層側にレーザー光を
照射して、前記マスクの周囲の基材層を切断する工程; (3)前記マスク上の基材層をこのマスクとともに剥離
する工程」である。
つまり、この従来の製造方法は、マスクを介して金属
層と基材層とを一体化し、次にレーザー光により前記マ
スクの周囲の基材層を切断し、最後に前記マスク上の基
材層をこのマスクとともに剥離することによって、部分
的に金属層が露出した電子部品搭載用基板を製造するの
である。
(発明が解決しようとする課題) しかしながら、従来の製造方法にあっては、レーザー
光によって基材層を切断する際に、レーザー光の熱によ
る変質物が切断された基材層の切口やその周辺、或いは
その切口の近傍の金属層に付着し、クリーンでなければ
ならない電子部品搭載用基板から微塵が発生するという
問題が残されていた。
また、従来の製造方法により電子部品搭載用基板の外
形加工を行いアウターリードとなる金属層を露出させる
ような場合にあっても、前述の変質物がこのアウターリ
ードに付着し、この付着物によってアウターリード間の
絶縁抵抗を低下させることとなって、電子部品搭載用基
板の信頼性を低下させるといった問題も残されていた。
本発明は以上のような実状に鑑みてなされたものであ
り、その目的とするところは、レーザー光による切削加
工が部分的であっても、電子部品搭載用基板における金
属露出部の形成を比較的広い面積にわたって確実かつ短
時間内に行なうことができると共に、微塵が発生せづ、
かつ信頼性の高い電子部品搭載用基板を容易に製造でき
る方法を提供することにある。
(課題を解決するための手段) 以上の課題を解決するために本発明が採った手段は、
実施例において使用する符号を付して説明すると、 「金属層(11)に対して基材層(12)を一体化して、こ
の基材層(12)から前記金属層(11)の所定の部分を次
の各工程を経て露出させることにより構成される電子部
品搭載用基板(10)の製造方法。
(イ)露出部(11A)となるべき部分の金属層(11)と
基材層(12)との間にマスク(16)を配置してから、前
記金属層(11)に対して前記基材層(12)を一体化する
工程; (ロ)前記マスク(16)の周囲に位置する金属層(11)
上の基材層(12)に対して、この基材層(12)側から前
記金属層(11)側にレーザー光を照射し、前記マスク
(16)の周囲の基材層(12)を切断する工程; (ハ)前記マスク(16)上の基材層(12)をこのマスク
(16)とともに剥離する工程; (ニ)少なくとも切断された前記基材層(12)の切口及
びその近傍の金属層(11)をジェットスクラブ研磨によ
り研磨する工程」である。
すなわち、本発明の方法においては、まず第6図の
(a)に示したように、露出部(11A)となるべき部分
の金属層(11)と基材層(12)の一体化を阻止するた
め、これらの間にマスク(16)を配置してから、その他
の部分の金属層(11)と基材層(12)を一体化する。
このマスク(16)としては、金属層(11)と基材層
(12)を一体化する工程等、この電子部品搭載用基板
(10)を製造する一連の工程で熱や圧力等の衝撃が加え
られても変形することなく、最終的に何らかの方法で金
属層(11)から剥離できるものであれば何でもよく、例
えば比較的耐熱性の高い樹脂フィルムや、金属箔等が挙
げられる。
また、金属層(11)と基材層(12)を一体化すること
は、完全硬化する前の熱硬化型樹脂を金属層(11)と密
着させながら、適当な温度と時間を加えて、金属層(1
1)と基材層(12)を接着させることにより行なう。こ
の一体化方法としては、金属層(11)にプリプレグ(12
b)を重ねて、プレス等で熱圧着させることにより、こ
のプリプレグ(12b)を基材層(12)として形成する方
法、金属層(11)と基材層(12)の間に半硬化状態の接
着シート(12a)を配置して、プレス等で熱圧着させる
ことにより、基材層(12)とする方法、金属層(11)を
はさみ込んだ金型に熱硬化性樹脂を注入して熱硬化させ
てこれを基材層(12)とする、所謂射出成型の方法等が
挙げられる。
次に、以上のような基材層(12)に対して第6図の
(b)に示したように、基材層(12)の外側からマスク
(16)の外周に位置する、金属層(11)上の基材層(1
2)に対して、レーザー光を照射するのである。ここで
用いられるレーザー光は、基材層(12)の切断を良好に
行なうとともに、金属層(11)に傷をつけないようにす
る必要があるため、金属に対しての反射率の高い波長の
ものが望ましい。その点発振波長が10.6μmである炭酸
ガスレーザーを用いると、金属層(11)を全く傷つける
ことなく基材層(12)を切断できる。
このように、レーザー光によって、マスク(16)の外
周に位置する、金属層(11)上の基材層(12)を切断す
ることによって、第6図の(b)に示すように、マスク
(16)の外周に、マスク(16)上の基材層(12)と他の
基材層(12)とを確実に分離する溝が形成されるのであ
る。
このようなマスク(16)上の外周に位置する溝が形成
されれば、マスク(16)上に位置する基材層(12)は、
他の基材層(12)と完全に分離されており、しかも前述
したようにマスク(16)と金属層(11)とは接着されて
いないため、マスク(16)は容易に剥離できる状態とな
っているのである。
次に、基材層(12)をマスク(16)とともに金属層
(11)から剥離すれば、第6図の(c)に示したよう
に、金属露出部(11A)が完成される。
最後に、第6図の(d)に示したように、切断された
基材層(12)の切口と、この切口の近傍の金属層(11)
をジェットスクラブ研磨により研磨すれば、金属露出部
(11A)を有する電子部品搭載用基板(10)が形成され
るのである。
ここで、ジェットスクラブ研磨とは、酸化珪素等の粒
子を水に20%程の濃度で撹拌し、これをノズルより所定
圧力で被研磨物に噴射して、当該被研磨物を研磨する方
法であって、超音波洗浄や高圧水等による研磨に比較し
て、レーザー光の熱による変質物を除去するのに効果的
である。
なお、ジェットスクラブ研磨を行なう箇所は、基材層
(12)の切口と、この切口の近傍の金属層(11)のみな
らず、基材層(12)の全体に対して行っても良い。
(発明の作用) このような方法で電子部品搭載用基板(10)の金属露
出部(11A)を形成すると、次のような作用がある。
金属露出部(11A)となるべき部分において、マスク
(16)によって基材層(12)と金属層(11)との一体化
を阻止する。すなわち、例えば基材層(12)と金属層
(11)とを接着させる接着シート(12a)として、熱圧
着時の樹脂の流れ性が高いものを採用しても、マスク
(16)の介在によって金属露出部(11A)の表面に接着
シート(12a)の樹脂の流出を防止することが可能なた
め、耐熱性、耐湿性、耐薬品性などの性能が優れた接着
シート(12a)が採用できる。
また、特に発振波長が10.6μmである炭酸ガスレーザ
ーを採用すれば、金属に対して反射率の高いレーザー光
が得られ、しかも樹脂やガラスクロス等に関しては良好
な切断ができる。このため、基材層(12)側から金属層
(11)側へ、レーザー光を照射すれば、金属層(11)を
傷つけることなく、基材層(12)のみが選択的に切断さ
れるのである。従って、基材層(12)の厚さが多少変動
するような場合でも、レーザー光による切断は、必ず金
属層表面までで止められるため、切断の深さ制御が簡単
にしかも正確に行なわれるのである。
さらに、このレーザー光による加工はマスク(16)の
外周に位置する金属層(11)上の基材層(12)に対して
行なえばよく、マスク(16)上の基材層(12)に対して
は何等作業をする必要がないため、この加工作業は非常
に短時間内に完了するものである。
また、このレーザー光による加工は非接触加工である
から、加工作業における工具の損傷を全く無視すること
ができるため安定した加工が行なえるのである。
さらに、また、最終工程において、切断された基材層
(12)の切口及びその近傍の金属層(11)は、ジェット
スクラブ研磨によって研磨されるため、これらの部分に
付着したレーザー光の熱による変質物を簡単に除去で
き、よって、微塵等が発生せず、信頼性の高い電子部品
搭載用基板(10)を得ることが可能となるのである。
(実施例) 次に、本発明に係る製造方法を図面に示した実施例に
従って詳細に説明する。
実施例1 第1図、第2図、及び第3図の(a)〜(d)には、
本発明の実施例1が示してある。
第1図及び第2図に示したものは、複数のアウターリ
ード(17a)の内側に内部接続部(11C)を一体的に形成
し、この内部接続部(11C)の両側に基材層(12)を一
体的に設けることにより、基材層(12)から各アウター
リード(17a)を突出させるとともに、基材の少なくと
もいずれか一方に形成した導体回路(14)とアウターリ
ード(17a)とを電気的に接続した電子部品搭載用基板
(10)である。
この電子部品搭載用基板(10)は、電子部品(20)と
アウターリード(17a)との電気的接続を、基材層(1
2)上の導体回路(14)を介して行なう形式のものであ
り、特に金属層(11)としてアウターリード(17a)と
内部接続部(11C)とを一体的に形成したものを採用し
ている。従って、この電子部品搭載用基板(10)におい
ては、金属層(11)を構成している内部接続部(11C)
の両側に基材層(12)が一体的に設けてあり、アウター
リード(17a)はこの基材層(12)から外方に突出して
いるのである。そして、この電子部品搭載用基板(10)
は、基材層(12)上の導体回路(14)と、アウターリー
ド(17a)とを、内部接続部(11C)を通して設けたスル
ーホール(15)により、電気的に接続してあることを特
徴とするものである。
この電子部品搭載用基板(10)の製造方法について第
3図を参照して以下に説明する。
先ず、リードフレーム材をエッチング加工して形成し
たリードフレーム(17)(これは金属層(11)に該当す
るものである)のアウターリード(17a)となるべき部
分の両面をおおうようにマスク(16)を配置し、さらに
その外側にプリプレグ、銅箔の順で重ね合わせていき、
これらをプレスで熱圧着して、積層一体化させる。これ
によって、第3図の(a)に示すように、アウターリー
ド(17a)となるべき部分において、マスク(16)によ
って基材層(12)との積層一体化が阻止されていて、リ
ードフレーム(17)が基材層(12)に埋設された形状の
基板が形成される。
この実施例1では、リードフレーム材として厚さ0.25
mmの銅合金板を使用し、プリプレグとしてガラスクロス
にビスマレイミドトリアジン樹脂を含浸させて半硬化状
態にした、所謂ガラストリアジンプリプレグを使用し
た。また、マスク(16)としては、厚さ50μmのポリフ
ェニレンサルファイドフィルム、所謂PPSを使用した。
次に、基材層(12)表面に形成する導体回路(14)と
アウターリード(17a)とを電気的に接続させるため
の、スルーホール(15)を、ドリルによる穴明で形成
し、その内壁に銅めっきを施す。
その後、エッチングによって基材層(12)表面に導体
回路(14)を形成すると、第3図の(b)に示すような
基板が形成される。
次いで、炭酸ガスレーザーを用いてマスク(16)の外
周に位置する金属層(11)上の基材層(12)を切断する
ことによって、マスク(16)の外周に、マスク(16)上
の基材層(12)と他の基材層(12)とを確実に分離する
溝を形成すると、マスク(16)とアウターリード(17
a)とは接着されていないため、アウターリード(17a)
上のマスク(16)及び基材層(12)は他の部分と完全に
分離された状態になる。
裏面からも同様なレーザー加工を施せば、第3図の
(c)に示すような基板が形成される。
次いで、アウターリード(17a)上のマスク(16)及
び基材層(12)を剥離する。
最後に、第3図の(d)に示すように、切断された基
材層(12)の切口(切断端面)及びその近傍の金属層
(11)(本実施例ではアウターリード(17a))をジェ
ットスクラブ研磨により研磨すれば、第2図に示したよ
うな電子部品搭載用基板(10)が形成されるのである。
なお、ここで使用したジェットスクラブ研磨は、粒径
220番程の炭化珪素の粒子を水に20%程の濃度に撹拌
し、これをノズルにより2.0kg/cm2の圧力で吐出して行
った。
このような方法で形成された電子部品搭載用基板(1
0)においては、レーザー光によってアウターリード(1
7a)に傷がつけられるようなことはないため、アウター
リード(17a)の折り曲げ強度や引き抜き強度等の物理
的強度に係る性能が劣化されることはない。
また、この方法により製造された電子部品搭載用基板
(10)のアウターリード(17a)間の絶縁抵抗は、ジェ
ットスクラブ研磨をしない状態のものと比較して1オー
ダーの向上が確認された。
実施例2 次に、本発明の実施例2を第4図及び第5図に従って
説明する。第4図に示す電子部品搭載用基板(10)は電
子部品(20)を搭載するための凹部(13)や、電子部品
(20)から発生した熱を大気中へ放散させるための放熱
部(18)を有するものであり、その製造方法について第
5図を参照して以下に説明する。
先ず、厚さ1.0mmのアルミニウム板(11B)の金属露出
部(11A)となるべき部分にマスク(16)を配置し、そ
の外側に接着シート(12a)と基材層(12)を重ね、プ
レスで熱圧着して、アルミニウム板(11B)と基材層(1
2)を積層一体化させ、第5図の(a)に示すような基
板が形成される。
ここでは、マスク(16)として厚さ25μmのアルミニ
ウム箔を使用し、接着シート(12a)としてエポキシ樹
脂を主成分とした半硬化状態のフィルムを使用した。ま
た、基材層(12)としては、ガラスエポキシプリプレグ
を完全に硬化させたものを使用した。
次に、炭酸ガスレーザーを用いて、マスク(16)の外
周に位置する、金属層(11)上の基材層(12)を切断し
て、第5図の(b)に示すような基板が形成される。
次いで、金属露出部(11A)上のマスク(16)及び基
材層(12)を剥離する。
最後に、実施例1と同様に、第5図の(d)に示すよ
うに、切断された基材層(12)の切口及びその近傍の金
属層(11)(金属露出部(11A))をジェットスクラブ
研磨により研磨すれば、金属層(11)が露出した電子部
品搭載用の凹部(13)や放熱部(18)が形成される。
むろん、この放熱部(18)は電子部品搭載用基板(1
0)の両面に形成することができ、その場合より高い放
熱性を得ることができる。
(発明の効果) 以上詳述した通り、本発明においては、上記実施例に
て例示した如く、 「金属層に対して基材層を一体化して、この基材層か
ら前記金属層の所定の部分を次の各工程を経て露出させ
ることにより構成される電子部品搭載用基板の製造方
法。
(イ)露出部となるべき部分の金属層と基材層との間に
マスクを配置してから、前記金属層に対して前記基材層
を一体化する工程; (ロ)前記マスクの周囲に位置する金属層上の基材層に
対して、この基材層側から前記金属層側にレーザー光を
照射し、前記マスクの周囲の基材層を切断する工程; (ハ)前記マスク上の基材層をこのマスクとともに剥離
する工程; (ニ)少なくとも切断された前記基材層の切口及びその
近傍の金属層をジェットスクラブ研磨により研磨する工
程」である。
従って、この発明によれば、レーザー光による研削加
工が部分的であっても、電子部品搭載用基板における金
属露出部の形成を金属層を傷つけることなく、比較的広
い面積にわたって確実かつ短時間に行なうことができる
と共に、微塵が発生せず、信頼性の高い電子部品搭載用
基板を容易に製造することができるのである。
すなわち、本発明に係る製造方法によれば、電子部品
搭載用基板を構成している金属露出部の形成を確実かつ
短時間内に行なうことができるだけでなく、レーザー光
による非接触加工であるから、加工作業における工具の
損傷を全く無視できる。
また、金属露出部となるべき部分にマスクを配置する
ため、金属層と基材層を一体化する時に、金属露出部と
なるべき部分の表面に樹脂が付着することはないから、
例えば熱圧着時の流れ性が比較的高い接着シートを採用
することができる。従って、耐熱性、耐薬品性、耐湿性
等の性能が高い接着シートを用いることができ、結果的
には信頼性の高い電子部品搭載用基板を得ることができ
る。
さらに、金属に比べて樹脂に対する切断能力が非常に
優れているというレーザー光特性により、基材層が完全
に切断されていても、金属層には傷をつけることがない
ため、切断の深さ制御が確実に行なえるとともに、金属
層の物理的強度に係る性能も劣化させることはない。
加えて、切断された基材層の切口及びその近傍の金属
層は、ジェットスクラブ研磨によって研磨されるため、
これらの部分に付着したレーザー光の熱による変質物を
簡単に除去でき、よって、微塵等が発生せず、信頼性の
高い電子部品搭載用基板を得ることができる。
【図面の簡単な説明】
第1図は本発明に係る製造方法によって形成した電子部
品搭載用基板の部分拡大平面図、第2図は第1図のII−
II線に沿ってみた断面図、第3図の(a)〜(d)のそ
れぞれは第1図及び第2図に示した電子部品搭載用基板
の製造途中経過を示す部分拡大断面図、第4図は本発明
に係る製造方法によって形成した別の電子部品搭載用基
板の斜視図、第5図の(a)〜(d)のそれぞれは第4
図に示した電子部品搭載用基板の製造途中経過を示す部
分拡大断面図、第6図の(a)〜(d)のそれぞれは本
発明に係る製造方法によって形成したさらに別の電子部
品搭載用基板の製造途中経過を示す部分拡大断面図、第
7図は電子部品搭載用基板の一例を示す断面図である。 符号の説明 10……電子部品搭載用基板、11……金属層、11A……金
属露出部、11C……内部接続部、12……基材層、12a……
接着シート、12b……プリプレグ、13……凹部、14……
導体回路、15……スルーホール、16……マスク、17……
リードフレーム、17a……アウターリード、18……放熱
部、20……電子部品。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】金属層に対して基材層を一体化して、この
    基材層から前記金属層の所定の部分を次の各工程を経て
    露出させることにより構成される電子部品搭載用基板の
    製造方法。 (イ)露出部となるべき部分の金属層と基材層との間に
    マスクを配置してから、前記金属層に対して前記基材層
    を一体化する工程; (ロ)前記マスクの周囲に位置する金属層上の基材層に
    対して、この基材層側から前記金属層側にレーザー光を
    照射し、前記マスクの周囲の基材層を切断する工程; (ハ)前記マスク上の基材層をこのマスクとともに剥離
    する工程; (ニ)少なくとも切断された前記基材層の切口及びその
    近傍の金属層をジェットスクラブ研磨により研磨する工
    程。
JP2286573A 1990-10-23 1990-10-23 電子部品搭載用基板の製造方法 Expired - Lifetime JP2913069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2286573A JP2913069B2 (ja) 1990-10-23 1990-10-23 電子部品搭載用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2286573A JP2913069B2 (ja) 1990-10-23 1990-10-23 電子部品搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
JPH04159764A JPH04159764A (ja) 1992-06-02
JP2913069B2 true JP2913069B2 (ja) 1999-06-28

Family

ID=17706165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2286573A Expired - Lifetime JP2913069B2 (ja) 1990-10-23 1990-10-23 電子部品搭載用基板の製造方法

Country Status (1)

Country Link
JP (1) JP2913069B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483100A (en) * 1992-06-02 1996-01-09 Amkor Electronics, Inc. Integrated circuit package with via interconnections formed in a substrate

Also Published As

Publication number Publication date
JPH04159764A (ja) 1992-06-02

Similar Documents

Publication Publication Date Title
JP2676112B2 (ja) 電子部品搭載用基板の製造方法
JP5064210B2 (ja) 電子モジュール及びその製造方法
JP3983146B2 (ja) 多層配線基板の製造方法
JP4387336B2 (ja) ハーフエッチングされたはんだボールパッド及び切断されたメッキラインを具備するbgaパッケージ及びその製造方法
JP5280079B2 (ja) 配線基板の製造方法
US6625880B2 (en) Method for producing printed wiring board
TWI435676B (zh) 佈線板之製造方法
US20050284658A1 (en) Components with posts and pads
US20060214277A1 (en) Semiconductor device and manufacturing method thereof
US20070045791A1 (en) Semiconductor device and manufacturing method thereof
US4908933A (en) Method of manufacturing a substrate for mounting electronic components
KR20040097899A (ko) 반도체 장치의 제조 방법
US6853060B1 (en) Semiconductor package using a printed circuit board and a method of manufacturing the same
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP2913069B2 (ja) 電子部品搭載用基板の製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP2900084B2 (ja) 電子部品搭載用基板の製造方法
JP4100685B2 (ja) 半導体装置
JP2010021369A (ja) 部品内蔵配線基板及びその製造方法
JP2020205331A (ja) 配線基板の製造方法及び積層構造
JPH08130372A (ja) 多層プリント配線板の製造方法
JP2001077488A (ja) 回路基板とその製造方法およびリードフレーム
JPH0786459A (ja) 半導体装置
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP2004063801A (ja) 配線基板の製造方法および同製造方法に使用される基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12