JPH07212692A

JPH07212692A - 液晶表示装置

Info

Publication number: JPH07212692A
Application number: JP2379694A
Authority: JP
Inventors: Yorihisa Suzuki; 順久鈴木
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1994-01-25
Filing date: 1994-01-25
Publication date: 1995-08-11

Abstract

(57)【要約】【目的】基板の外形寸法が小さく、制御信号の歪や遅
延を防止できる液晶表示装置を提供することを目的とし
ている。【構成】ガラス基板２１上に少なくとも液晶表示部２
２とデータライン駆動回路２３ａ〜２３ｎが形成され、
各データライン駆動回路２３ａ〜２３ｎは各データライ
ン駆動回路２３ａ〜２３ｎ間に形成された信号バス２５
ｂ〜２５ｎで接続されている。データライン駆動回路２
３ａにはインターフェイス回路２４からクロック信号Ｃ
ＬＫやサンプルホールド掃出信号ＯＥ等の制御信号が入
力され、各データライン駆動回路２３ａ〜２３ｎ-1は入
力される制御信号を次段のデータライン駆動回路２３ｂ
〜２３ｎに増幅して転送するバッファ回路を備えてい
る。したがって信号バス２５ａ〜２５ｎをデータライン
駆動回路２３ａ〜２３ｎの外側を這い回す必要がなく、
かつ制御信号を歪や遅延を生じさせることがなく、液晶
表示装置を小型化するとともに適切に駆動する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に関す
る。

【０００２】

【従来の技術】従来、液晶表示装置、例えば、ＣＯＧ
（Chip On Glass）による液晶表示装置は、図３に示す
ように、ガラス基板１上に液晶表示部２と、データライ
ン駆動回路３と、インターフェイス回路４と、図示しな
い走査ライン駆動回路と、が形成されている。

【０００３】液晶表示部２は、詳細には図示しないが、
液晶表示部２の形成されたガラス基板１上にマトリック
ス状に複数本のデータラインと走査ラインが形成されて
おり、各データラインと走査ラインの交点に、例えば、
ＴＦＴ（thin film transistor）で形成されたスイッチ
ング素子と液晶容量が形成されている。

【０００４】データライン駆動回路３は、複数のデータ
ライン駆動回路３ａ〜３ｎで構成されており、各データ
ライン駆動回路３ａ〜３ｎは、１つのチップで形成され
ている。各データライン駆動回路３ａ〜３ｎには、各デ
ータライン駆動回路３ａ〜３ｎの外側を這い回された信
号バス５を介してインターフェイス回路４からクロック
信号ＣＬＫ、サンプルホールド掃出信号ＯＥ及びサンプ
ルホールド開始信号ＳＲＴ等の各種制御信号（図４参
照）が入力されるとともに、データ線６（図４参照）を
介して表示データが入力される。

【０００５】すなわち、例えば、データライン駆動回路
３ａは、図４に示すように、シフトレジスタ１０、レベ
ルシフタ１１、サンプルホールド回路１２及び複数のイ
ンバータＩｎ１〜Ｉｎ８を備えており、サンプルホール
ド回路１２には、データ線６を介して前記基板１上に形
成されたマルチプレクサ１３で選択された表示データＶ
ＩＤＥＯ１〜ＶＩＤＥＯ３が入力される。

【０００６】上記シフトレジスタ１０には、直列接続さ
れたインバータＩｎ１、Ｉｎ２、直列接続されたインバ
ータＩｎ３、Ｉｎ４及び直列接続されたインバータＩｎ
５、Ｉｎ６が接続されており、前記インターフェイス回
路４からインバータＩｎ１、Ｉｎ２を介してクロック信
号ＣＬＫが、インバータＩｎ３、Ｉｎ４を介してサンプ
ルホールド掃出信号ＯＥが、さらに、インバータＩｎ
５、Ｉｎ６を介してサンプルホールド開始信号ＳＲＴが
入力される。そして、シフトレジスタ１０は、サンプル
ホールド開始信号ＳＲＴが入力されると、クロック信号
ＣＬＫを順次取り込んで、サンプルホールド掃出信号Ｏ
Ｅに同期して、レベルシフタ１１に出力する。

【０００７】レベルシフタ１１は、シフトレジスタ１０
から入力されるクロック信号ＣＬＫのレベルを上げてサ
ンプルホールド回路１２に出力する。

【０００８】サンプルホールド回路１２には、上述のよ
うにマルチプレクサ１３から表示データＶＩＤＥＯ１〜
ＶＩＤＥＯ３が入力されるとともに、インバータＩｎ
３、Ｉｎ４を介してインターフェイス回路４から上記サ
ンプルホールド掃出信号ＯＥが入力されており、サンプ
ルホールド回路１２は、その出力端子が前記液晶表示部
２の対応するデータラインに接続されている。サンプル
ホールド回路１２は、クロック信号ＣＬＫに同期してそ
のときマルチプレクサ１３から入力されている表示デー
タＶＩＤＥＯ１〜ＶＩＤＥＯ３をサンプルホールドし、
サンプルホールドした表示データＶＩＤＥＯ１〜ＶＩＤ
ＥＯ３をサンプルホールド掃出信号ＯＥに同期して上記
液晶表示部２の対応するデータラインに出力する。

【０００９】また、上記シフトレジスタ１０は、入力さ
れたサンプルホールド開始信号ＳＲＴを、直列接続され
たインバータＩｎ７、Ｉｎ８を介して次段のデータライ
ン駆動回路３ｂのシフトレジスタ１０に出力する。

【００１０】そして、このデータライン駆動回路３ａ以
降の各段のデータライン駆動回路３ｂ〜３ｎは、データ
ライン駆動回路３ａと同様に、直列接続されたクロック
信号ＣＬＫ用のインバータＩｎ１、Ｉｎ２、サンプルホ
ールド掃出信号ＯＥ用のインバータＩｎ３、Ｉｎ４、シ
フトレジスタ１０、レベルシフタ１１及びサンプルホー
ルド回路１２を備えており、制御信号のうちクロック信
号ＣＬＫとサンプルホールド掃出信号ＯＥは、データラ
イン駆動回路３ａ〜３ｎの外側を這い回された信号バス
５を通して直接インターフェイス回路４からインバータ
Ｉｎ１、Ｉｎ２及びインバータＩｎ３、Ｉｎ４に入力さ
れる。したがって、データライン駆動回路３ａ以降の各
段のデータライン駆動回路３ｂ〜３ｎは、データライン
駆動回路３ａと同様の動作を行って、表示データＶＩＤ
ＥＯ１〜ＶＩＤＥＯ３をサンプルホールドし、データラ
インに供給する。

【００１１】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶表示装置にあっては、インターフェイス
回路４から出力された制御信号の多くが、データライン
駆動回路３ａ〜３ｎの外側を這い回された信号バス５を
通して各データライン駆動回路３ａ〜３ｎに直接入力さ
れるようになっていたため、信号バス５をデータライン
駆動回路３ａ〜３ｎの外側を這い回す分だけガラス基板
１の外形寸法が大きくなるととともに、制御信号が這い
回された信号バス５を通過する間に歪が発生したり、遅
延を生じ、液晶表示装置の適切な駆動を妨げるという問
題があった。

【００１２】そこで、本発明は、上記実情に鑑みてなさ
れたもので、その第１の目的は、液晶表示装置の形成さ
れる基板の外形寸法をより小型化することのできる液晶
表示装置を提供することであり、その第２の目的は、制
御信号の歪や遅延を防止して、適切な駆動を行うことの
できる液晶表示装置を提供することである。

【００１３】

【課題を解決するための手段】本発明の液晶表示装置
は、基板上に形成された走査ラインとデータラインの各
交点に表示素子をマトリックス状に配置した液晶表示パ
ネルを備えた液晶表示装置において、前記基板上に複数
個形成され信号ラインを通して入力される所定の制御信
号に基づいて前記走査ラインあるいは前記データライン
を介して前記表示素子を駆動する各駆動回路が、前記入
力される制御信号を増幅して次段の駆動回路に出力する
バッファ回路を内蔵することにより、上記目的を達成し
ている。

【００１４】この場合、例えば、請求項２に記載するよ
うに、前記駆動回路は、クロック信号、サンプルホール
ド開始信号及びサンプルホールド掃出信号等により表示
データを前記データラインに供給するデータライン駆動
回路であり、前記バッファ回路は、少なくとも前記クロ
ック信号及び前記サンプルホールド掃出信号を増幅して
次段のデータライン駆動回路に出力するものであっても
よい。

【００１５】また、例えば、請求項３に記載するよう
に、前記駆動回路は、クロック信号等により走査電圧を
前記走査ラインに供給する走査ライン駆動回路であり、
前記バッファ回路は、少なくとも前記クロック信号を増
幅して次段の走査ライン駆動回路に出力するものであっ
てもよい。

【００１６】さらに、例えば、請求項４に記載するよう
に、前記駆動回路は、クロック信号、サンプルホールド
開始信号及びサンプルホールド掃出信号等により表示デ
ータを前記データラインに供給するデータライン駆動回
路と、クロック信号等により走査電圧を前記走査ライン
に供給する走査ライン駆動回路と、であり、該データラ
イン駆動回路のバッファ回路は、少なくとも前記クロッ
ク信号及び前記サンプルホールド掃出信号を増幅して次
段のデータライン駆動回路に出力し、該走査ライン駆動
回路のバッファ回路は、少なくとも前記クロック信号を
増幅して次段の走査ライン駆動回路に出力するものであ
ってもよい。

【００１７】また、前記バッファ回路は、例えば、請求
項５に記載するように、インバータを用いていてもよ
い。

【００１８】

【作用】本発明によれば、基板上に液晶表示パネルとと
もに複数個形成され、信号ラインを通して入力される所
定の制御信号に基づいて液晶表示パネルの走査ラインあ
るいはデータラインを介して表示素子を駆動する駆動回
路が、前記入力される制御信号を増幅して次段の駆動回
路に出力するバッファ回路を内蔵しているので、信号ラ
インを駆動回路の外側を這い回すことなく、信号ライン
から制御信号を初段の駆動回路に入力すると、各駆動回
路から順次次段の駆動回路に制御信号を増幅して送るこ
とができ、基板の外形寸法を小さくすることができると
ともに、制御信号の歪や遅延を防止して、液晶表示装置
を適切に駆動することができる。

【００１９】そして、請求項２に記載するように、駆動
回路を、クロック信号、サンプルホールド開始信号及び
サンプルホールド掃出信号等により表示データをデータ
ラインに供給するデータライン駆動回路とし、このデー
タライン駆動回路が、少なくともクロック信号及びサン
プルホールド掃出信号を増幅して次段のデータライン駆
動回路に出力するバッファ回路を内蔵するようにする
と、データライン駆動回路側の基板の外形寸法を小さく
することができるとともに、クロック信号やサンプルホ
ールド掃出信号の歪や遅延を防止することができ、表示
データを適切にサンプルホールドして、適切な表示デー
タにより液晶表示装置を駆動することができる。

【００２０】また、請求項３に記載するように、駆動回
路を、クロック信号等により走査電圧を前記走査ライン
に供給する走査ライン駆動回路とし、この走査ライン駆
動回路が、少なくとも前記クロック信号を増幅して次段
の走査ライン駆動回路に出力するバッファ回路を備える
ようにすると、走査ライン駆動回路側の基板の外形寸法
を小さくすることができるとともに、クロック信号等の
歪や遅延を防止して、適切な走査を行うことができ、適
切な表示を行うことができる。

【００２１】さらに、請求項４に記載するように、駆動
回路が、クロック信号、サンプルホールド開始信号及び
サンプルホールド掃出信号等により表示データを前記デ
ータラインに供給するデータライン駆動回路と、クロッ
ク信号等により走査電圧を前記走査ラインに供給する走
査ライン駆動回路と、であり、該データライン駆動回路
が、少なくとも前記クロック信号及び前記サンプルホー
ルド掃出信号を増幅して次段のデータライン駆動回路に
出力するバッファ回路を内蔵し、該走査ライン駆動回路
が、少なくとも前記クロック信号を増幅して次段の走査
ライン駆動回路に出力するバッファ回路を内蔵するよう
にすると、データライン駆動回路側と走査ライン駆動回
路側の双方の基板の外形寸法を小さくすることができる
とともに、表示データを適切にサンプルホールドすると
ともに、適切な走査を行うことができ、より一層適切な
表示を行うことができる。

【００２２】また、バッファ回路を、請求項５に記載す
るように、インバータで形成すると、バッファ回路を簡
単に、かつ安価に形成することができ、適切な表示を行
うことのできる小型の液晶表示装置を安価なものとする
ことができる。

【００２３】

【実施例】以下、本発明の好適な実施例を図を参照して
説明する。

【００２４】図１及び図２は、本発明の液晶表示装置の
一実施例を示す図であり、本実施例は、データライン駆
動回路に本発明を適用したものである。

【００２５】まず、本実施例の構成を説明する。

【００２６】図１において、液晶表示装置２０は、例え
ば、ＣＯＧ（Chip On Glass）方式により製造されてお
り、ガラス基板２１上に液晶表示部（液晶表示パネル）
２２、データライン駆動回路２３、インターフェイス回
路２４及び図示しない走査ライン駆動回路等が形成され
ている。

【００２７】液晶表示部２２は、詳細には図示しない
が、液晶表示部２２の形成されたガラス基板２１上にマ
トリックス状に複数本のデータラインと走査ラインが形
成されており、各データラインと走査ラインの交点に、
例えば、ＴＦＴ（thin film transistor）で形成された
スイッチング素子と液晶容量（表示素子）が形成されて
いる。

【００２８】データライン駆動回路２３は、複数のデー
タライン駆動回路２３ａ〜２３ｎで構成されており、各
データライン駆動回路２３ａ〜２３ｎは、１つのチップ
で形成されて、その入出力端子とガラス基板２１上の各
配線とは、ワイヤボンディング等により接続されてい
る。

【００２９】初段のデータライン駆動回路２３ａには、
信号バス（信号ライン）２５ａを介してインターフェイ
ス回路２４からクロック信号ＣＬＫ、サンプルホールド
掃出信号ＯＥ及びサンプルホールド開始信号ＳＲＴ等の
各種制御信号（図２参照）が入力されるとともに、デー
タ線２６（図２参照）を介して表示データＶＩＤＥＯ１
〜ＶＩＤＥＯ３が入力される。各データライン駆動回路
２３ａ〜２３ｎは、それぞれ隣接するデータライン駆動
回路２３ａ〜２３ｎと信号バス（信号ライン）２５ｂ〜
２５ｎにより接続されている。

【００３０】そして、この信号バス２５ａ〜２５ｎは、
データライン駆動回路２３ａ〜２３ｎの外側を這い回さ
れることなく、隣接するデータライン駆動回路２３ａ〜
２３ｎ間に形成されており、各データライン駆動回路２
３ａ〜２３ｎ-1は、順次制御信号（クロック信号ＣＬ
Ｋ、サンプルホールド掃出信号ＯＥ及びサンプルホール
ド開始信号ＳＲＴ）を次段のデータライン駆動回路２３
ｂ〜２３ｎに増幅して転送する。

【００３１】すなわち、例えば、データライン駆動回路
２３ａは、図２に示すように、シフトレジスタ３０、レ
ベルシフタ３１、サンプルホールド回路３２、バッファ
回路３３及び複数のインバータＩｎ１１〜Ｉｎ１８を備
えており、サンプルホールド回路３２には、データ線２
６を介して前記基板２１上に形成されたマルチプレクサ
３４で選択された表示データＶＩＤＥＯ１〜ＶＩＤＥＯ
３が入力される。

【００３２】上記シフトレジスタ３０には、直列接続さ
れたインバータＩｎ１１、Ｉｎ１２、直列接続されたイ
ンバータＩｎ１３、Ｉｎ１４及び直列接続されたインバ
ータＩｎ１５、Ｉｎ１６が接続されており、前記インタ
ーフェイス回路２４からインバータＩｎ１１、Ｉｎ１２
を介してクロック信号ＣＬＫが、インバータＩｎ１３、
Ｉｎ１４を介してサンプルホールド掃出信号ＯＥが、さ
らに、インバータＩｎ１５、Ｉｎ１６を介してサンプル
ホールド開始信号ＳＲＴが入力される。

【００３３】シフトレジスタ３０は、インバータＩｎ１
５、Ｉｎ１６を介して入力されたサンプルホールド開始
信号ＳＲＴを次段のデータライン駆動回路２３ｂに出力
する。

【００３４】そして、シフトレジスタ３０は、サンプル
ホールド開始信号ＳＲＴが入力されると、クロック信号
ＣＬＫを順次取り込んで、サンプルホールド掃出信号Ｏ
Ｅに同期してレベルシフタ３１に出力する。

【００３５】レベルシフタ３１は、シフトレジスタ３０
から入力されるクロック信号ＣＬＫのレベルを上げてサ
ンプルホールド回路３２に出力する。

【００３６】サンプルホールド回路３２には、上述のよ
うにマルチプレクサ３４から表示データＶＩＤＥＯ１〜
ＶＩＤＥＯ３が入力されるとともに、インバータＩｎ１
３、Ｉｎ１４を介してインターフェイス回路２４から上
記サンプルホールド掃出信号ＯＥが入力されており、サ
ンプルホールド回路３２は、その出力端子が前記液晶表
示部２２の対応するデータラインに接続されている。

【００３７】サンプルホールド回路３２は、クロック信
号ＣＬＫに同期して、そのときマルチプレクサ３４から
入力されている表示データＶＩＤＥＯ１〜ＶＩＤＥＯ３
をサンプルホールドし、サンプルホールドした表示デー
タＶＩＤＥＯ１〜ＶＩＤＥＯ３をサンプルホールド掃出
信号ＯＥに同期して上記液晶表示部２２の対応するデー
タラインに出力する。

【００３８】前記バッファ回路３３は、クロック信号Ｃ
ＬＫ用のインバータＩｎ２１、Ｉｎ２２と、サンプルホ
ールド掃出信号ＯＥ用のインバータＩｎ２３、Ｉｎ２４
と、で構成されており、インバータＩｎ２１とインバー
タＩｎ２２及びインバータＩｎ２３とインバータＩｎ２
４は、それぞれ直列接続されている。

【００３９】インバータＩｎ２１は、内部信号ライン３
５によりクロック信号ＣＬＫ用のインバータＩｎ１２に
接続されており、インターフェイス回路２４から出力さ
れたクロック信号ＣＬＫは、インバータＩｎ１１、Ｉｎ
１２及び内部信号ライン３５を介してインバータＩｎ２
１に入力される。インバータＩｎ２１とインバータＩｎ
２２は、入力されるクロック信号ＣＬＫを増幅して、信
号バス２５ｂを通して次段のデータライン駆動回路２３
ｂに出力する。

【００４０】インバータ２３は、内部信号ライン３６に
よりサンプルホールド掃出信号ＯＥ用のインバータＩｎ
１４に接続されており、インターフェイス回路２４から
出力されたサンプルホールド掃出信号ＯＥは、インバー
タＩｎ１３、Ｉｎ１４及び内部信号ライン３６を介して
インバータＩｎ２３に入力される。インバータＩｎ２３
とインバータＩｎ２４は、入力されるクロック信号ＣＬ
Ｋを増幅して、信号バス２５ｂを通して次段のデータラ
イン駆動回路２３ｂに出力する。

【００４１】そして、このデータライン駆動回路２３ａ
以降の各段のデータライン駆動回路２３ｂ〜２３ｎ-1
は、データライン駆動回路２３ａと同様に、直列接続さ
れたクロック信号ＣＬＫ用のインバータＩｎ１１、Ｉｎ
１２、サンプルホールド掃出信号ＯＥ用のインバータＩ
ｎ１３、Ｉｎ１４、サンプルホールド開始信号ＳＲＴ用
のインバータＩｎ１５、Ｉｎ１６、シフトレジスタ３
０、レベルシフタ３１、サンプルホールド回路３２及び
バッファ回路３３等を備えており、制御信号であるクロ
ック信号ＣＬＫとサンプルホールド掃出信号ＯＥを、バ
ッファ回路３３で増幅した後、信号バス２５ｃ〜２５ｎ
を通して次段のデータライン駆動回路２３ｃ〜２３ｎの
インバータＩｎ１１、Ｉｎ１２及びインバータＩｎ１
３、Ｉｎ１４に出力する。

【００４２】また、最終段のデータライン駆動回路２３
ｎは、バッファ回路３３を備えていない点を除けば、他
のデータライン駆動回路２３ａ〜２３ｎ-1と同様の構成
である。すなわち、最終段のデータライン駆動回路２３
ｎは、制御信号を次段に増幅して出力する必要がないた
め、バッファ回路３３を備えている必要がない。但し、
チップの形成上、バッファ回路３３を取り除いたデータ
ライン駆動回路２３ｎを形成するよりも、他のデータラ
イン駆動回路２３ａ〜２３ｎ-1と同一の回路構成のデー
タライン駆動回路２３ｎを形成する方が、簡単で、安価
であるときには、他のデータライン駆動回路２３ａ〜２
３ｎ-1と同一のものを形成してもよく、この場合、次段
への信号バスの配線を行わないだけである。

【００４３】次に、本実施例の動作を説明する。本実施
例は、各データライン駆動回路２３ａ〜２３ｎ-1が入力
される制御信号を増幅して次段のデータライン駆動回路
２３ｂ〜２３ｎに出力するバッファ回路３３を備えてい
るところにその特徴がある。

【００４４】以下、このデータライン駆動回路２３ａ〜
２３ｎの動作を中心に説明する。

【００４５】液晶表示装置２０は、図示しない外部制御
回路から、データライン側のインターフェイス回路２４
にクロック信号ＣＬＫ、サンプルホールド掃出信号Ｏ
Ｅ、サンプルホールド開始信号ＳＲＴ等の制御信号が入
力されるとともに、走査ライン側のインターフェイス回
路（図示略）に液晶表示部２２の走査に必要な制御信
号、例えば、クロック信号等が入力され、また、表示デ
ータＶＩＤＥＯ１〜ＶＩＤＥＯ３が入力される。

【００４６】インターフェイス回路２４は、入力された
制御信号を初段のデータライン駆動回路２３ａに信号バ
ス２５ａを通して出力し、初段のデータライン駆動回路
２３ａでは、入力された制御信号のうち、クロック信号
ＣＬＫがインバータＩｎ１１、Ｉｎ１２を介してシフト
レジスタ３０に、サンプルホールド掃出信号ＯＥがイン
バータＩｎ１３、Ｉｎ１４を介してシフトレジスタ３０
及びサンプルホールド回路３２に、サンプルホールド開
始信号ＳＲＴがインバータＩｎ１５、Ｉｎ１６を介して
シフトレジスタ３０に入力される。

【００４７】シフトレジスタ３０は、サンプルホールド
開始信号ＳＲＴが入力されると、サンプルホールド掃出
信号ＯＥに同期して、クロック信号ＣＬＫを順次取り込
んで、レベルシフタ３１に出力する。

【００４８】レベルシフタ３１は、シフトレジスタ３０
から入力されるクロック信号ＣＬＫのレベルを上げてサ
ンプルホールド回路３２に出力する。

【００４９】サンプルホールド回路３２は、クロック信
号ＣＬＫに同期して、マルチプレクサ３４からそのとき
入力されている表示データＶＩＤＥＯ１〜ＶＩＤＥＯ３
をサンプルホールドし、サンプルホールドした表示デー
タＶＩＤＥＯ１〜ＶＩＤＥＯ３をサンプルホールド掃出
信号ＯＥに同期して対応する液晶表示部２２のデータラ
インに出力する。

【００５０】液晶表示部２２では、データライン駆動回
路２３ａから表示データＶＩＤＥＯ１〜ＶＩＤＥＯ３が
供給されると、そのとき走査ライン駆動回路により選択
されているＴＦＴがオンとなって、供給された表示デー
タＶＩＤＥＯ１〜ＶＩＤＥＯ３がオンしているＴＦＴを
介して液晶容量に供給され、表示駆動される。

【００５１】そして、上述のように、クロック信号ＣＬ
Ｋ用のインバータＩｎ１２は、内部信号ライン３５によ
りバッファ回路３３のインバータＩｎ２１に接続されて
おり、サンプルホールド掃出信号ＯＥ用のインバータＩ
ｎ１４は、内部信号ライン３６によりバッファ回路３３
のインバータＩｎ２３に接続されている。

【００５２】したがって、データライン駆動回路２３ａ
は、入力されたクロック信号ＣＬＫをインバータＩｎ１
１、Ｉｎ１２及び内部信号ライン３５を介してバッファ
回路３３のインバータＩｎ２１に転送し、インバータＩ
ｎ２１及びインバータＩｎ２２で増幅された後、次段の
データライン駆動回路２３ｂに出力する。

【００５３】また、データライン駆動回路２３ａは、入
力されたサンプルホールド掃出信号ＯＥをインバータＩ
ｎ１３、Ｉｎ１４及び内部信号ライン３６を介してバッ
ファ回路のインバータＩｎ２３に転送し、インバータＩ
ｎ２３及びインバータＩｎ２４で増幅した後、次段のデ
ータライン駆動回路２３ｂに出力する。

【００５４】尚、データライン駆動回路２３ａは、入力
されたサンプルホールド開始信号ＳＲＴをシフトレジス
タ３０を介してインバータＩｎ１７に出力し、インバー
タＩｎ１７に直列接続されたインバータＩｎ１８を介し
て次段のデータライン駆動回路２３ｂに出力する。

【００５５】このデータライン駆動回路２３ａ以降の各
データライン駆動回路２３ｂ〜２３ｎ-1は、初段のデー
タライン駆動回路２３ａと同様に、前段のデータライン
駆動回路２３ａ〜２３ｎ-2から入力される制御信号に基
づいて表示データＶＩＤＥＯ１〜ＶＩＤＥＯ３をサンプ
ルホールドしてデータラインに供給するとともに、入力
された制御信号、特に、クロック信号ＣＬＫ及びサンプ
ルホールド掃出信号ＯＥをバッファ回路３３で増幅した
後、データライン駆動回路２３ａ〜２３ｎ間に形成され
た制御バス２５ｂ〜２５ｎを介して次段のデータライン
駆動回路２３ｃ〜２３ｎに出力する。

【００５６】尚、最終段のデータライン駆動回路２３ｎ
は、前段のデータライン駆動回路２３ｎ-1から入力され
る制御信号に基づいて、同様に表示データＶＩＤＥＯ１
〜ＶＩＤＥＯ３をサンプルホールドしてデータラインに
供給するが、次段のデータライン駆動回路が接続されて
いないため、制御信号の次段のデータライン駆動回路へ
の出力を行わない。

【００５７】このように、ガラス基板２１上に液晶表示
部２２とともに複数個形成された各データライン駆動回
路２３ａ〜２３ｎ-1は、信号バス２５ａ〜２５ｎを通し
て入力される制御信号（クロック信号ＣＬＫ、サンプル
ホールド掃出信号ＯＥ及びサンプルホールド開始信号Ｓ
ＲＴ等）に基づいて液晶表示部２２のデータラインを介
して液晶を駆動するが、各データライン駆動回路２３ａ
〜２３ｎ-1は、前記入力される制御信号、特に、クロッ
ク信号ＣＬＫとサンプルホールド掃出信号ＯＥを増幅し
て次段のデータライン駆動回路２３ｂ〜２３ｎに出力す
るバッファ回路３３を内蔵しているので、信号バス２５
ａ〜２５ｎをデータライン駆動回路２３ａ〜２３ｎの外
側を這い回すことなく、信号バス２５ａから制御信号を
初段のデータライン駆動回路２３ａに入力すると、その
制御信号を順次次段のデータライン駆動回路２３ｂ〜２
３ｎに増幅して送ることができ、ガラス基板２１の外形
寸法を小さくすることができるとともに、制御信号の歪
や遅延を防止して、液晶表示装置２０を適切に駆動する
ことができる。

【００５８】そして、上記実施例では、特に、クロック
信号ＣＬＫ、サンプルホールド開始信号ＳＲＴ及びサン
プルホールド掃出信号ＯＥ等により表示データをデータ
ラインに供給するデータライン駆動回路２３ａ〜２３ｎ
に本発明を適用し、バッファ回路３３が、少なくともク
ロック信号ＣＬＫ及びサンプルホールド掃出信号ＯＥを
増幅して次段のデータライン駆動回路２３ｂ〜２３ｎに
出力しているので、データライン駆動回路２３ａ〜２３
ｎ側のガラス基板２１の外形寸法を小さくすることがで
きるとともに、クロック信号ＣＬＫやサンプルホールド
掃出信号ＯＥの歪や遅延を防止することができ、表示デ
ータＶＩＤＥＯ１〜ＶＩＤＥＯ３を適切にサンプルホー
ルドして、適切な表示データＶＩＤＥＯ１〜ＶＩＤＥＯ
３により液晶表示装置２０を駆動することができる。

【００５９】また、本実施例においては、バッファ回路
３３を、インバータで形成しているので、バッファ回路
３３を簡単に、かつ安価に形成することができ、適切な
表示を行うことのできる小型の液晶表示装置２０を安価
で、簡単な構造のものとすることができる。

【００６０】以上、本発明者によってなされた発明を好
適な実施例に基づき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００６１】例えば、上記実施例においては、データラ
イン駆動回路に適用しているが、これに限定されるもの
ではなく、クロック信号等により走査電圧を前記液晶表
示部２２の走査ラインに供給する走査ライン駆動回路に
適用してもよい。この場合、走査ライン駆動回路は、少
なくとも前記クロック信号を増幅して次段の走査ライン
駆動回路に出力するバッファ回路を内蔵する。したがっ
て、この場合には、走査ライン駆動回路側の基板の外形
寸法を小さくすることができるとともに、クロック信号
等の歪や遅延を防止して、適切な走査を行うことがで
き、適切な表示を行うことができる。

【００６２】また、上記実施例のデータライン駆動回路
２３ａ〜２３ｎと走査ライン駆動回路の双方に適用して
もよく、この場合、データライン駆動回路２３ａ〜２３
ｎが上記バッファ回路３３を備え、走査ライン駆動回路
が上記少なくともクロック信号を増幅して次段の走査ラ
イン駆動回路に出力するバッファ回路を備えている。し
たがって、この場合には、データライン駆動回路側と走
査ライン駆動回路側の双方の基板の外形寸法を小さくす
ることができるとともに、表示データを適切にサンプル
ホールドするとともに、適切な走査を行うことができ、
より一層適切な表示を行うことができる。

【００６３】

【発明の効果】本発明によれば、基板上に液晶表示パネ
ルとともに複数個形成され、信号ラインを通して入力さ
れる所定の制御信号に基づいて液晶表示パネルの走査ラ
インあるいはデータラインを介して表示素子を駆動する
駆動回路が、前記入力される制御信号を増幅して次段の
駆動回路に出力するバッファ回路を内蔵しているので、
信号ラインを駆動回路の外側を這い回すことなく、信号
ラインから制御信号を初段の駆動回路に入力すると、順
次次段の駆動回路に増幅して送ることができ、基板の外
形寸法を小さくすることができるとともに、制御信号の
歪や遅延を防止して、液晶表示装置を適切に駆動するこ
とができる。

【００６４】また、請求項２に記載するように、クロッ
ク信号、サンプルホールド開始信号及びサンプルホール
ド掃出信号等により表示データをデータラインに供給す
るデータライン駆動回路に適用し、このデータライン駆
動回路が、少なくともクロック信号及びサンプルホール
ド掃出信号を増幅して次段のデータライン駆動回路に出
力するバッファ回路を備えるようにすると、データライ
ン駆動回路側の基板の外形寸法を小さくすることができ
るとともに、クロック信号やサンプルホールド掃出信号
の歪や遅延を防止することができ、表示データを適切に
サンプルホールドして、適切な表示データにより液晶表
示装置を駆動することができる。

【００６５】さらに、請求項３に記載するように、クロ
ック信号等により走査電圧を前記走査ラインに供給する
走査ライン駆動回路に適用し、走査ライン駆動回路が、
少なくとも前記クロック信号を増幅して次段の走査ライ
ン駆動回路に出力するバッファ回路を備えるようにする
と、走査ライン駆動回路側の基板の外形寸法を小さくす
ることができるとともに、クロック信号等の歪や遅延を
防止して、適切な走査を行うことができ、適切な表示を
行うことができる。

【００６６】また、請求項４に記載するように、クロッ
ク信号、サンプルホールド開始信号及びサンプルホール
ド掃出信号等により表示データを前記データラインに供
給するデータライン駆動回路と、クロック信号等により
走査電圧を前記走査ラインに供給する走査ライン駆動回
路の双方に適用し、データライン駆動回路が、少なくと
も前記クロック信号及び前記サンプルホールド掃出信号
を増幅して次段のデータライン駆動回路に出力するバッ
ファ回路を備え、走査ライン駆動回路が、少なくとも前
記クロック信号を増幅して次段の走査ライン駆動回路に
出力するバッファ回路を備えるようにすると、データラ
イン駆動回路側と走査ライン駆動回路側の双方の基板の
外形寸法を小さくすることができるとともに、表示デー
タを適切にサンプルホールドするとともに、適切な走査
を行うことができ、より一層適切な表示を行うことがで
きる。

【００６７】さらに、バッファ回路を、請求項５に記載
するように、インバータで形成すると、バッファ回路を
簡単に、かつ安価に形成することができ、適切な表示を
行うことのできる小型の液晶表示装置を安価なものとす
ることができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の一実施例の回路図。

【図２】図１のデータライン駆動回路の詳細な回路図。

【図３】従来の液晶表示装置の一実施例の回路図。

【図４】図３のデータライン駆動回路の詳細な回路図。

【符号の説明】

２０液晶表示装置２１ガラス基板２２液晶表示部２３データライン駆動回路２３ａ〜２３ｎデータライン駆動回路２４インターフェイス回路２５ａ〜２５ｎ信号バス３０シフトレジスタ３１レベルシフタ３２サンプルホールド回路３３バッファ回路３４マルチプレクサＩｎ１１〜Ｉｎ１８インバータＩｎ２１〜Ｉｎ２４インバータ

Claims

【特許請求の範囲】

【請求項１】基板上に形成された走査ラインとデータラ
インの各交点に表示素子をマトリックス状に配置した液
晶表示パネルを備えた液晶表示装置において、前記基板上に複数個形成され信号ラインを通して入力さ
れる所定の制御信号に基づいて前記走査ラインあるいは
前記データラインを介して前記表示素子を駆動する各駆
動回路が、前記入力される制御信号を増幅して次段の駆
動回路に出力するバッファ回路を内蔵していることを特
徴とする液晶表示装置。
【請求項２】前記駆動回路は、クロック信号、サンプル
ホールド開始信号及びサンプルホールド掃出信号等によ
り表示データを前記データラインに供給するデータライ
ン駆動回路であり、前記バッファ回路は、少なくとも前
記クロック信号及び前記サンプルホールド掃出信号を増
幅して次段のデータライン駆動回路に出力することを特
徴とする請求項１記載の液晶表示装置。
【請求項３】前記駆動回路は、クロック信号等により走
査電圧を前記走査ラインに供給する走査ライン駆動回路
であり、前記バッファ回路は、少なくとも前記クロック
信号を増幅して次段の走査ライン駆動回路に出力するこ
とを特徴とする請求項１記載の液晶表示装置。
【請求項４】前記駆動回路は、クロック信号、サンプル
ホールド開始信号及びサンプルホールド掃出信号等によ
り表示データを前記データラインに供給するデータライ
ン駆動回路と、クロック信号等により走査電圧を前記走
査ラインに供給する走査ライン駆動回路と、であり、該
データライン駆動回路のバッファ回路は、少なくとも前
記クロック信号及び前記サンプルホールド掃出信号を増
幅して次段のデータライン駆動回路に出力し、該走査ラ
イン駆動回路のバッファ回路は、少なくとも前記クロッ
ク信号を増幅して次段の走査ライン駆動回路に出力する
ことを特徴とする請求項１記載の液晶表示装置。
【請求項５】前記バッファ回路は、インバータを用いて
いることを特徴とする請求項１から請求項４のいずれか
に記載の液晶表示装置。