JPH0720748U - コイン電話機 - Google Patents

コイン電話機

Info

Publication number
JPH0720748U
JPH0720748U JP005214U JP521494U JPH0720748U JP H0720748 U JPH0720748 U JP H0720748U JP 005214 U JP005214 U JP 005214U JP 521494 U JP521494 U JP 521494U JP H0720748 U JPH0720748 U JP H0720748U
Authority
JP
Japan
Prior art keywords
coin
lead
circuit
telephone
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP005214U
Other languages
English (en)
Other versions
JP2548237Y2 (ja
Inventor
エドワード クローチ ポール
ジョン ナハス ジョセフ
ヌグ ハワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH0720748U publication Critical patent/JPH0720748U/ja
Application granted granted Critical
Publication of JP2548237Y2 publication Critical patent/JP2548237Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M17/00Prepayment of wireline communication systems, wireless communication systems or telephone systems
    • H04M17/02Coin-freed or check-freed systems, e.g. mobile- or card-operated phones, public telephones or booths
    • H04M17/023Circuit arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Prepayment Telephone Systems (AREA)

Abstract

(57)【要約】 【目的】 本考案は、コイン電話機用のラインパワー制
御機に関する。 【構成】 本考案のコイン電話機は、コイン電話機への
コインの投入を検知してコイン投入情報を中央局に送信
するとともに、加入者ループからコイン電話機に流れる
電流レベルを検出してその電流レベルが所定のレベル以
下に落ちたときにコイン投入情報の送信処理の動作を禁
止し、かつ投入された全コインを利用者に返却するよう
動作するように構成される。

Description

【考案の詳細な説明】
【0001】
【考案の背景】
技術分野 本考案はコイン電話機、より詳細にはコイン電話機用のラインパワー制御器に 関する。
【0002】 先行技術の説明 過去10年間における電話会社の各種改善計画の結果、より利用者の要求に適 合し、運転経費を削減できるコインサービス技術上の大きな革新が達成された。 より具体的には、これら改善計画によって、コインサービスが前払い方式からダ イアルトーン優先動作に変更されるとともに、専用番号、例えば、“911”緊 急コードなどに対するフリーコインサービスが提供されるようになった。これに 加えて、設置場所が自由に選択でき、伝送能力も改善され、更に破壊や盗難も減 少してきたので単一スロット公衆電話機が導入されるに至った。この単一スロッ ト電話機はソリッドステート積算回路を使用して投入コインの勘定を行なうとと もに各種のコインに対応するトーンパルスを出力することによって自動コイン通 話を一層促進する。特に、TSPS(トラヒックサービスポジションシステム) 及びこの統合であるACTS(オートマチックコインテレホンシステム)の導入 によってオペレータの介入が押えられたので、コイン通話サービスの効率の向上 及びコスト低減は大きな成果をあげている。
【0003】 上述の各種計画によって多くの成果が達成されてはいるが、電話会社が修理要 員を設置現場に派遣せずにその公衆電話機の動作状態を確実に把握するまでには 至っていない。これら電話機の多くは野外の、場合によっては悪条件下に設置さ れている。さらに、修理要員が現場に行ってみても、いつも実際に故障している とは限らない。これらの理由から、コイン電話機の保守は電話会社にとって非効 率でコストのかさむ作業となっている。
【0004】 これらのことから、中央局からのループパワーによって動作するという点で現 存の電話方式と互換性を持ち、しかもコイン電話機として機能する前に電話機が 完全に動作するかを判定する総合動作チェックを実行できる機能を備えるコイン 電話機が要求される。さらに、電話が機能しない旨を中央局に通報する一方で、 故障の状況によっては限定された通話が可能な電話機が要求される。
【0005】 本考案のマイクロコンピュータ制御コイン電話機は現存の電気−機械変換方式 の繁雑さを解消するため電子技術を採用する。マイクロコンピュータの制御によ って、本電話機は不正なコイン通話の防止及びそれぞれのコイン判別を行なう。 また、このマイクロコンピュータは電話機の動作準備状態をチェックして電話機 が完全に動作してないかぎり、あるいは動作するまでコインがホッパ内に受け入 れられるのを防止し、動作してからコインボックスで徴収する。遠隔呼掛けが可 能となるようにローカルメモリが使用され、これによってコイン投入情報の記憶 及び中央局へのコイン投入信号の送信がコイン投入順に行なわれる。
【0006】 コイン電話機として完全に機能するのに必要なレベル以下にラインパワーが落 ちると、低パワー検出回路がコイン通話モードを会話及び発呼が可能な通常の旧 式電話機(POTS)モードに切り替える。同様に、シュートに故障が発生した とき、あるいはホッパが満杯になったときも電話機がPOTSモードに切り替え られる。POTSモードでは、電話機に投入されたコインは利用者に返却される 。
【0007】 ループ電流が零または動作レベル以下に落ちると、この状態が検出され電話機 内の基本回路以外の全てがオフにされ、中断あるいは電流レベルが落ちた間のパ ワーが節約される。低パワー動作状態で電話機が中央局からのコイン徴収あるい は返却信号を受信すると、この信号は記憶される。ループ電流が十分復帰したと き徴収信号が受信されると、メモリ内に記憶されているなかで前に送信されてな い全てのコイン情報に対するコイントーンが順番に中央局に送信される。返却信 号が受信されると、コインは利用者に返却される。
【0008】 本考案では、動作中の電話機の保守を行なうための業務通話は本電話機に組み 込まれた自動故障報告回路によって最小限になる。各呼出しにおいて、まず最初 にスタックコイン信号が中央局に供給され、一方マイクロコンピュータは電話回 路及びコインシュートを自動的にチェックし、これらが動作状態にあるか判定す る。これらが動作状態にあるときは、このスタックコイン信号は解除される。一 方マイクロコンピュータが回路あるいはシュートが動作状態にないことを検知し たときは、スタックコイン信号をそのまま残すことによって電話機がコイン電話 機として動作していないので修理要員が必要であることを中央局に知らせる。故 障の種類によっては、電話機からの料金不要通話は可能のままとなる。マイクロ コンピュータはPOSTモードにて行なわれるその後の通話時間中シュートを継 続してチェックする。なんらかの理由によってシュートの故障がシュート自体で 解消されたときは、マイクロコンピュータはスタックコイン信号を解除し、コイ ン電話機としての機能を再びセットする。
【0009】 本考案は以下の詳細な説明及び付随の図面によって一層明確に理解できよう。
【0010】実施例の説明 図面の図1及び図2には、本考案による信号器101、バリスタ102及び極 性ガード103を持つ電子式コイン電話機のブロック図を示すが、これらは本考 案によるコイン電話機と電話回線のチップ及びリング端子間の接続を示す。マイ クロコンピュータ110の制御でコインのホッペへの受け入れは電話機が完全に 機能しないかぎりあるいは機能するまで防止される。この状態はマイクロコンピ ュータ110によってコインシュート及び全コイン処理回路の動作準備完了をチ ェックすることよって判定される。
【0011】 この電話機にはさらに徴収あるいは返却検出器118が含まれ、電話機が中央 局からの徴収あるいは返却電圧を受信するとその旨を検出する。この情報は回路 論理セクションに提供されるが、セクションはこれに応答してコイン継電器12 0を起動して投入されたコインを徴収するかあるいはこれらを使用者に返却する 。
【0012】 VCC電源107は14mA定電流をVCCレール108に供給する。VCC電 源はモード制御回路400によってオン及びオフにされ、これによってループ電 流が不十分な場合活動ネットワーク215が会話専用モードにされ、電話機は会 話及び発信能力を持つ通常の旧式(POTS)機として動作する。電圧調整器1 09はVCCレールを所望の電圧に調整するのに使用される。マイクロコンピュ ータ110あるいは他の回路で使用されないVCC電源からの過剰電流は電圧調 整器109によって散逸される。下側しきい値検出器111はVCCレール10 8が2.5ボルトの所定の下側しきい値電圧以上であるかを判定する。このしき い値検出器の出力は状態制御器112によって電話機の状態のシーケンスを決定 するのに使用される。上側しきい値検出器113は下側しきい値検出器と同一の ものであるが、しきい値として2.5Vでなくそれより高い所定のしきい値を持 つ点が異なる。このしきい値検出器の出力も状態制御器112に提供される。
【0013】 状態制御器112はループパワー及びシステム要件に従って電話機内の論理回 路のシーケンスを適切に制御する。このセクションは関連するパワー供給をオン 及びオフすることによって論理回路のパワー制御を行なうとともに、他のコイン 処理回路を起動させる。状態制御器はまたマイクロコンピュータ110の制御回 線に対するインタフェースを提供する。これら回線はマイクロコンピュータ11 0をリセットするため、及びこれを低パワー状態に保持するために使用される。 これらはさらにタイマの時間切れや外部からの原因によるマイクロコンピュータ 110の中断、あるいは最終的にマイクロコンピュータにループパワーを消失し たことを通知し、マイクロコンピュータにパワーダウンシーケンスを開始させる ためにも使用される。
【0014】 状態制御器112はまた2個の内部メモリラッチ、つまり徴収あるいは返却( CR)ラッチとスリープラッチを介してループパワーが中断されている間にシス テムの状態を保持する。スリープラッチはループ中断の長さが新たな呼出しをす るのに十分であるか、あるいは単に短かい中断(同一の呼出)であるかをマイク ロコンピュータ110に通知するためのメモリ要素として設計される。CRラッ チは徴収あるいは返却信号が発生したか否かをマイクロコンピュータ110に通 知するのに使用される。さらに、状態制御器は電話機内の論理回路がオンにされ るたびに全てのそれらの論理回路に対してパワーオンリセット信号を供給する。
【0015】 DC等価回路(DCE)210によって電話機の電圧−電流特性は決定され、 これは電話機電圧の関数としてDC負荷間をスイッチイングすることによって達 成される。供給されるパワーが電話機の動作の各モードに要求されるパワー合計 を越えると、残りのパワーはDC等価回路によって散逸される。電話機入力電圧 を監視することによって、DC等価回路は全機能モードでの電話機動作最低電圧 を保持する。
【0016】 DC等価回路は2個の電流分路器分枝、つまり低電流分枝と高電流分枝から構 成される。低電流分枝は全機能モードでの電話機動作最低電圧を保持するのに要 求されるレベルシフトを行なう。電圧がこの点に達すると、高電流分路器分枝が 活動状態となる。この分枝の電流はモード制御回路400によって検出され、動 作の全機能モードに切り換えるのに十分なパワーが供給されているか否かを判定 するのに使用される。
【0017】 高電流分枝はリード104上のTPに接続し、低電流分枝はダーリントン対ト ランジスタ211及び212並びに抵抗体213を介してリード202上のT2 Pに接続する。
【0018】 ループ極性検出器122は電話機回路の極性を監視してマイクロコンピュータ 110に極性が正であるか否かの信号を供給する。オフ−フック附属検出器12 3は附属電話機がオフ−フックになるたびは回路論理218に制御信号を供給す る。A継電器222はループ電流が発生すると局接地を解除し、ループ電流が発 生しないときは局接地を行なう。
【0019】 発信音を出すために電話機にダイアル223が組込まれる。この用途に適する ダイアルは従来技術において周知のものである。これらダイアルの2つの例がそ れぞれ1980年4月1日に許可されたD.H.ネルソン(D.H.Nelson) の米国 特許第4,196,318号及び1982年10月5日に許可されたP.C.デ イビス(P.C.Davis)らの米国特許第4,352,958号に開示されている。
【0020】 投入されたコインが正規なものであるか、あるいはにせ物であるかを判定する ためにコインの物質組成をチェックするコイン判別回路224が提供される。更 にこの回路にはコインの寸法を測定するためのシュートLED226も使用され ている。コイン判別回路の回路構成は周知であり従来技術で提供され得るもので ある。適当な回路構成としては1973年6月26日に許可されたA.ヒンタス トッカー(A.Hinterstocker)の米国特許第3,741,363号及び1972年 8月8日に許可されたG.プラム(G.Prumm)の米国特許第3,682,286号 の2つがある。
【0021】 マイクロコンピュータ110の制御でコイン継電器120の動作を行なうコイ ンアクセプタ回路225が提供されている。この継電器への動作信号によってコ イン判別回路224で正規なものであると判定されたコインをホッパ内に入れる 動作を制御する。
【0022】 キャッシュボックス内のコイン徴収を正確にするためにキャッシュボックス検 出器227が提供される。これは機械スイッチを含むが、この検出器の状態はキ ャッシュボックスの扉を開けるごとに変更される。検出器はキャッシュボックス が交換されるまで全てのコイントーンに対して1700Hz及び2200Hzを伝送 し、交換が行なわれるたびに電話機にキャッシュボックスを取り付けている間は 周波数は1537Hz及び220Hzに変更される。キャッシュボックスが交換され ると、電話機は金庫が再び交換されるまで1700及び2200Hzに戻る。
【0023】 スイッチフック タイマは回路218の一部であり、送受器のオン フック時 間を測定するのに使用される。これが一定時間を越えると、コンピュータの一時 メモリ及び永久メモリの両方が消去され、新たな呼出が開始される。回路218 はスイッチフック115がオン−フック位置にあるとき電源を使用してコンデン サ114の充電を行なう。比較器回路はコンデンサ114の電圧を監視する。電 源及びコンデンサの値はコンデンサを1.5Vに充電するのに所望の所定時間が 過ぎるように選択される。コンデンサがこの電位に充電されると比較器の出力は 高値となり、送受器がオン−フック状態にされてから所望の時間が経過したこと を示す。 送受器がオン−フック状態にあるときは、コンデンサ114は接地される。こ れによってコンデンサの充電は防止され、コンデンサが1.5Vに達することが 妨げられる。
【0024】 論理パワー供給源は電話機に使用されるBIL論理ゲートに必要なパワーを供 給するのに使用される。パワー供給用として2個のレールがあり、1.2Vレー ルは論理回路にパワーを供給するが、それがこの論理回路の正の電圧となる。接 地用の定電流源からBILゲートに電流が供給され回路に信号を供給する。LI レールはスリープ期間に動作していなくてはならない論理回路にパワーを供給す る。これはループ中断の際に回路の停止及び回復の秩序性を確保するのに使用さ れる。 パワー供給源内にはさらにアクティブ プル−アップ及びプル−ダウン回路内 が組込まれる。これらは状態制御及び他の論理値供給においてこれら回路のトラ ンジスタを、パワーがそれらのベース リードから散逸されたとき、既知の状態 に保つのに使用される。
【0025】 図3及び図4には電話機の動作モード、つまり会話専用か全機能かを制御する ためのモード制御(MC)回路400が示される。電話機を全機能モードで動作 するのに十分なパワーの供給がないときは、モード制御回路400は全機能モー ド回路を動作不能にする。この状態では会話専用となるが、この会話専用モード においては、アクテイブ ネットワーク回路215のみにパワーが供給される。 モード制御回路400はまた会話専用モードで送信ドライブ電流を減少して低電 話機電流での動作を可能とし、またアクテイブ ネットワーク215内に位置す るAC等価回路によってセットされる最大利得を制御する。
【0026】 モード制御回路はDC等価回路210の高電流分枝内の抵抗体間に発生する電 圧を検出することによって全機能動作を行なうのに十分なパワーが供給されてい るか否かを判定する。モード制御回路の入力リード301と302の間に検出さ れる電圧は、それぞれMODE1とMODE2ビーム リード304と305の 間を接続する抵抗体の間に発生する電圧と比較される。リード301と302間 の電圧がMODE1とMODE2での電圧を越えるときは、電話機を全機能モー ドで動作するのに十分なパワーが供給されていることを示す。
【0027】 モード制御回路は電圧基準、ヒステリシスを持つ比較器及び各種出力回路から 構成される。モード制御回路はリード104と105上のTPとRT間に接続さ さる。モード制御回路への他の入力にはリード308、309及び310を介し て供給される基準電流がある。出力リードはリード311を含むが、このリード はアクテイブ ネットワーク回路215内のAC等価セクションによってセット される最大利得を制限し;リード312は送信ドライブ電流を制御し、そしてリ ード313はVCC電流供給源107を制御してこれをオン オフする。L3レ ールはVCCでなくアクテイブ ネットワークの内部パワー供給源VDからパワ ーの供給を受ける。このレールはトーン回路、ソフトウエア タイマ、及び回路 論理でのマイクロコンピュータインタフエースなどの大多数の残りの論理回路に よって使用される。このパワー レールはループ パワーが発生し、そしてVC Cが上側しきい値以上の場合にのみオンにされる。
【0028】 図5から図10はより詳細な状態制御回路を示す。これら論理回路は3個の別 のパワー レール、つまり、L1、L2、及びL3からパワーを供給される。L 1からパワーを供給される回路にはスリープ ラッチ700、コイン返却(CR )ラッチ750、及びループ状態論理回路500が含まれる。L2レールからパ ワーを供給される回路には、アルフア1タイマ900、アルフア2論理回路55 0、中断論理回路1000、及びL2パワー オン リセット950が含まれる 。L3レールからパワーを供給される回路には、リセットパルサ850、外部中 断回路1000、及びL3パワー オン リセット810が含まれる。出力ドラ イバ(RESET 600、EX PWR ENBL 630、L1=0ドライ バ1060、INTRA1030、及びM CLK ENBL 820)及び入 力バッファ CR730はVCCからパワーを供給される。 状態制御回路の説明はこれら動作の機能を順に説明することによって最もよく 理解できよう。
【0029】呼出 呼出中にループ パワーが供給されており、モード制御回路400が全機能モ ードになるのに十分な電流を検出すると、VCC電流源107がオンになり、V CCコンデンサ117を充電する。VCCが所定のレベルに達すると、パワー供 給源内のVCC温度補正電流源がオンとなり、一方、これはL1論理回路、回路 218内のスイッチ フック タイマ、下側しきい値検出器111及び上側しき い値検出器113、並びに電圧調整器109をオンにする。この時点において、 スリープ ラッチ700及びコイン返却ラッチ750は下側しきい値検出器11 1からのLTラインの“0”状態によってリセットされる。外部リセット リー ドRESET 601は“1”状態に保持されるが、これはマイクロコンピュー タをリセット モードに保持し、外部パワー起動 EX PWR ENBLリー ド551をハイレベルにする。モード制御回路からのリード502上のIL=O B出力は、ループ状態論理回路にループ電流が供給されている旨を通知する。
【0030】 VCCが所定の電位まで充電されると、下側しきい値検出器111はLTリー ド501上に“1”を出力することによってループ状態論理回路にVCCが所定 の電位あるいはそれ以上であることを通知する。これはスリープ ラッチ700 及びコイン返却ラッチ750からリセット信号が解除され、これらが機能するこ とを意味する。この時点で、ループ状態論理回路500によってL2論理値供給 源がオンにされ、1ms クロック、L2状態制御回路、及びM CLK ENB Lリード821の“0”によって起動される外部マスタ発振器が起動される。1 ms クロックが発振を開始するが、これはRC発振器であるため安定化するのに 単に1から2期間を必要とする。一方、マスタ クロック発振器は水晶発振器で あり、安定化するのにいくらかの時間を必要とするのでアルフア1タイマ回路9 00がオンされるたびにマスタクロックを64ms 抑止するのに使用される。ア ルフア1タイマ900の時間を満了するとシステムが機能できるように解放され 、この時点においてマスタクロックの安定が確保される。システムはマスタクロ ックがオフにされた後にオンにされるたびに、オフ期間が短時間であってもこの アルフア1期間を通過する。
【0031】 アルフア1タイマが64ms を刻む間、VCCはVCC電流源から継続的に充 電を受ける。VCCが上側しきい値に達すると、上側しきい値検出器113から のUTリード503はハイレベルとなる。モード制御回路400からの1L=O Bリード502によってまだループ電流が供給されていることが示されると、L 3論理値供給源がオンにされ、電話機内の残りの論理回路にパワーが供給される 。これら回路にはマイクロコンピュータインタフエース、タイマ、トーン回路、 及びL3状態制御回路が含まれる。すると電話機は(POTS)電話機として機 能するが、これは会話及び呼出し能力を持つ。
【0032】 アルフア1タイマの時間が切れたときVCCが上側しきい値以上であるときは 、リセットリードはハイからローレベルに変化しマイクロコンピュータ110を 起動する。するとマイクロコンピュータはそのプログラムのロケーション0から の実行を開始しPOTS回路は全機能動作状態となる。この時点でマイクロコン ピュータ110がコイン電話機回路など他の論理回路をオンにすることを決定す ると、外部パワー起動リード631が“1”から“0”に変化する。これは、外 部パワー起動リード631を開始状態から“0”に変化させ、コイン処理回路を 起動する。
【0033】 マイクロコンピュータ110はまた初期化プログラムにおいてマイクロコンピ ュータ インタフエースを介してスリープ ラッチ700の出力を読み出す。ス リープ ラッチは下側しきい値検出器111によってリセットされるため、マイ クロコンピュータ110は0を読み出すと、呼出を開始する。呼出後に起こる他 のループ中断と分離するため、マイクロコンピュータはスリープ ラッチに“1 ”を書き込み、これ以降のループ中断は呼出でないことを示す。
【0034】 ループ中断中にループ電流が零になると、モード制御回路400はこの状態を 検出し、IL=OBリード502上に“0”を出力することによって状態制御回 路にループ電流が動作レベル以下に減衰したことを示す。この出力はループ状態 論理回路によって1ミリ秒以下の頻繁なループ中断を分離するために1から2ミ リ秒の間デバウンスされる。この回路は時間ベースとして1ミリ秒クロックを使 用するが、2個のD−型フリップフロップのリセット リードはモード制御回路 400からのIL=OBリード502から電流の供給を受ける。第1のフリップ フロップはゲート505から510を含む。第2のフリップフロップはゲート5 11から517を含む。通常IL=OBリード502はハイレベルであり、フリ ップフロップはリセット状態に保持される。ループ中断のためにIL=OBリー ド502がローレベルとなると、フリップフロップが起動され1ms クロックを カウントする。IL=OBリードとの関係での1ms クロックのタイミングによ って、第2のフリップフロップはIL=OBリード502がローレベルになった 1から2ミリ秒後にDIL=0リード504上に“1”を出力する。IL=OB リードがDIL=0リードがハイレベルになる前にハイレベルになるとこの2個 のフリップフロップはリセットし、このシーケンスが再度開始される。DIL= 0リード504がいったんハイレベルとなると、これらフリップフロップへのI L=OB入力はマイクロコンピュータ110がリード1061上のIL=0中断 を検知するため行なわれない。
【0035】 リード504上のDIL=0が“1”(ループ電流=0)を示すと、ループ状 態論理回路は直ちにL3論理値供給源をオフにする。外部パワー起動リード63 1も高インピーダンスとなり、コイン処理外部回路がオフにされる。VCC電流 源107がオフにされ、TPにVCC電圧が放電されるのが妨げられる。イント ラ リード1031をローレベルにすることによってマイクロコンピュータに中 断が生じる。この時点ではマイクロコンピュータのインタフエースがオフにされ ているため、マイクロコンピュータはこのマイクロコンピュータのインタフエー スを介して他の電話回路と通信する手段をもたない。従って、マイクロコンピュ ータにIL=0状態によって中断が起こされたことを通知するために、ライン1 061上の出力ポートIL=0がマイクロコンピュータのI/Oラッチに接続さ れ、これによってこの状態が示される。いったんマイクロコンピュータ110が 、IL=0リード1061上のローレベルを読み出すと、パワー ダウン シー ケンスを秩序正しく開始する。このパワー ダウン シーケンスでは内部プログ ラム レジスタ、制御レジスタ、及びメモリなどが保存される。マイクロコンピ ュータがパワー ダウン シーケンスを完了すると、パワー起動リード551が マイクロコンピュータによって“1”に変更される。この信号はループ状態論理 回路によって、マイクロコンピュータがIL=0状態を検知し、スリープに入る 前にその最後の機能を完了したことを通知するマイクロコンピュータからの応答 信号として使用される。この信号が受信されるまでL2供給源からパワーを受け るクロックは起動された状態にとどまり、マイクロコンピュータが必要とするク ロック信号を供給する。モード制御回路400からのIL=OBモード502も マイクロコンピュータがパワー起動リード551をハイレベルで駆動してIL= 0状態を送信してくるまでIL=0デバウンス フリップフロップをリセットす ることができなくされる。パワー起動リードが高値となってもループ パワーが 復帰しないときは、L2パワー供給源がオフにされ、回路はスリープ モードの ままとされる。
【0036】 スリープ期間の最中は、L1パワー供給源、L1パワー供給源状態制御回路、 受信利得要求論理回路、VCC温度補正電流源、上側及び下側しきい値検知器1 11及び113、スイッチ フック タイマ、並びに電圧調整器109のみがV CCコンデンサ117からのパワーを受ける回路であり、少量の電流のみが引か れる。コンデンサの値の選択によって、VCCは最大スリープ期間である約2秒 間動作レベルに保持される。VCCが動作レベル以下に落ちると、下側しきい値 検出器111はスリープラッチ710及びCRラッチ750をリセットする。い ったんスリープラッチがリセットされると、マイクロコンピュータ110はパワ ーが復帰したとき、その呼出を新たな呼出として扱う。また送受器のハングアッ プによってループ中断が起されると、1.5秒の時間切れを持つスイッチフック タイマもスリープラッチ700をリセットする。
【0037】 このスリープ期間中コイン電話機に徴収あるいは返却信号が送られると、ラッ チ751上の徴収返却入力に負進行パルスが発生し、コイン返却ラッチをセット する。システムにパワーが復帰すると、マイクロコンピュータはラッチの内容を 読み出し、システムがスリープ状態にあった間に徴収あるいは返却信号が発生し たか否かを調べる。マイクロコンピュータがラッチ内に1を読み出すと、徴収返 却信号が存在したものとみなされ、マイクロコンピュータ内部コイン メモリは 消去される。そこで、徴収返却ラッチがマイクロコンピュータによってリセット される。マイクロコンピュータがラッチ内に0を読み出したときは、徴収返却信 号は存在しなかったとみなされ、コイン メモリは後のコイン トーン生成を制 御するために保持される。
【0038】 ループ パワーが復帰すると、モード制御回路400からのIL=OBリード 502がハイレベルとなる。マイクロコンピュータがIL=0状態に既に応答し ているときは、パワー起動リード551はハイレベルとなる。このような状況で IL=0デバウンス フリップフロップがIL=OBリード502によってリセ ットされる。ループ パワー復帰の場合にはクロック回路が存在しないためパワ ーの復帰に際してIL=OBリード502のデバウンス要件はない。ループ中断 の長さによってループ パワーが復帰したとき以下の異なる3つの状況が発生す る。第1はVCC電圧が上側しきい値以上でありパワー供給源L2がまだ起動さ れている状況である。この場合、ループ中断は非常に短い。マイクロコンピュー タがIL=0ドライバ1060からIL=0中断を受信していないか、あるいは 内部レジスタを退避させるのに十分な時間をもたない状況である。この場合パワ ー起動リード551はローレベルのままであり、IL=OB信号がデバウンス フリップフロップをリセットさせない。次のステップを続けるには状態制御回路 はマイクロコンピュータがパワー起動リード551を“1”に上げるのを待たね ばならない。パワー起動信号が“1”となるとループ状態論理回路500はリセ ット リード601をローレベルにし、マイクロコンピュータをリセットする。 すると一連のゲート521から525は、IL=0デバウンス フリップフロッ プへのパワー起動信号を遅延する。これはリード504上のDIL=0 出力の 変化を4ゲート遅延分だけ遅らせ、リセット リード601を4ゲート遅延分だ けローレベルにする。このシーケンスの事象はシステムの正しいシーケンスを確 保して、状態制御器とマイクロコンピュータのステップが外れないようにするた めに必要である。IL=0デバウンス フリップフロップがIL=OBがハイレ ベルの遅延パワー起動信号を受信すると、ライン504上のDIL=0はローレ ベルとなる。ループ状態論理回路500はVCCが上側しきい値以上であるため L3パワー供給源をオンにする。L2レールは、ゲート517がループ パワー が実際に復帰したことを確認しており、ループ状態論理回路内のクロック ラッ チ、ゲート529及び530をセットされた状態に保つためオン状態に保持され 、クロック ラッチからのパワー起動リード551の制御を不能にする。これは システムが64ms アルフア1タイマ900を持つL2レールのサイクルを行な うのではなく、短いループ中断のサイクルを行なうことを可能にする。
【0039】 ループ パワーが復帰したときの第2の状態は上側及び下側しきい値電圧レベ ル並びにパワー供給源L2が動作不能にされた状態である。これはループ中断に 対して最も一般的に起こる状態である。マイクロコンピュータ110がIL=0 状態を確認しスリープ状態に入っているためパワー供給源L2は動作不能にされ る。クロックはオフであり全システムはスリープ モードにある。ループ電流が 復帰するとただちにパワー供給源L2をオンにすることによってクロックが再び 起動される。これはIL=0デバウンス フリップフロップを介してDIL=0 リード504をローレベルにすることによって達成される。DIL=0リードが “0”で、下側しきい値が“1”となると、クロック ラッチがセットされ、ク ロックがオンにされる。アルフア1タイマ900の動作再開はL2パワー オン リセット回路950によってゼロから行なわれる。L2パワー オン リセッ トは発振器がオフにされるたびにパワー オン リセット タイミング コンデ ンサ951を放電することによってパワーが発振器に加えられるごとにアルフア 1タイマをリセットする。VCCが上側しきい値2.85Vまで充電され、アル フア1タイマの時間が満了すると、L3論理回路がオンにされ、外部あるいはコ イン処理回路は再びパワー起動リード551によって制御される。
【0040】 ループ パワーが復帰したとき起り得る第3の状態はVCCがこのしきい値以 下に落ち、システムがマイクロコンピュータ110はその内部メモリを失なった ものとみなし、その呼出が新しい呼出とみなされる状況である。このときは、ス リープ ラッチ が下側しきい値検出器111によってリセットされる。VCC が下側しきい値に達すると、L2回路がオンにされ、アルフア1タイマ900が 、再び64ms のタイマ動作を開始する。VCCが上側しきい値に達すると、L 3回路がオンにされる。アルフア1タイマの時間が満了すると、リセット リー ド601がハイレベルとなり、マイクロコンピュータはその機能が遂行できるよ うに解放される。
【0041】 ループ状態論理回路500はモード制御回路400、下側及び上側しきい値検 出器111及び113、アルフア2論理回路550、アルフア1タイマ900、 並びにリセット パルサ850からの入力を受信してシステムの動作を制御する 。この出力はL2及びL3パワー レールへのパワー供給、外部マスタクロック チップの制御、リセットの生成、L2パワー オンリセットの制御、並びにV CC CS DISリード541を介してのVCC電流供給源の制御を各々制御 する。これら中断論理回路を駆動する出力が生成されるが、この中断論理回路は 、一方マイクロコンピュータへのイントラ及びIL=0出力を生成する。
【0042】 前述したごとく、ライン501上のLT及びライン503上のUTは下側及び 上側しきい値検出器からの入力である。これらリード上の“1”はVCCが対応 するしきい値以上であることを示す。最大1uA がこれらリード上のBIL論理 回路によって減衰し信号レベルはVBE及び、VCCから200 mVを引いたもの の間で推移する。ライン502上のIL=OBはモード制御ブロックからの状態 入力である。このリードの“0”は電話機が全機能モードにて動作するにはパワ ー供給が不十分であり、停止準備にあることを示す。このセクションにおいて、 リード540上のIMSクロックはIL=0デバウンス フリップフロップに使 用される。
【0043】 リード552上のBPE信号はアルフア2論理回路からバッフアパワー起動リ ード551へ供給される。このリードの“1”はパワー起動信号がローレベルで あることを示す。ALPHA1 TO リード930はループ状態論理回路にア ルフア1タイマの時間(64ms)が満了したことを通知する論理リードである。 このリードは64msが経過すると“1”を示し、アルフア1タイマがリード96 0上のL2 POR信号によってリセットされるまで“1”の状態にとどまる。 L2論理値供給源がオフにされると、ALPHA1TO 出力930は“0”状 態に対しては省略される。PRはリセット パルサ セッション850からの入 力リード851である。このリードの“1”はリセット信号をリセット リード 601を介してマイクロコンピュータへ供給される。このリードは後に詳述する 監視タイマ1100が満了するとリセットパルサによって8マイクロ秒だけパル スされる。
【0044】 出力リード541、つまりVCC SC DISはループ中断がループ状態論 理回路によって検出されたときにハイレベルとなる制御リードである。このリー ドの“1”はVCC電流源107の出力ドライバをオフにしてVCCからTPへ の放電を防止する。L2 CO及びL3 COは制御リード542及び543で あり、これはこれらリードがそれぞれ論理“1”にあるとき、L2及びL3供給 源をオンにする。リード544上のLT1及びリード545上のLT2はそれぞ れLT及びSH TO入力に従ってスリープ ラッチ及びコイン返却ラッチをリ セットする。これらリードの“1”は該当するラッチをリセットする。EPED リード546は外部パワー駆動ドライバ630への出力信号用である。このリー ドでの“1”は外部パワー駆動リード631をローレベルにし、コイン処理回路 を起動する。
【0045】 リード547及び548はリード823及び824に類似するものである。両 方ともプッシュ プル回路の駆動を行なうが、リード547及び458はRES ETドライバ600を駆動する。リード547がハイレベルで、リード548が ローレベルであるときは、リセット リード601の信号はVCCへ供給される 。リード547がローレベルでリード548がハイレベルのときは、リセット リード601の信号はPRつまり電話機の低基準電位へ供給される。リード82 3及び324もクロック起動リード821に対して類似の動作を行なう。ILC Oリード549は中断論理回路1000の駆動用出力リードである。ILCOが “0”であるときは、リード1061は“0”である。リード675上のINT ERは中断論理回路1000に接続された出力リードであり、ループ状態論理回 路500がマイクロコンピュータを中断したいときハイレベルとなる。リード6 76上のL2 POR COはL2パワー オン リセット セクションのパワ ーオン リセットコンデンサ951を放電するための信号リードである。このリ ードはL2がオフにされるごとにハイレベルとなり、このコンデンサを放電する 。L2がオンになると、このリードに対する出力ドライバはオフとなり、コンデ ンサ951が機能できるようにする。
【0046】 徴収返却ラッチ750はコイン電話機の使用によってセンサ118によって提 供される徴収/返却信号のような外部信号をラッチするのに使用される。この信 号はループ中断中に電話機によって受信される信号である。このラッチは、ユー ザの要件によっては、他の状態をラッチするために常時パワーを受ける汎用入力 ラッチあるいはメモリ格納要素として使用することもできる。 ラッチはD−型フリップフロップとして構成され、D及びクロック入力、並び にリード758上のマイクロコンピュータ インタフエースに行くQ出力を持つ 。BC/R入力リード781はフリップフロップのセット リードに接続され、 BC/Rリード781が“0”になるたびにフリップフロップを“1”に駆動す る。フリップフロップはVCCが下側しきい値以下になるたびに(LT2=“1 ”)リセットされる。コンピュータはまたリード712上のデータ ビット0を 介してフリップフロップをセットあるいはリセットできる。徴収返却入力は徴収 返却ラッチのセットリードにリード781上の徴収返却バッファを介して接続さ れる。徴収返却バッファ780はトランジスタ782と783の単純なエミッタ 結合対から構成されるが、このトランジスタはトランジスタ785及び抵抗体7 86から成る電流源を介してVCCからパワー供給を受ける。この電流源に対す る電流基準はライン784から派生され、L+1レールに基準を持つ。入力はC Rリード788がオープン状態に保持されていると、徴収返却リード入力VCC に供給される。CR入力が“1”になるとBC/Rリード781が“0”になり 徴収返却ラッチ750がセットされる。
【0047】 スリープラッチ700はある呼出が新たな呼出であるか、古い呼出であるかを 判定するためのメモリ要素として機能する。電話機が最初にパワーアップされる たびに、下側しきい値検出器111はLT1リード544上の“1”を介してラ ッチをリセットする。VCCが下側しきい値を越えると、LT1は“0”に変化 しラッチ700が機能することを可能にする。マイクロコンピュータ110が機 能すると、スリープラッチが呼出に関する記録を保つようにマイクロコンピュー タによってセットされる。呼出の中断中にVCCが下側しきい値レベル以下に落 ちると、スリープラッチがLT1によってリセットされコンピュータに、パワー が臨界動作レベル以下に落ち呼出を新たなものとみなすように通知する。スイッ チフックタイマも送受器が1.5秒以上オンフック状態にあると、SHTOリー ド678を介してスリープラッチをリセットする。これは前の利用者が要件を終 えた後、直ちに次の利用者が電話機を取ったとき、システムが新たな状態から開 始することを確保するために使用される。スリープラッチ700はDB0、W1 1、並びにマイクロコンピュータインタフェースのD0R2リード701、70 2及び703を介して書込み及び読出しが可能である。
【0048】 RESETドライバ600の機能はループ状態論理回路500によって制御さ れるRESETリード601を駆動することにある。この回路はループ状態論理 回路からのリード548を介してBILゲートによって駆動される活動プルダウ ントランジスタ602及びトランジスタ604と605から構成される電流ミラ ーを通じてリード547を介してループ状態論理回路500によって駆動される プルアップトランジスタ603を含む。システムが動作状態にあるときは、リー ド601は通常ハイレベルにある。ループ中断があるとこのリードはローレベル となり、マイクロコンピュータを低パワー状態に保持する。
【0049】 マスタクロック起動ドライバ#820の機能はループ状態論理回路500によ って制御されるM CLK ENBLリード821を駆動することにある。この 回路セクションは、上記のRESETドライバに類似するものである。リード8 25及び826は出力トランジスタ827と828の適切な出力状態を確保する ために使用される。リード824が“1”になると、M CLK ENBLは“ 0”となり、図1のマスタクロック発振器119を起動する。リード825が“ 1”のときは、リード821は“1”となり、クロック発振器119チップを動 作不能にする。
【0050】 外部パワー起動(EX PWR ENBL)ドライバ630は開放コレクタト ランジスタ632を含むが、これはコイン電話機論理回路にパワーを供給するの に適切であるときに飽和する。リード633はEPEDリード546が“0”で あるとき、出力トランジスタがオフとなるようにする。EX PWR ENBL リード631はT2P、つまり図2のリード202に接続された通常反転された ダイオード634によって静電放電に対して保護される。従って、このリードの 所の最大電圧は保護ダイオードを順バイアスするのを防止するためにT2Pに必 要な電圧である。
【0051】 アルファ2論理回路はリード551上のパワー起動(PWR ENBL)入力 を検出して、ループ状態論理回路500に通知する。この回路セクションは比較 器として動作するエミッタ結合トランジスタ対553及び554を含む。この比 較器はトランジスタ555と556から成る電流源を通じてVCCからパワーの 供給を受けるが、これはライン557からバイアスされる。この回路はL2レー ルがオフにされるとオフにされるように設計される。PWR ENBLリード5 51が開放されたままになると、558は共通回線リードをハイレベルにし、B PEリード552をローレベルにする。リード551が電話機内のコイン処理回 路によってローレベルにされると、リード552はハイレベルとなる。
【0052】 中断論理回路1000はループ状態論理回路500から中断信号を受信し、タ イマはINTER入力を介してリード675上に出力を提供しINTRAドライ バ1030を駆動することによって、マイクロコンピュータに対して中断信号を 送信する。ILC0入力リード549はIL=0ドライバ1060を駆動するの に使用され、マイクロコンピュータに対しIL=0状態を生成する。中断論理回 路1000はスリープ期間中は活動状態でなくとも良い。
【0053】 INTRAドライバ1030は中断論理回路からのBIL出力をマイクロコン ピュータを駆動するためのCMOSレベルに変換する。この回路はリード103 1上の出力INTRAをアクティブローレベルにするように設計される。この回 路には非活動状態のときは電流が全く供給されず、起動されるとわずかに電流が 供給される。この回路は通常非活動状態にあるが、ドレン電流はVCC117コ ンデンサに供給される。リード1032はリード1034がローレベルのとき出 力トランジスタ1033をオフに保つ。
【0054】 IL=0ドライバはILビーム1061を駆動し、マイクロコンピュータにル ープ中断回路によって中断が起こされたことを示す。これは前述のINTRAド ライバ1030に類似するもので、類似の入力及び出力仕様を持つ。 前述したごとく、アルファ1タイマ900の目的はクロックがオンされるごと に64msを刻みループ状態論理回路500に64msが経過したことを通知するこ とである。この回路はリード540上の1 MS CLKによって駆動されるD フリップフロップ910から916の6個のステージから成るが、これはALP HA 1 TO リード930を駆動する。このリード上の“1”はタイマの時 間が満了したことを示す。カウンタはカウントを続けるが出力は“1”にとどま る。
【0055】 タイマを開始するためには、L2パワーオンリセット回路から全てのフリップ フロップにリード960上の“1”を介してリセットパルスが加えられる。これ は出力ラッチをリセットし、これを“0”にする。64msが経過すると出力ラッ チは“1”をラッチする。
【0056】 L2パワーオンリセット950はリセットパルスを供給するが、これはL2レ ールがオンにされるたびにアルファ1タイマ900をリセットする。このリセッ トパルス期間はコンデンサ951を電流源によって充電することによって発成す る。コンデンサが一度VBEに充電されると、リセット信号が解除されリセット パルスが生成される。パワーがオンされるたびにリセットパルス生成を確保する ため、コンデンサ951はリセット回路へのパワーがオフされるたびにL2 P OR C0リード676の“1”を介してループ状態論理回路によって放電され る。これはL2パワーが起動されたときアルファ1タイマ900がゼロから動作 を開始することを確保する。
【0057】 リセットパルサ850の機能はループ状態論理回路500に監視タイマ110 0の時間が満了したときパルスを生成するためのパルスを供給することにある。 この回路は時間ベースとしてライン852上の123.2KHz 信号を使用して、 PRライン851上に123.2KHz 信号の1クロック期間長を持つ出力パルス を供給する。これはリセットパルサ850へのWDT TO入力リード1101 がローレベルからハイレベルへの遷移を起こすたびに発生し、内部ラッチをクロ ックする。出力パルスは次にループ状態論理回路に供給されるが、これはRES ETドライバ600を介してRESETパルスを生成する。L3パワーオンリセ ット810の機能は基本電話L3論理回路にリセットパルスを供給することにあ る。このリセットを使用する回路にはリセットパルサ850、外部中断論理回路 、監視タイマ1100、タイマ1から3、活動ネットワーク論理回路,及びトー ン制御回路が含まれる。L3PORリード810上の“1”はこれら論理回路を リセットする。回路810はL2パワーオンリセット950と同様に動作する。 しかし、コンデンサ812は、リセットパルスはパワーが除去されたときのよう にL3論理回路がそのメモリ状態を失ったときにのみ必要であるためにループ状 態論理回路500によっては放電されない。メモリ状態が失われたときはコンデ ンサ812もこの時点で放電され、この時点でリセットパルスが生成される。論 理回路がそれら旧状態を保持するときは、リセットパルスは必要でなくリセット パルスの生成はない。
【0058】 図11には監視タイマ110が示されるが、これは回路設計中にマイクロコン ピュータ110の機能を一時的に停止する原因となるマイクロコンピュータのグ リッチあるいはある種の致命的でない障害を検出するための防衛策として組み込 まれる。ループパワー中断の間にこのようなグリッチの3回以内の発生に対して 監視タイマ1100は各グリッチの後にマイクロコンピュータに通常の再初期化 を行なわせる。第3回目以降のグリッチは永久的な故障とみなされ、マイクロコ ンピュータは電話機のコイン機能を動作不能にし利用者にはPOTS(会話及び 発信)機能のみが提供される。
【0059】 監視タイマ110(WDT)の動作は以下の通りである。呼出において、WD T1100はパワーオンリセットによってゼロに初期化され、マイクロコンピュ ータは最上位カウンタに1ニブルをロードする。この動作はWDT1100がゼ ロにカウントするのを起動する。マイクロコンピュータはその後通常の動作を実 行するが、WDT1100が時間切れになる前にWDT1100に1ニブルを定 期的に再ロードする。この動作はWDT1100が再度時間を刻むことを繰返さ せる。マイクロコンピュータがニブルを時間内に再ロードしないとグリッチが発 生したものとみなされ、マイクロコンピュータが状態制御器112からのリセッ トによって0から再始動される。これはグリッチが再度発生しないことを期待し てマイクロコンピュータを正規のコースに戻どす。
【0060】 2ビットカウンタ1106はWDT1100が時間切れになった回数をカウン トする。このカウンタはWDT1100が時間切れした回数を知るためにインタ フェースを介してマイクロコンピュータ110によって読み出される。この回数 が3回以上になると、コイン電話機のコインシュートが動作不能にされ、POT S電話機機能のみが残される。このWDT1100カウンタはループパワーが戻 るごとにパワーオンリセットによりループパワー中断が起こるたびリセットされ る。
【0061】 WDT1100は8−ビットカウンタ1103を含むが、最上位ニブルのみが ロード可能であり、低ニブルは常に全部ゼロにロードされる。リード1108か ら1111上の入力DB0からDB3は監視タイマの上位ニブルをセットするマ イクロコンピュータインタフェースのBIL出力である。リード1102上のパ ルスはこれが“0”のときカウンタ1103にニブルをロードする。このパルス の正エッジで監視タイマのカウントが起動される。タイマの時間が切れるとWD TTOリード1101は“1”となり、リセットパルサ回路850に電流を供給 する。リード1107及び1108はマイクロコンピュータインタフェースに供 給される監視タイマカウンタの出力であり、コンピュータが監視タイマが時間切 れした回数を読み出す動作を起動する。
【0062】 図12から図20は図1及び図2の回路によって遂行される機能のいくつかを 示すフローチャートである。これら機能が遂行されるシーケンスがフローチャー トによって示されているが、これらは当業者によってマイクロプロセッサをプロ グラムするか、あるいは専用の論理回路によって図1及び図2の回路を複製する のに十分に詳しいものである。フローチャートには遅延時間が特定の用途に使用 されているが、他の用途にこの遅延時間を簡単に応用できることは明白である。
【0063】 ここでは本考案の1つの実施態様の説明がなされたが、これは説明のためのも のであり実用新案登録請求の範囲の項目によって定義される本考案の精神及び範 囲から逸脱することなくこれに各種の変更を加えることができることは容易に理 解できることである。
【図面の簡単な説明】
【図1】電子コイン電話機の主な機能要素のブロック図
である。
【図2】電子コイン電話機の主な機能要素のブロック図
である。
【図3】本考案に使用されるモード検出器の詳細図であ
る。
【図4】本考案に使用されるモード検出器の詳細図であ
る。
【図5】本考案に使用される状態制御器の論理回路図で
ある。
【図6】本考案に使用される状態制御器の論理回路図で
ある。
【図7】本考案に使用される状態制御器の論理回路図で
ある。
【図8】本考案に使用される状態制御器の論理回路図で
ある。
【図9】本考案に使用される状態制御器の論理回路図で
ある。
【図10】本考案に使用される状態制御器の論理回路図
である。
【図11】本考案に使用される監視タイマの詳細回路図
である。
【図12】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図13】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図14】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図15】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図16】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図17】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図18】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図19】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図20】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図21】図12から図15の空間上の配置を示す図で
ある。
【図22】図18から図20の空間上の配置を示す図で
ある。
【図23】図1及び図2の空間上の配置を示す図であ
る。
【図24】図3及び図4の空間上の配置を示す図であ
る。
【図25】図5から図10の空間上の配置を示す図であ
る。
【符号の説明】
110 マイクロコンピュータ 111 下側しきい値検出器 113 上側しきい値検出器 118 徴収・返却検出器
【手続補正書】
【提出日】平成6年6月15日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】実用新案登録請求の範囲
【補正方法】変更
【補正内容】
【実用新案登録請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)考案者 ジョセフ ジョン ナハス アメリカ合衆国 19610 ペンシルヴァニ ア,ワイオミッスィング,ワリック ドラ イヴ 316 (72)考案者 ハワード ヌグ アメリカ合衆国 07747 ニュージャーシ ィ,マタワン,ファウン ドライヴ 4 アール.デー.ナンバー 1

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 コイン電話用加入者ループを通じて中央
    局に呼出を行なうコイン電話機において、 該加入者ループから該コイン電話機へ流れる電流のレベ
    ルを検出する検出手段;該コイン電話機へのコインの投
    入を検知し、コイン投入情報を中央局に送信するコイン
    処理回路;及び該検出手段の電流レベルが所定のレベル
    以下に落ちたことを示す信号に応答して、コイン処理回
    路の動作を禁止し投入された全コインを利用者に返却す
    るための制御手段を具備することを特徴とするコイン電
    話機。
  2. 【請求項2】 該電流レベルが該所定レベル以下に落ち
    たときに、ダイヤル呼出及び会話機能を維持することを
    特徴とする請求項1に記載のコイン電話機。
JP1994005214U 1983-12-30 1994-05-16 コイン電話機 Expired - Lifetime JP2548237Y2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/567,052 US4567325A (en) 1983-12-30 1983-12-30 Controller for a coin telephone set
US567052 2000-05-08

Publications (2)

Publication Number Publication Date
JPH0720748U true JPH0720748U (ja) 1995-04-11
JP2548237Y2 JP2548237Y2 (ja) 1997-09-17

Family

ID=24265541

Family Applications (2)

Application Number Title Priority Date Filing Date
JP59274227A Pending JPS60216661A (ja) 1983-12-30 1984-12-27 コイン電話機
JP1994005214U Expired - Lifetime JP2548237Y2 (ja) 1983-12-30 1994-05-16 コイン電話機

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP59274227A Pending JPS60216661A (ja) 1983-12-30 1984-12-27 コイン電話機

Country Status (5)

Country Link
US (1) US4567325A (ja)
EP (1) EP0148483B1 (ja)
JP (2) JPS60216661A (ja)
CA (1) CA1222332A (ja)
DE (1) DE3485211D1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2606961B1 (fr) * 1986-11-18 1989-04-07 Flonic Sa Dispositif d'initialisation de la taxation pour un poste telephonique public
US4760594A (en) * 1987-09-04 1988-07-26 Reed Jerry K Answer supervision detection unit for pay telephone system
US4926458A (en) * 1988-05-26 1990-05-15 Mars Incorporated Low power control apparatus for a coin operated telephone
US4979208A (en) * 1988-06-29 1990-12-18 Mars Incorporated Method and apparatus for electronic payphone open switch interval management
AU620765B2 (en) * 1988-06-28 1992-02-20 Mars, Incorporated Method and apparatus for electronic payphone open switch interval management
US4896348A (en) * 1988-07-01 1990-01-23 Palco Telecom Inc. Paystation monitor circuit to prevent fraudulent use
US4821313A (en) * 1988-07-01 1989-04-11 Palco Telecom Inc. Paystation transmitter ground detect circuitry
US4985910A (en) * 1989-09-15 1991-01-15 Mars Incorporated Method and apparatus for retrofitting a standard coin operated telephone employing a carbon microphone with a line powered electronic controller
GB2242101B (en) * 1990-03-15 1994-08-31 Mars Inc Telephone signalling
US5896446A (en) * 1996-07-29 1999-04-20 Mars Incorporated Coin operated telephone auditor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5574260A (en) * 1978-11-30 1980-06-04 Tamura Electric Works Ltd Public telephone of self-diagnosis type
JPS5595457A (en) * 1979-01-16 1980-07-19 Tamura Electric Works Ltd Public telephone set
JPS57143969A (en) * 1981-02-28 1982-09-06 Anritsu Corp Monitoring method for fault of public telephone and fault signal sending circuit and fault signal monitoring circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3682286A (en) * 1969-07-19 1972-08-08 Georg Prumm Method for electronically checking coins
DE2029751C3 (de) * 1970-06-16 1974-11-07 Adolf 8150 Roggersdorf Hinterstocker Elektronischer Münzprüfer mit einer einzigen Prüfvorrichtung
US3804984A (en) * 1972-01-25 1974-04-16 Teltronics Inc Emergency circuitry for coin telephone
US4039768A (en) * 1976-05-26 1977-08-02 Maley James B O Pay telephone station monitor system
CH596722A5 (ja) * 1976-06-15 1978-03-15 Sodeco Compteurs De Geneve
US4105867A (en) * 1977-02-07 1978-08-08 H. R. Electronics Company Control circuit for pay telephones and the like
US4136262A (en) * 1977-09-15 1979-01-23 Communication Equipment And Engineering Co. Telephone paystation
US4196318A (en) * 1978-09-29 1980-04-01 Bell Telephone Laboratories, Incorporated Electronically-switched multifrequency generator for providing tone signaling
JPS5571351A (en) * 1978-11-25 1980-05-29 Tamura Electric Works Ltd Faulty position display-type public telephone set
CH641617A5 (de) * 1979-03-21 1984-02-29 Autelca Ag Ueberwachungsanlage fuer die muenzfernsprecher einer fernsprechanlage.
US4352958A (en) * 1979-12-13 1982-10-05 Bell Telephone Laboratories, Incorporated Electronically-switched multifrequency generator with transducer control
GB2078466B (en) * 1980-06-20 1984-07-04 Plessey Co Ltd Micro-processor controlled coin-box telephone instruments
CH652548A5 (de) * 1981-07-23 1985-11-15 Sodeco Compteurs De Geneve Muenzfernsprecher mit einem mikroprozessor.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5574260A (en) * 1978-11-30 1980-06-04 Tamura Electric Works Ltd Public telephone of self-diagnosis type
JPS5595457A (en) * 1979-01-16 1980-07-19 Tamura Electric Works Ltd Public telephone set
JPS57143969A (en) * 1981-02-28 1982-09-06 Anritsu Corp Monitoring method for fault of public telephone and fault signal sending circuit and fault signal monitoring circuit

Also Published As

Publication number Publication date
EP0148483A2 (en) 1985-07-17
US4567325A (en) 1986-01-28
EP0148483B1 (en) 1991-10-23
DE3485211D1 (de) 1991-11-28
JP2548237Y2 (ja) 1997-09-17
JPS60216661A (ja) 1985-10-30
EP0148483A3 (en) 1988-05-04
CA1222332A (en) 1987-05-26

Similar Documents

Publication Publication Date Title
EP0424994B1 (en) Malfunction protection system
JPH0720748U (ja) コイン電話機
US5014308A (en) Circuit arrangement for providing power for an IC chip in a telephone subset
EP0166745B2 (en) Fraud prevention in an electronic coin telephone set
JP2940969B2 (ja) 電話ライン給電電話機
US4674114A (en) Fraud prevention in an electronic coin telephone set
US4845741A (en) Modem ringing supression circuit
JPS58107766A (ja) 電話機の電源回路
JPS6412431B2 (ja)
JPS6336761Y2 (ja)
JPH0432580B2 (ja)
JP2919506B2 (ja) 網制御装置
GB2280568A (en) Timer circuit and method in or for a telephone subset
JP2685937B2 (ja) 網制御装置
JP2832763B2 (ja) 公衆電話機
JPH0436622B2 (ja)
JPH0115186B2 (ja)
JPH0314858Y2 (ja)
JPH089953Y2 (ja) 電話機
JPH05176091A (ja) 端末用網制御装置
JPH02306757A (ja) 電話機
JPH0345600B2 (ja)
JP2000083116A (ja) 加入者回線給電システム
JPS6192094A (ja) 小形構交換機用回路装置
JPS6360586B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960207