JP2548237Y2 - コイン電話機 - Google Patents

コイン電話機

Info

Publication number
JP2548237Y2
JP2548237Y2 JP1994005214U JP521494U JP2548237Y2 JP 2548237 Y2 JP2548237 Y2 JP 2548237Y2 JP 1994005214 U JP1994005214 U JP 1994005214U JP 521494 U JP521494 U JP 521494U JP 2548237 Y2 JP2548237 Y2 JP 2548237Y2
Authority
JP
Japan
Prior art keywords
coin
telephone
circuit
loop
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1994005214U
Other languages
English (en)
Other versions
JPH0720748U (ja
Inventor
エドワード クローチ ポール
ジョン ナハス ジョセフ
ヌグ ハワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH0720748U publication Critical patent/JPH0720748U/ja
Application granted granted Critical
Publication of JP2548237Y2 publication Critical patent/JP2548237Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M17/00Prepayment of wireline communication systems, wireless communication systems or telephone systems
    • H04M17/02Coin-freed or check-freed systems, e.g. mobile- or card-operated phones, public telephones or booths
    • H04M17/023Circuit arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Prepayment Telephone Systems (AREA)

Description

【考案の詳細な説明】
【0001】
【考案の背景】技術分野 本考案はコイン電話機、より詳細にはコイン電話機用の
ラインパワー制御器に関する。
【0002】先行技術の説明 過去10年間における電話会社の各種改善計画の結果、
より利用者の要求に適合し、運転経費を削減できるコイ
ンサービス技術上の大きな革新が達成された。より具体
的には、これら改善計画によって、コインサービスが前
払い方式からダイアルトーン優先動作に変更されるとと
もに、専用番号、例えば、“911”緊急コードなどに
対するフリーコインサービスが提供されるようになっ
た。これに加えて、設置場所が自由に選択でき、伝送能
力も改善され、更に破壊や盗難も減少してきたので単一
スロット公衆電話機が導入されるに至った。この単一ス
ロット電話機はソリッドステート積算回路を使用して投
入コインの勘定を行なうとともに各種のコインに対応す
るトーンパルスを出力することによって自動コイン通話
を一層促進する。特に、TSPS(トラヒックサービス
ポジションシステム)及びこの統合であるACTS(オ
ートマチックコインテレホンシステム)の導入によって
オペレータの介入が押えられたので、コイン通話サービ
スの効率の向上及びコスト低減は大きな成果をあげてい
る。
【0003】上述の各種計画によって多くの成果が達成
されてはいるが、電話会社が修理要員を設置現場に派遣
せずにその公衆電話機の動作状態を確実に把握するまで
には至っていない。これら電話機の多くは野外の、場合
によっては悪条件下に設置されている。さらに、修理要
員が現場に行ってみても、いつも実際に故障していると
は限らない。これらの理由から、コイン電話機の保守は
電話会社にとって非効率でコストのかさむ作業となって
いる。
【0004】これらのことから、中央局からのループパ
ワーによって動作するという点で現存の電話方式と互換
性を持ち、しかもコイン電話機として機能する前に電話
機が完全に動作するかを判定する総合動作チェックを実
行できる機能を備えるコイン電話機が要求される。さら
に、電話が機能しない旨を中央局に通報する一方で、故
障の状況によっては限定された通話が可能な電話機が要
求される。
【0005】本考案のマイクロコンピュータ制御コイン
電話機は現存の電気−機械変換方式の繁雑さを解消する
ため電子技術を採用する。マイクロコンピュータの制御
によって、本電話機は不正なコイン通話の防止及びそれ
ぞれのコイン判別を行なう。また、このマイクロコンピ
ュータは電話機の動作準備状態をチェックして電話機が
完全に動作してないかぎり、あるいは動作するまでコイ
ンがホッパ内に受け入れられるのを防止し、動作してか
らコインボックスで徴収する。遠隔呼掛けが可能となる
ようにローカルメモリが使用され、これによってコイン
投入情報の記憶及び中央局へのコイン投入信号の送信が
コイン投入順に行なわれる。
【0006】コイン電話機として完全に機能するのに必
要なレベル以下にラインパワーが落ちると、低パワー検
出回路がコイン通話モードを会話及び発呼が可能な通常
の旧式電話機(POTS)モードに切り替える。同様
に、シュートに故障が発生したとき、あるいはホッパが
満杯になったときも電話機がPOTSモードに切り替え
られる。POTSモードでは、電話機に投入されたコイ
ンは利用者に返却される。
【0007】ループ電流が零または動作レベル以下に落
ちると、この状態が検出され電話機内の基本回路以外の
全てがオフにされ、中断あるいは電流レベルが落ちた間
のパワーが節約される。低パワー動作状態で電話機が中
央局からのコイン徴収あるいは返却信号を受信すると、
この信号は記憶される。ループ電流が十分復帰したとき
徴収信号が受信されると、メモリ内に記憶されているな
かで前に送信されてない全てのコイン情報に対するコイ
ントーンが順番に中央局に送信される。返却信号が受信
されると、コインは利用者に返却される。
【0008】本考案では、動作中の電話機の保守を行な
うための業務通話は本電話機に組み込まれた自動故障報
告回路によって最小限になる。各呼出しにおいて、まず
最初にスタックコイン信号が中央局に供給され、一方マ
イクロコンピュータは電話回路及びコインシュートを自
動的にチェックし、これらが動作状態にあるか判定す
る。これらが動作状態にあるときは、このスタックコイ
ン信号は解除される。一方マイクロコンピュータが回路
あるいはシュートが動作状態にないことを検知したとき
は、スタックコイン信号をそのまま残すことによって電
話機がコイン電話機として動作していないので修理要員
が必要であることを中央局に知らせる。故障の種類によ
っては、電話機からの料金不要通話は可能のままとな
る。マイクロコンピュータはPOSTモードにて行なわ
れるその後の通話時間中シュートを継続してチェックす
る。なんらかの理由によってシュートの故障がシュート
自体で解消されたときは、マイクロコンピュータはスタ
ックコイン信号を解除し、コイン電話機としての機能を
再びセットする。
【0009】本考案は以下の詳細な説明及び付随の図面
によって一層明確に理解できよう。
【0010】実施例の説明 図面の図1及び図2には、本考案による信号器101、
バリスタ102及び極性ガード103を持つ電子式コイ
ン電話機のブロック図を示すが、これらは本考案による
コイン電話機と電話回線のチップ及びリング端子間の接
続を示す。マイクロコンピュータ110の制御でコイン
のホッペへの受け入れは電話機が完全に機能しないかぎ
りあるいは機能するまで防止される。この状態はマイク
ロコンピュータ110によってコインシュート及び全コ
イン処理回路の動作準備完了をチェックすることよって
判定される。
【0011】この電話機にはさらに徴収あるいは返却検
出器118が含まれ、電話機が中央局からの徴収あるい
は返却電圧を受信するとその旨を検出する。この情報は
回路論理セクションに提供されるが、セクションはこれ
に応答してコイン継電器120を起動して投入されたコ
インを徴収するかあるいはこれらを使用者に返却する。
また、投入されたコインは、コインアクセプタ225に
より検出されその投入情報が中央局に送信される。
【0012】VCC電源107は14mA定電流をVCC
レール108に供給する。VCC電源はモード制御回路
400によってオン及びオフにされ、これによってルー
プ電流が不十分な場合活動ネットワーク215が会話専
用モードにされ、電話機は会話及び発信能力を持つ通常
の旧式(POTS)機として動作する。電圧調整器10
9はVCCレールを所望の電圧に調整するのに使用され
る。マイクロコンピュータ110あるいは他の回路で使
用されないVCC電源からの過剰電流は電圧調整器10
9によって散逸される。下側しきい値検出器111はV
CCレール108が2.5ボルトの所定の下側しきい値
電圧以上であるかを判定する。このしきい値検出器の出
力は状態制御器112によって電話機の状態のシーケン
スを決定するのに使用される。上側しきい値検出器11
3は下側しきい値検出器と同一のものであるが、しきい
値として2.5Vでなくそれより高い所定のしきい値を
持つ点が異なる。このしきい値検出器の出力も状態制御
器112に提供される。
【0013】状態制御器112はループパワー及びシス
テム要件に従って電話機内の論理回路のシーケンスを適
切に制御する。このセクションは関連するパワー供給を
オン及びオフすることによって論理回路のパワー制御を
行なうとともに、他のコイン処理回路を起動させる。状
態制御器はまたマイクロコンピュータ110の制御回線
に対するインタフェースを提供する。これら回線はマイ
クロコンピュータ110をリセットするため、及びこれ
を低パワー状態に保持するために使用される。これらは
さらにタイマの時間切れや外部からの原因によるマイク
ロコンピュータ110の中断、あるいは最終的にマイク
ロコンピュータにループパワーを消失したことを通知
し、マイクロコンピュータにパワーダウンシーケンスを
開始させるためにも使用される。
【0014】状態制御器112はまた2個の内部メモリ
ラッチ、つまり徴収あるいは返却(CR)ラッチとスリ
ープラッチを介してループパワーが中断されている間に
システムの状態を保持する。スリープラッチはループ中
断の長さが新たな呼出しをするのに十分であるか、ある
いは単に短かい中断(同一の呼出)であるかをマイクロ
コンピュータ110に通知するためのメモリ要素として
設計される。CRラッチは徴収あるいは返却信号が発生
したか否かをマイクロコンピュータ110に通知するの
に使用される。さらに、状態制御器は電話機内の論理回
路がオンにされるたびに全てのそれらの論理回路に対し
てパワーオンリセット信号を供給する。
【0015】DC等価回路(DCE)210によって電
話機の電圧−電流特性は決定され、これは電話機電圧の
関数としてDC負荷間をスイッチイングすることによっ
て達成される。供給されるパワーが電話機の動作の各モ
ードに要求されるパワー合計を越えると、残りのパワー
はDC等価回路によって散逸される。電話機入力電圧を
監視することによって、DC等価回路は全機能モードで
の電話機動作最低電圧を保持する。
【0016】DC等価回路は2個の電流分路器分、つ
まり低電流分と高電流分から構成される。低電流分
は全機能モードでの電話機動作最低電圧を保持するの
に要求されるレベルシフトを行なう。電圧がこの点に達
すると、高電流分路器分が活動状態となる。この分
の電流はモード制御回路400によって検出され、動作
の全機能モードに切り換えるのに十分なパワーが供給さ
れているか否かを判定するのに使用される。
【0017】高電流分枝はリード104上のTPに接続
し、低電流分枝はダーリントン対トランジスタ211及
び212並びに抵抗体213を介してリード202上の
T2Pに接続する。
【0018】ループ極性検出器122は電話機回路の極
性を監視してマイクロコンピュータ110に極性が正で
あるか否かの信号を供給する。オフ−フック附属検出器
123は附属電話機がオフ−フックになるたびは回路論
理218に制御信号を供給する。A継電器222はルー
プ電流が発生すると局接地を解除し、ループ電流が発生
しないときは局接地を行なう。
【0019】発信音を出すために電話機にダイアル22
3が組込まれる。この用途に適するダイアルは従来技術
において周知のものである。これらダイアルの2つの例
がそれぞれ1980年4月1日に許可されたD.H.ネ
ルソン(D.H.Nelson) の米国特許第4,196,318
号及び1982年10月5日に許可されたP.C.デイ
ビス(P.C.Davis)らの米国特許第4,352,958号
に開示されている。
【0020】投入されたコインが正規なものであるか、
あるいはにせ物であるかを判定するためにコインの物質
組成をチェックするコイン判別回路224が提供され
る。更にこの回路にはコインの寸法を測定するためのシ
ュートLED226も使用されている。コイン判別回路
の回路構成は周知であり従来技術で提供され得るもので
ある。適当な回路構成としては1973年6月26日に
許可されたA.ヒンタストッカー(A.Hinterstocker)の
米国特許第3,741,363号及び1972年8月8
日に許可されたG.プラム(G.Prumm)の米国特許第3,
682,286号の2つがある。
【0021】マイクロコンピュータ110の制御でコイ
ン継電器120の動作を行なうコインアクセプタ回路2
25が提供されている。この継電器への動作信号によっ
てコイン判別回路224で正規なものであると判定され
たコインをホッパ内に入れる動作を制御する。
【0022】キャッシュボックス内のコイン徴収を正確
にするためにキャッシュボックス検出器227が提供さ
れる。これは機械スイッチを含むが、この検出器の状態
はキャッシュボックスの扉を開けるごとに変更される。
検出器はキャッシュボックスが交換されるまで全てのコ
イントーンに対して1700Hz及び2200Hzを伝送
し、交換が行なわれるたびに電話機にキャッシュボック
スを取り付けている間は周波数は1537Hz及び220
Hzに変更される。キャッシュボックスが交換されると、
電話機は金庫が再び交換されるまで1700及び220
0Hzに戻る。
【0023】スイッチフック タイマは回路218の一
部であり、送受器のオン フック時間を測定するのに使
用される。これが一定時間を越えると、コンピュータの
一時メモリ及び永久メモリの両方が消去され、新たな呼
出が開始される。回路218はスイッチフック115が
オン−フック位置にあるとき電源を使用してコンデンサ
114の充電を行なう。比較器回路はコンデンサ114
の電圧を監視する。電源及びコンデンサの値はコンデン
サを1.5Vに充電するのに所望の所定時間が過ぎるよ
うに選択される。コンデンサがこの電位に充電されると
比較器の出力は高値となり、送受器がオン−フック状態
にされてから所望の時間が経過したことを示す。送受器
がオン−フック状態にあるときは、コンデンサ114は
接地される。これによってコンデンサの充電は防止さ
れ、コンデンサが1.5Vに達することが妨げられる。
【0024】論理パワー供給源は電話機に使用されるB
IL論理ゲートに必要なパワーを供給するのに使用され
る。パワー供給用として2個のレールがあり、1.2V
レールは論理回路にパワーを供給するが、それがこの論
理回路の正の電圧となる。接地用の定電流源からBIL
ゲートに電流が供給され回路に信号を供給する。LIレ
ールはスリープ期間に動作していなくてはならない論理
回路にパワーを供給する。これはループ中断の際に回路
の停止及び回復の秩序性を確保するのに使用される。パ
ワー供給源内にはさらにアクティブ プル−アップ及び
プル−ダウン回路内が組込まれる。これらは状態制御及
び他の論理値供給においてこれら回路のトランジスタ
を、パワーがそれらのベース リードから散逸されたと
き、既知の状態に保つのに使用される。
【0025】図3及び図4には電話機の動作モード、つ
まり会話専用か全機能かを制御するためのモード制御
(MC)回路400が示される。電話機を全機能モード
で動作するのに十分なパワーの供給がないときは、モー
ド制御回路400は全機能モード回路を動作不能にす
る。この状態では会話専用となるが、この会話専用モー
ドにおいては、アクテイブ ネットワーク回路215の
みにパワーが供給される。アクティブネットワーク回路
215は、送話及び受話機能ならびに発信機能をつかさ
どる電話機の基本的な構成要素であり方向性結合器等を
含む。モード制御回路400はまた会話専用モードで送
信ドライブ電流を減少して低電話機電流での動作を可能
とし、またアクテイブ ネットワーク215内に位置す
るAC等価回路によってセットされる最大利得を制御す
る。
【0026】DC等価回路210は、Vcc電圧を入力
として、出力としての2つの電流路、即ち高電流分岐と
低電流分岐とを提供するものである。モード制御回路は
DC等価回路210の高電流分内の抵抗体間に発生す
る電圧を検出することによって全機能動作を行なうのに
十分なパワーが供給されているか否かを判定する。モー
ド制御回路の(図3に示される)入力リード301と3
02の間に検出される電圧は、(同じく、図3に示され
る)参照リード304と305の間を接続する抵抗体の
間に発生する電圧と比較される。入力リード301と3
02間の電圧が参照リード間の電圧を越えるときは、電
話機を全機能モードで動作するのに十分なパワーが供給
されていることを示す。
【0027】モード制御回路は電圧基準、ヒステリシス
を持つ比較器及び各種出力回路から構成される。モード
制御回路はリード104と105上のTPとRT間に接
続ささる。モード制御回路への他の入力にはリード30
8、309及び310を介して供給される基準電流があ
る。出力リードはリード311を含むが、このリードは
アクテイブ ネットワーク回路215内のAC等価セク
ションによってセットされる最大利得を制限し;リード
312は送信ドライブ電流を制御し、そしてリード31
3はVCC電流供給源107を制御してこれをオン オ
フする。L3レールはVCCでなくアクテイブ ネット
ワークの内部パワー供給源VDからパワーの供給を受け
る。このレールはトーン回路、ソフトウエア タイマ、
及び回路論理でのマイクロコンピュータインタフエース
などの大多数の残りの論理回路によって使用される。こ
のパワー レールはループ パワーが発生し、そしてV
CCが上側しきい値以上の場合にのみオンにされる。
【0028】図5から図10はより詳細な状態制御回路
を示す。これら論理回路は3個の別のパワー レール、
つまり、L1、L2、及びL3からパワーを供給され
る。L1からパワーを供給される回路にはスリープ ラ
ッチ700、コイン返却(CR)ラッチ750、及びル
ープ状態論理回路500が含まれる。L2レールからパ
ワーを供給される回路には、アルフア1タイマ900、
アルフア2論理回路550、中断論理回路1000、及
びL2パワー オン リセット950が含まれる。L3
レールからパワーを供給される回路には、リセットパル
サ850、外部中断回路1000、及びL3パワー オ
ン リセット810が含まれる。出力ドライバ(RES
ET 600、EX PWR ENBL 630、L1
=0ドライバ1060、INTRA1030、及びM
CLK ENBL 820)及び入力バッファ CR7
30はVCCからパワーを供給される。状態制御回路の
説明はこれら動作の機能を順に説明することによって最
もよく理解できよう。
【0029】呼出 呼出中にループ パワーが供給されており、モード制御
回路400が全機能モードになるのに十分な電流を検出
すると、VCC電流源107がオンになり、VCCコン
デンサ117を充電する。VCCが所定のレベルに達す
ると、パワー供給源内のVCC温度補正電流源がオンと
なり、一方、これはL1論理回路、回路218内のスイ
ッチ フック タイマ、下側しきい値検出器111及び
上側しきい値検出器113、並びに電圧調整器109を
オンにする。この時点において、スリープ ラッチ70
0及びコイン返却ラッチ750は下側しきい値検出器1
11からのLTラインの“0”状態によってリセットさ
れる。外部リセット リードRESET 601は
“1”状態に保持されるが、これはマイクロコンピュー
タをリセット モードに保持し、外部パワー起動 EX
PWR ENBLリード551をハイレベルにする。
モード制御回路からのリード502上のIL=OB出力
は、ループ状態論理回路にループ電流が供給されている
旨を通知する。
【0030】VCCが所定の電位まで充電されると、下
側しきい値検出器111はLTリード501上に“1”
を出力することによってループ状態論理回路にVCCが
所定の電位あるいはそれ以上であることを通知する。こ
れはスリープ ラッチ700及びコイン返却ラッチ75
0からリセット信号が解除され、これらが機能すること
を意味する。この時点で、ループ状態論理回路500に
よってL2論理値供給源がオンにされ、1ms クロッ
ク、L2状態制御回路、及びM CLK ENBLリー
ド821の“0”によって起動される外部マスタ発振器
が起動される。1ms クロックが発振を開始するが、こ
れはRC発振器であるため安定化するのに単に1から2
期間を必要とする。一方、マスタ クロック発振器は水
晶発振器であり、安定化するのにいくらかの時間を必要
とするのでアルフア1タイマ回路900がオンされるた
びにマスタクロックを64ms 抑止するのに使用され
る。アルフア1タイマ900の時間を満了するとシステ
ムが機能できるように解放され、この時点においてマス
タクロックの安定が確保される。システムはマスタクロ
ックがオフにされた後にオンにされるたびに、オフ期間
が短時間であってもこのアルフア1期間を通過する。
【0031】アルフア1タイマが64ms を刻む間、V
CCはVCC電流源から継続的に充電を受ける。VCC
が上側しきい値に達すると、上側しきい値検出器113
からのUTリード503はハイレベルとなる。モード制
御回路400からの1L=OBリード502によってま
だループ電流が供給されていることが示されると、L3
論理値供給源がオンにされ、電話機内の残りの論理回路
にパワーが供給される。これら回路にはマイクロコンピ
ュータインタフエース、タイマ、トーン回路、及びL3
状態制御回路が含まれる。すると電話機は(POTS)
電話機として機能するが、これは会話及び呼出し能力を
持つ。
【0032】アルフア1タイマの時間が切れたときVC
Cが上側しきい値以上であるときは、リセットリードは
ハイからローレベルに変化しマイクロコンピュータ11
0を起動する。するとマイクロコンピュータはそのプロ
グラムのロケーション0からの実行を開始しPOTS回
路は全機能動作状態となる。この時点でマイクロコンピ
ュータ110がコイン電話機回路など他の論理回路をオ
ンにすることを決定すると、外部パワー起動リード63
1が“1”から“0”に変化する。これは、外部パワー
起動リード631を開始状態から“0”に変化させ、コ
イン処理回路を起動する。
【0033】マイクロコンピュータ110はまた初期化
プログラムにおいてマイクロコンピュータ インタフエ
ースを介してスリープ ラッチ700の出力を読み出
す。スリープ ラッチは下側しきい値検出器111によ
ってリセットされるため、マイクロコンピュータ110
は0を読み出すと、呼出を開始する。呼出後に起こる他
のループ中断と分離するため、マイクロコンピュータは
スリープ ラッチに“1”を書き込み、これ以降のルー
プ中断は呼出でないことを示す。
【0034】ループ中断中にループ電流が零になると、
モード制御回路400はこの状態を検出し、IL=OB
リード502上に“0”を出力することによって状態制
御回路にループ電流が動作レベル以下に減衰したことを
示す。この出力はループ状態論理回路によって1ミリ秒
以下の頻繁なループ中断を分離するために1から2ミリ
秒の間デバウンスされる。この回路は時間ベースとして
1ミリ秒クロックを使用するが、2個のD−型フリップ
フロップのリセット リードはモード制御回路400か
らのIL=OBリード502から電流の供給を受ける。
第1のフリップフロップはゲート505から510を含
む。第2のフリップフロップはゲート511から517
を含む。通常IL=OBリード502はハイレベルであ
り、フリップフロップはリセット状態に保持される。ル
ープ中断のためにIL=OBリード502がローレベル
となると、フリップフロップが起動され1ms クロック
をカウントする。IL=OBリードとの関係での1ms
クロックのタイミングによって、第2のフリップフロッ
プはIL=OBリード502がローレベルになった1か
ら2ミリ秒後にDIL=0リード504上に“1”を出
力する。IL=OBリードがDIL=0リードがハイレ
ベルになる前にハイレベルになるとこの2個のフリップ
フロップはリセットし、このシーケンスが再度開始され
る。DIL=0リード504がいったんハイレベルとな
ると、これらフリップフロップへのIL=OB入力はマ
イクロコンピュータ110がリード1061上のIL=
0中断を検知するため行なわれない。
【0035】リード504上のDIL=0が“1”(ル
ープ電流=0)を示すと、ループ状態論理回路は直ちに
L3論理値供給源をオフにする。外部パワー起動リード
631も高インピーダンスとなり、コイン処理外部回路
がオフにされる。VCC電流源107がオフにされ、T
PにVCC電圧が放電されるのが妨げられる。イントラ
リード1031をローレベルにすることによってマイ
クロコンピュータに中断が生じる。この時点ではマイク
ロコンピュータのインタフエースがオフにされているた
め、マイクロコンピュータはこのマイクロコンピュータ
のインタフエースを介して他の電話回路と通信する手段
をもたない。従って、マイクロコンピュータにIL=0
状態によって中断が起こされたことを通知するために、
ライン1061上の出力ポートIL=0がマイクロコン
ピュータのI/Oラッチに接続され、これによってこの
状態が示される。いったんマイクロコンピュータ110
が、IL=0リード1061上のローレベルを読み出す
と、パワー ダウン シーケンスを秩序正しく開始す
る。このパワー ダウン シーケンスでは内部プログラ
ム レジスタ、制御レジスタ、及びメモリなどが保存さ
れる。マイクロコンピュータがパワー ダウン シーケ
ンスを完了すると、パワー起動リード551がマイクロ
コンピュータによって“1”に変更される。この信号は
ループ状態論理回路によって、マイクロコンピュータが
IL=0状態を検知し、スリープに入る前にその最後の
機能を完了したことを通知するマイクロコンピュータか
らの応答信号として使用される。この信号が受信される
までL2供給源からパワーを受けるクロックは起動され
た状態にとどまり、マイクロコンピュータが必要とする
クロック信号を供給する。モード制御回路400からの
IL=OBモード502もマイクロコンピュータがパワ
ー起動リード551をハイレベルで駆動してIL=0状
態を送信してくるまでIL=0デバウンス フリップフ
ロップをリセットすることができなくされる。パワー起
動リードが高値となってもループ パワーが復帰しない
ときは、L2パワー供給源がオフにされ、回路はスリー
プ モードのままとされる。
【0036】スリープ期間の最中は、L1パワー供給
源、L1パワー供給源状態制御回路、受信利得要求論理
回路、VCC温度補正電流源、上側及び下側しきい値検
知器111及び113、スイッチ フック タイマ、並
びに電圧調整器109のみがVCCコンデンサ117か
らのパワーを受ける回路であり、少量の電流のみが引か
れる。コンデンサの値の選択によって、VCCは最大ス
リープ期間である約2秒間動作レベルに保持される。V
CCが動作レベル以下に落ちると、下側しきい値検出器
111はスリープラッチ710及びCRラッチ750を
リセットする。いったんスリープラッチがリセットされ
ると、マイクロコンピュータ110はパワーが復帰した
とき、その呼出を新たな呼出として扱う。また送受器の
ハングアップによってループ中断が起されると、1.5
秒の時間切れを持つスイッチフックタイマもスリープラ
ッチ700をリセットする。
【0037】このスリープ期間中コイン電話機に徴収あ
るいは返却信号が送られると、ラッチ751上の徴収返
却入力に負進行パルスが発生し、コイン返却ラッチをセ
ットする。システムにパワーが復帰すると、マイクロコ
ンピュータはラッチの内容を読み出し、システムがスリ
ープ状態にあった間に徴収あるいは返却信号が発生した
か否かを調べる。マイクロコンピュータがラッチ内に1
を読み出すと、徴収返却信号が存在したものとみなさ
れ、マイクロコンピュータ内部コイン メモリは消去さ
れる。そこで、徴収返却ラッチがマイクロコンピュータ
によってリセットされる。マイクロコンピュータがラッ
チ内に0を読み出したときは、徴収返却信号は存在しな
かったとみなされ、コイン メモリは後のコイン トー
ン生成を制御するために保持される。
【0038】ループ パワーが復帰すると、モード制御
回路400からのIL=OBリード502がハイレベル
となる。マイクロコンピュータがIL=0状態に既に応
答しているときは、パワー起動リード551はハイレベ
ルとなる。このような状況でIL=0デバウンス フリ
ップフロップがIL=OBリード502によってリセッ
トされる。ループ パワー復帰の場合にはクロック回路
が存在しないためパワーの復帰に際してIL=OBリー
ド502のデバウンス要件はない。ループ中断の長さに
よってループ パワーが復帰したとき以下の異なる3つ
の状況が発生する。第1はVCC電圧が上側しきい値以
上でありパワー供給源L2がまだ起動されている状況で
ある。この場合、ループ中断は非常に短い。マイクロコ
ンピュータがIL=0ドライバ1060からIL=0中
断を受信していないか、あるいは内部レジスタを退避さ
せるのに十分な時間をもたない状況である。この場合パ
ワー起動リード551はローレベルのままであり、IL
=OB信号がデバウンスフリップフロップをリセットさ
せない。次のステップを続けるには状態制御回路はマイ
クロコンピュータがパワー起動リード551を“1”に
上げるのを待たねばならない。パワー起動信号が“1”
となるとループ状態論理回路500はリセット リード
601をローレベルにし、マイクロコンピュータをリセ
ットする。すると一連のゲート521から525は、I
L=0デバウンス フリップフロップへのパワー起動信
号を遅延する。これはリード504上のDIL=0 出
力の変化を4ゲート遅延分だけ遅らせ、リセット リー
ド601を4ゲート遅延分だけローレベルにする。この
シーケンスの事象はシステムの正しいシーケンスを確保
して、状態制御器とマイクロコンピュータのステップが
外れないようにするために必要である。IL=0デバウ
ンス フリップフロップがIL=OBがハイレベルの遅
延パワー起動信号を受信すると、ライン504上のDI
L=0はローレベルとなる。ループ状態論理回路500
はVCCが上側しきい値以上であるためL3パワー供給
源をオンにする。L2レールは、ゲート517がループ
パワーが実際に復帰したことを確認しており、ループ
状態論理回路内のクロック ラッチ、ゲート529及び
530をセットされた状態に保つためオン状態に保持さ
れ、クロック ラッチからのパワー起動リード551の
制御を不能にする。これはシステムが64ms アルフア
1タイマ900を持つL2レールのサイクルを行なうの
ではなく、短いループ中断のサイクルを行なうことを可
能にする。
【0039】ループ パワーが復帰したときの第2の状
態は上側及び下側しきい値電圧レベル並びにパワー供給
源L2が動作不能にされた状態である。これはループ中
断に対して最も一般的に起こる状態である。マイクロコ
ンピュータ110がIL=0状態を確認しスリープ状態
に入っているためパワー供給源L2は動作不能にされ
る。クロックはオフであり全システムはスリープ モー
ドにある。ループ電流が復帰するとただちにパワー供給
源L2をオンにすることによってクロックが再び起動さ
れる。これはIL=0デバウンス フリップフロップを
介してDIL=0リード504をローレベルにすること
によって達成される。DIL=0リードが“0”で、下
側しきい値が“1”となると、クロック ラッチがセッ
トされ、クロックがオンにされる。アルフア1タイマ9
00の動作再開はL2パワー オンリセット回路950
によってゼロから行なわれる。L2パワー オン リセ
ットは発振器がオフにされるたびにパワー オン リセ
ット タイミング コンデンサ951を放電することに
よってパワーが発振器に加えられるごとにアルフア1タ
イマをリセットする。VCCが上側しきい値2.85V
まで充電され、アルフア1タイマの時間が満了すると、
L3論理回路がオンにされ、外部あるいはコイン処理回
路は再びパワー起動リード551によって制御される。
【0040】ループ パワーが復帰したとき起り得る第
3の状態はVCCがこのしきい値以下に落ち、システム
がマイクロコンピュータ110はその内部メモリを失な
ったものとみなし、その呼出が新しい呼出とみなされる
状況である。このときは、スリープ ラッチ が下側し
きい値検出器111によってリセットされる。VCCが
下側しきい値に達すると、L2回路がオンにされ、アル
フア1タイマ900が、再び64ms のタイマ動作を開
始する。VCCが上側しきい値に達すると、L3回路が
オンにされる。アルフア1タイマの時間が満了すると、
リセット リード601がハイレベルとなり、マイクロ
コンピュータはその機能が遂行できるように解放され
る。
【0041】ループ状態論理回路500はモード制御回
路400、下側及び上側しきい値検出器111及び11
3、アルフア2論理回路550、アルフア1タイマ90
0、並びにリセット パルサ850からの入力を受信し
てシステムの動作を制御する。この出力はL2及びL3
パワー レールへのパワー供給、外部マスタクロックチ
ップの制御、リセットの生成、L2パワー オンリセッ
トの制御、並びにVCC CS DISリード541を
介してのVCC電流供給源の制御を各々制御する。これ
ら中断論理回路を駆動する出力が生成されるが、この中
断論理回路は、一方マイクロコンピュータへのイントラ
及びIL=0出力を生成する。
【0042】前述したごとく、ライン501上のLT及
びライン503上のUTは下側及び上側しきい値検出器
からの入力である。これらリード上の“1”はVCCが
対応するしきい値以上であることを示す。最大1uA が
これらリード上のBIL論理回路によって減衰し信号レ
ベルはVBE及び、VCCから200 mVを引いたものの
間で推移する。ライン502上のIL=OBはモード制
御ブロックからの状態入力である。このリードの“0”
は電話機が全機能モードにて動作するにはパワー供給が
不十分であり、停止準備にあることを示す。このセクシ
ョンにおいて、リード540上のIMSクロックはIL
=0デバウンス フリップフロップに使用される。
【0043】リード552上のBPE信号はアルフア2
論理回路からバッフアパワー起動リード551へ供給さ
れる。このリードの“1”はパワー起動信号がローレベ
ルであることを示す。ALPHA1 TO リード93
0はループ状態論理回路にアルフア1タイマの時間(6
4ms)が満了したことを通知する論理リードである。こ
のリードは64msが経過すると“1”を示し、アルフア
1タイマがリード960上のL2 POR信号によって
リセットされるまで“1”の状態にとどまる。L2論理
値供給源がオフにされると、ALPHA1TO 出力9
30は“0”状態に対しては省略される。PRはリセッ
ト パルサ セッション850からの入力リード851
である。このリードの“1”はリセット信号をリセット
リード601を介してマイクロコンピュータへ供給さ
れる。このリードは後に詳述する監視タイマ1100が
満了するとリセットパルサによって8マイクロ秒だけパ
ルスされる。
【0044】出力リード541、つまりVCC SC
DISはループ中断がループ状態論理回路によって検出
されたときにハイレベルとなる制御リードである。この
リードの“1”はVCC電流源107の出力ドライバを
オフにしてVCCからTPへの放電を防止する。L2
CO及びL3 COは制御リード542及び543であ
り、これはこれらリードがそれぞれ論理“1”にあると
き、L2及びL3供給源をオンにする。リード544上
のLT1及びリード545上のLT2はそれぞれLT及
びSH TO入力に従ってスリープ ラッチ及びコイン
返却ラッチをリセットする。これらリードの“1”は該
当するラッチをリセットする。EPEDリード546は
外部パワー駆動ドライバ630への出力信号用である。
このリードでの“1”は外部パワー駆動リード631を
ローレベルにし、コイン処理回路を起動する。
【0045】リード547及び548はリード823及
び824に類似するものである。両方ともプッシュ プ
ル回路の駆動を行なうが、リード547及び458はR
ESETドライバ600を駆動する。リード547がハ
イレベルで、リード548がローレベルであるときは、
リセット リード601の信号はVCCへ供給される。
リード547がローレベルでリード548がハイレベル
のときは、リセットリード601の信号はPRつまり電
話機の低基準電位へ供給される。リード823及び32
4もクロック起動リード821に対して類似の動作を行
なう。ILCOリード549は中断論理回路1000の
駆動用出力リードである。ILCOが“0”であるとき
は、リード1061は“0”である。リード675上の
INTERは中断論理回路1000に接続された出力リ
ードであり、ループ状態論理回路500がマイクロコン
ピュータを中断したいときハイレベルとなる。リード6
76上のL2 POR COはL2パワー オン リセ
ット セクションのパワーオン リセットコンデンサ9
51を放電するための信号リードである。このリードは
L2がオフにされるごとにハイレベルとなり、このコン
デンサを放電する。L2がオンになると、このリードに
対する出力ドライバはオフとなり、コンデンサ951が
機能できるようにする。
【0046】徴収返却ラッチ750はコイン電話機の使
用によってセンサ118によって提供される徴収/返却
信号のような外部信号をラッチするのに使用される。こ
の信号はループ中断中に電話機によって受信される信号
である。このラッチは、ユーザの要件によっては、他の
状態をラッチするために常時パワーを受ける汎用入力ラ
ッチあるいはメモリ格納要素として使用することもでき
る。ラッチはD−型フリップフロップとして構成され、
D及びクロック入力、並びにリード758上のマイクロ
コンピュータ インタフエースに行くQ出力を持つ。B
C/R入力リード781はフリップフロップのセット
リードに接続され、BC/Rリード781が“0”にな
るたびにフリップフロップを“1”に駆動する。フリッ
プフロップはVCCが下側しきい値以下になるたびに
(LT2=“1”)リセットされる。コンピュータはま
たリード712上のデータ ビット0を介してフリップ
フロップをセットあるいはリセットできる。徴収返却入
力は徴収返却ラッチのセットリードにリード781上の
徴収返却バッファを介して接続される。徴収返却バッフ
ァ780はトランジスタ782と783の単純なエミッ
タ結合対から構成されるが、このトランジスタはトラン
ジスタ785及び抵抗体786から成る電流源を介して
VCCからパワー供給を受ける。この電流源に対する電
流基準はライン784から派生され、L+1レールに基
準を持つ。入力はCRリード788がオープン状態に保
持されていると、徴収返却リード入力VCCに供給され
る。CR入力が“1”になるとBC/Rリード781が
“0”になり徴収返却ラッチ750がセットされる。
【0047】スリープラッチ700はある呼出が新たな
呼出であるか、古い呼出であるかを判定するためのメモ
リ要素として機能する。電話機が最初にパワーアップさ
れるたびに、下側しきい値検出器111はLT1リード
544上の“1”を介してラッチをリセットする。VC
Cが下側しきい値を越えると、LT1は“0”に変化し
ラッチ700が機能することを可能にする。マイクロコ
ンピュータ110が機能すると、スリープラッチが呼出
に関する記録を保つようにマイクロコンピュータによっ
てセットされる。呼出の中断中にVCCが下側しきい値
レベル以下に落ちると、スリープラッチがLT1によっ
てリセットされコンピュータに、パワーが臨界動作レベ
ル以下に落ち呼出を新たなものとみなすように通知す
る。スイッチフックタイマも送受器が1.5秒以上オン
フック状態にあると、SHTOリード678を介してス
リープラッチをリセットする。これは前の利用者が要件
を終えた後、直ちに次の利用者が電話機を取ったとき、
システムが新たな状態から開始することを確保するため
に使用される。スリープラッチ700はDB0、W1
1、並びにマイクロコンピュータインタフェースのD0
R2リード701、702及び703を介して書込み及
び読出しが可能である。
【0048】RESETドライバ600の機能はループ
状態論理回路500によって制御されるRESETリー
ド601を駆動することにある。この回路はループ状態
論理回路からのリード548を介してBILゲートによ
って駆動される活動プルダウントランジスタ602及び
トランジスタ604と605から構成される電流ミラー
を通じてリード547を介してループ状態論理回路50
0によって駆動されるプルアップトランジスタ603を
含む。システムが動作状態にあるときは、リード601
は通常ハイレベルにある。ループ中断があるとこのリー
ドはローレベルとなり、マイクロコンピュータを低パワ
ー状態に保持する。
【0049】マスタクロック起動ドライバ#820の機
能はループ状態論理回路500によって制御されるM
CLK ENBLリード821を駆動することにある。
この回路セクションは、上記のRESETドライバに類
似するものである。リード825及び826は出力トラ
ンジスタ827と828の適切な出力状態を確保するた
めに使用される。リード824が“1”になると、M
CLK ENBLは“0”となり、図1のマスタクロッ
ク発振器119を起動する。リード825が“1”のと
きは、リード821は“1”となり、クロック発振器1
19チップを動作不能にする。
【0050】外部パワー起動(EX PWR ENB
L)ドライバ630は開放コレクタトランジスタ632
を含むが、これはコイン電話機論理回路にパワーを供給
するのに適切であるときに飽和する。リード633はE
PEDリード546が“0”であるとき、出力トランジ
スタがオフとなるようにする。EX PWR ENBL
リード631はT2P、つまり図2のリード202に接
続された通常反転されたダイオード634によって静電
放電に対して保護される。従って、このリードの所の最
大電圧は保護ダイオードを順バイアスするのを防止する
ためにT2Pに必要な電圧である。
【0051】アルファ2論理回路はリード551上のパ
ワー起動(PWR ENBL)入力を検出して、ループ
状態論理回路500に通知する。この回路セクションは
比較器として動作するエミッタ結合トランジスタ対55
3及び554を含む。この比較器はトランジスタ555
と556から成る電流源を通じてVCCからパワーの供
給を受けるが、これはライン557からバイアスされ
る。この回路はL2レールがオフにされるとオフにされ
るように設計される。PWR ENBLリード551が
開放されたままになると、558は共通回線リードをハ
イレベルにし、BPEリード552をローレベルにす
る。リード551が電話機内のコイン処理回路によって
ローレベルにされると、リード552はハイレベルとな
る。
【0052】中断論理回路1000はループ状態論理回
路500から中断信号を受信し、タイマはINTER入
力を介してリード675上に出力を提供しINTRAド
ライバ1030を駆動することによって、マイクロコン
ピュータに対して中断信号を送信する。ILC0入力リ
ード549はIL=0ドライバ1060を駆動するのに
使用され、マイクロコンピュータに対しIL=0状態を
生成する。中断論理回路1000はスリープ期間中は活
動状態でなくとも良い。
【0053】INTRAドライバ1030は中断論理回
路からのBIL出力をマイクロコンピュータを駆動する
ためのCMOSレベルに変換する。この回路はリード1
031上の出力INTRAをアクティブローレベルにす
るように設計される。この回路には非活動状態のときは
電流が全く供給されず、起動されるとわずかに電流が供
給される。この回路は通常非活動状態にあるが、ドレン
電流はVCC117コンデンサに供給される。リード1
032はリード1034がローレベルのとき出力トラン
ジスタ1033をオフに保つ。
【0054】IL=0ドライバはILビーム1061を
駆動し、マイクロコンピュータにループ中断回路によっ
て中断が起こされたことを示す。これは前述のINTR
Aドライバ1030に類似するもので、類似の入力及び
出力仕様を持つ。前述したごとく、アルファ1タイマ9
00の目的はクロックがオンされるごとに64msを刻み
ループ状態論理回路500に64msが経過したことを通
知することである。この回路はリード540上の1 M
S CLKによって駆動されるDフリップフロップ91
0から916の6個のステージから成るが、これはAL
PHA 1 TO リード930を駆動する。このリー
ド上の“1”はタイマの時間が満了したことを示す。カ
ウンタはカウントを続けるが出力は“1”にとどまる。
【0055】タイマを開始するためには、L2パワーオ
ンリセット回路から全てのフリップフロップにリード9
60上の“1”を介してリセットパルスが加えられる。
これは出力ラッチをリセットし、これを“0”にする。
64msが経過すると出力ラッチは“1”をラッチする。
【0056】L2パワーオンリセット950はリセット
パルスを供給するが、これはL2レールがオンにされる
たびにアルファ1タイマ900をリセットする。このリ
セットパルス期間はコンデンサ951を電流源によって
充電することによって発成する。コンデンサが一度VB
Eに充電されると、リセット信号が解除されリセットパ
ルスが生成される。パワーがオンされるたびにリセット
パルス生成を確保するため、コンデンサ951はリセッ
ト回路へのパワーがオフされるたびにL2 POR C
0リード676の“1”を介してループ状態論理回路に
よって放電される。これはL2パワーが起動されたとき
アルファ1タイマ900がゼロから動作を開始すること
を確保する。
【0057】リセットパルサ850の機能はループ状態
論理回路500に監視タイマ1100の時間が満了した
ときパルスを生成するためのパルスを供給することにあ
る。この回路は時間ベースとしてライン852上の12
3.2KHz 信号を使用して、PRライン851上に12
3.2KHz 信号の1クロック期間長を持つ出力パルスを
供給する。これはリセットパルサ850へのWDT T
O入力リード1101がローレベルからハイレベルへの
遷移を起こすたびに発生し、内部ラッチをクロックす
る。出力パルスは次にループ状態論理回路に供給される
が、これはRESETドライバ600を介してRESE
Tパルスを生成する。L3パワーオンリセット810の
機能は基本電話L3論理回路にリセットパルスを供給す
ることにある。このリセットを使用する回路にはリセッ
トパルサ850、外部中断論理回路、監視タイマ110
0、タイマ1から3、活動ネットワーク論理回路,及び
トーン制御回路が含まれる。L3PORリード810上
の“1”はこれら論理回路をリセットする。回路810
はL2パワーオンリセット950と同様に動作する。し
かし、コンデンサ812は、リセットパルスはパワーが
除去されたときのようにL3論理回路がそのメモリ状態
を失ったときにのみ必要であるためにループ状態論理回
路500によっては放電されない。メモリ状態が失われ
たときはコンデンサ812もこの時点で放電され、この
時点でリセットパルスが生成される。論理回路がそれら
旧状態を保持するときは、リセットパルスは必要でなく
リセットパルスの生成はない。
【0058】図11には監視タイマ110が示される
が、これは回路設計中にマイクロコンピュータ110の
機能を一時的に停止する原因となるマイクロコンピュー
タのグリッチあるいはある種の致命的でない障害を検出
するための防衛策として組み込まれる。ループパワー中
断の間にこのようなグリッチの3回以内の発生に対して
監視タイマ1100は各グリッチの後にマイクロコンピ
ュータに通常の再初期化を行なわせる。第3回目以降の
グリッチは永久的な故障とみなされ、マイクロコンピュ
ータは電話機のコイン機能を動作不能にし利用者にはP
OTS(会話及び発信)機能のみが提供される。
【0059】監視タイマ110(WDT)の動作は以下
の通りである。呼出において、WDT1100はパワー
オンリセットによってゼロに初期化され、マイクロコン
ピュータは最上位カウンタに1ニブルをロードする。こ
の動作はWDT1100がゼロにカウントするのを起動
する。マイクロコンピュータはその後通常の動作を実行
するが、WDT1100が時間切れになる前にWDT1
100に1ニブルを定期的に再ロードする。この動作は
WDT1100が再度時間を刻むことを繰返させる。マ
イクロコンピュータがニブルを時間内に再ロードしない
とグリッチが発生したものとみなされ、マイクロコンピ
ュータが状態制御器112からのリセットによって0か
ら再始動される。これはグリッチが再度発生しないこと
を期待してマイクロコンピュータを正規のコースに戻ど
す。
【0060】2ビットカウンタ1106はWDT110
0が時間切れになった回数をカウントする。このカウン
タはWDT1100が時間切れした回数を知るためにイ
ンタフェースを介してマイクロコンピュータ110によ
って読み出される。この回数が3回以上になると、コイ
ン電話機のコインシュートが動作不能にされ、POTS
電話機機能のみが残される。このWDT1100カウン
タはループパワーが戻るごとにパワーオンリセットによ
りループパワー中断が起こるたびリセットされる。
【0061】WDT1100は8−ビットカウンタ11
03を含むが、最上位ニブルのみがロード可能であり、
低ニブルは常に全部ゼロにロードされる。リード110
8から1111上の入力DB0からDB3は監視タイマ
の上位ニブルをセットするマイクロコンピュータインタ
フェースのBIL出力である。リード1102上のパル
スはこれが“0”のときカウンタ1103にニブルをロ
ードする。このパルスの正エッジで監視タイマのカウン
トが起動される。タイマの時間が切れるとWDTTOリ
ード1101は“1”となり、リセットパルサ回路85
0に電流を供給する。リード1107及び1108はマ
イクロコンピュータインタフェースに供給される監視タ
イマカウンタの出力であり、コンピュータが監視タイマ
が時間切れした回数を読み出す動作を起動する。
【0062】図12から図20は図1及び図2の回路に
よって遂行される機能のいくつかを示すフローチャート
である。これら機能が遂行されるシーケンスがフローチ
ャートによって示されているが、これらは当業者によっ
てマイクロプロセッサをプログラムするか、あるいは専
用の論理回路によって図1及び図2の回路を複製するの
に十分に詳しいものである。フローチャートには遅延時
間が特定の用途に使用されているが、他の用途にこの遅
延時間を簡単に応用できることは明白である。
【0063】ここでは本考案の1つの実施態様の説明が
なされたが、これは説明のためのものであり実用新案登
録請求の範囲の項目によって定義される本考案の精神及
び範囲から逸脱することなくこれに各種の変更を加える
ことができることは容易に理解できることである。
【図面の簡単な説明】
【図1】電子コイン電話機の主な機能要素のブロック図
である。
【図2】電子コイン電話機の主な機能要素のブロック図
である。
【図3】本考案に使用されるモード検出器の詳細図であ
る。
【図4】本考案に使用されるモード検出器の詳細図であ
る。
【図5】本考案に使用される状態制御器の論理回路図で
ある。
【図6】本考案に使用される状態制御器の論理回路図で
ある。
【図7】本考案に使用される状態制御器の論理回路図で
ある。
【図8】本考案に使用される状態制御器の論理回路図で
ある。
【図9】本考案に使用される状態制御器の論理回路図で
ある。
【図10】本考案に使用される状態制御器の論理回路図
である。
【図11】本考案に使用される監視タイマの詳細回路図
である。
【図12】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図13】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図14】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図15】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図16】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図17】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図18】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図19】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図20】図1の回路によって遂行される幾つかの機能
のフローチャート図である。
【図21】図12から図15の空間上の配置を示す図で
ある。
【図22】図18から図20の空間上の配置を示す図で
ある。
【図23】図1及び図2の空間上の配置を示す図であ
る。
【図24】図3及び図4の空間上の配置を示す図であ
る。
【図25】図5から図10の空間上の配置を示す図であ
る。
【符号の説明】
110 マイクロコンピュータ 111 下側しきい値検出器 113 上側しきい値検出器 118 徴収・返却検出器
フロントページの続き (72)考案者 ジョセフ ジョン ナハス アメリカ合衆国 19610 ペンシルヴァ ニア,ワイオミッスィング,ワリック ドライヴ 316 (72)考案者 ハワード ヌグ アメリカ合衆国 07747 ニュージャー シィ,マタワン,ファウン ドライヴ 4 アール.デー.ナンバー 1 (56)参考文献 特開 昭55−95457(JP,A) 特開 昭55−74260(JP,A) 特開 昭57−143969(JP,A)

Claims (12)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 コイン電話用加入者ループを通じて中央
    局に呼出を行うコイン電話機において、 該加入者ループから該コイン電話機へ流れる電流のレベ
    ルを検出する検出手段(400)、 該コイン電話機へのコインの投入を検知し、コイン投入
    情報を中央局に送信するコイン処理回路(225)、及
    び 該電流レベルが所定のレベル以下に落ちたことを示す検
    出手段からの信号に応答して、コイン処理回路のコイン
    投入情報を中央局に送信する動作を禁止し投入された全
    コインを利用者に返却するとともに、該電流レベルが該
    所定レベル以下に落ちている間もダイヤル呼出及び会話
    機能を維持するための制御手段(110、112)を具
    備することを特徴とするコイン電話機。
  2. 【請求項2】 請求項1に記載のコイン電話機におい
    て、 該制御手段が、利用可能なループパワーに従う予め定め
    られた状態に該電話機内の状態制御回路(112)を
    列するための状態制御を含むものであるコイン電話機。
  3. 【請求項3】 請求項に記載のコイン電話機におい
    て、 該制御手段が、該電話機の動作のために中央局から利用
    できる十分なループ電流に応答して該コイン処理回路が
    活性化される全機能モードと、中央局から利用できる不
    十分なループ電流を有することに応答してアクティブネ
    ットワーク回路のみが活性化される会話専用モードとの
    間を選択するためのモード制御回路(400)を含むも
    のであるコイン電話機。
  4. 【請求項4】 請求項に記載のコイン電話機におい
    て、 会話専用モードにおいて、該モード制御回路は、減少さ
    れた電流レベルにおける送信機動作を可能にするため音
    声周波数送信機に提供される駆動電流を減少するもので
    あるコイン電話機。
  5. 【請求項5】 請求項に記載のコイン電話機におい
    て、 該モード制御が、中央局から電話機への電流が一旦設定
    されている電話機と中央局の間の加入者ループ中断
    されたことを検出するものであるコイン電話機。
  6. 【請求項6】 請求項に記載のコイン電話機におい
    て、 該制御手段が、該コイン処理回路、該検出手段及び該状
    態制御回路を問い合わせ且つ制御するためのコンピュー
    タを含むものであるコイン電話機。
  7. 【請求項7】 請求項に記載のコイン電話機におい
    て、 電話機が中央局からの電流により駆動されている間該コ
    ンピュータの正しい動作を連続的にチェックするための
    自己診断手段(112)を含み、不動作状態が維持され
    ている間不動作状態の検出により該コイン処理回路の動
    作が禁止され及び電話機が呼出及び会話機能のみをもつ
    ようにするものであるコイン電話機。
  8. 【請求項8】 請求項に記載のコイン電話機におい
    て、 該検出手段が、中央局からの利用できる電圧が予め定め
    られた下側閾値電圧を上まわる時を決定するための下側
    閾値検出器と、中央局からの利用できる電圧が予め定め
    られた上側閾値電圧を上まわる時を決定するための上側
    閾値検出器とを含むものであるコイン電話機。
  9. 【請求項9】 請求項に記載のコイン電話機におい
    て、 該状態制御回路は該モード制御回路に応動するものであ
    り、該状態制御回路は、いずれかの加入者ループ中断の
    時間期間を測定し及び各中断の期間をコンピュータに提
    供するためのスリープラッチ(700)と、中央局が電
    話機に徴収信号か又は返却信号を提供しているかという
    ことを示すコンピュータへの信号指示を提供するための
    コイン返却ラッチ(750)と、電話機の動作を制御す
    るためのモード制御回路、上側及び下側閾値検出器及び
    スリープラッチからの組み合わされた入力を受信し且つ
    処理するためのループ状態論理とを含むものであるコイ
    ン電話機。
  10. 【請求項10】 請求項に記載のコイン電話機におい
    て、 該コンピュータは、利用できるループパワーが予め定め
    られた動作レベルを下まわって減少したときに電話機内
    における第1のグループの選択された状態回路(81
    0、850、1000)へのパワーをオフにして該第1
    のグループの選択された状態回路のパワーダウンシーケ
    ンスを実行するものであり、該電話機は、利用できるル
    ープパワーが予め定められたレベルを上まわるときに加
    入者ループ上の電流によって充電される容量蓄積手段
    (117)であって利用できるループパワーが予め定め
    られたレベルを下まわる期間中第2のグループの選択さ
    れた状態回路(109、111、113)を駆動するの
    に用いられる容量蓄積手段(117)を含むものである
    コイン電話機。
  11. 【請求項11】 請求項10に記載のコイン電話機にお
    いて、 該容量蓄積手段によって駆動される該第2のグループの
    選択された状態回路が、利用できるループパワーが該予
    め定められたループ動作レベルを再度上まわることを示
    す該第1のグループの選択された状態回路の再活性化の
    ために第1及び第2のパワー再活性化信号を該ループ状
    態論理に提供するための下側及び上側閾値検出器を含む
    ものであるコイン電話機。
  12. 【請求項12】 請求項11に記載のコイン電話機にお
    いて、 該第2のグループの選択された状態回路は、電話機がオ
    ン−フックのままになっている時間長を計るためのアク
    ティブのままになっているスイッチ−フックタイマーを
    回路論理(218)内に含み、該スイッチ−フックタイ
    マーは、ハンドセットが利用できるループパワーの減少
    が呼が終了したことに因ることを示すオン−フックであ
    るときに信号を該ループ状態論理に提供するものである
    コイン電話機。
JP1994005214U 1983-12-30 1994-05-16 コイン電話機 Expired - Lifetime JP2548237Y2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/567,052 US4567325A (en) 1983-12-30 1983-12-30 Controller for a coin telephone set
US567052 1983-12-30

Publications (2)

Publication Number Publication Date
JPH0720748U JPH0720748U (ja) 1995-04-11
JP2548237Y2 true JP2548237Y2 (ja) 1997-09-17

Family

ID=24265541

Family Applications (2)

Application Number Title Priority Date Filing Date
JP59274227A Pending JPS60216661A (ja) 1983-12-30 1984-12-27 コイン電話機
JP1994005214U Expired - Lifetime JP2548237Y2 (ja) 1983-12-30 1994-05-16 コイン電話機

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP59274227A Pending JPS60216661A (ja) 1983-12-30 1984-12-27 コイン電話機

Country Status (5)

Country Link
US (1) US4567325A (ja)
EP (1) EP0148483B1 (ja)
JP (2) JPS60216661A (ja)
CA (1) CA1222332A (ja)
DE (1) DE3485211D1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2606961B1 (fr) * 1986-11-18 1989-04-07 Flonic Sa Dispositif d'initialisation de la taxation pour un poste telephonique public
US4760594A (en) * 1987-09-04 1988-07-26 Reed Jerry K Answer supervision detection unit for pay telephone system
US4926458A (en) * 1988-05-26 1990-05-15 Mars Incorporated Low power control apparatus for a coin operated telephone
US4979208A (en) * 1988-06-29 1990-12-18 Mars Incorporated Method and apparatus for electronic payphone open switch interval management
AU620765B2 (en) * 1988-06-28 1992-02-20 Mars, Incorporated Method and apparatus for electronic payphone open switch interval management
US4821313A (en) * 1988-07-01 1989-04-11 Palco Telecom Inc. Paystation transmitter ground detect circuitry
US4896348A (en) * 1988-07-01 1990-01-23 Palco Telecom Inc. Paystation monitor circuit to prevent fraudulent use
US4985910A (en) * 1989-09-15 1991-01-15 Mars Incorporated Method and apparatus for retrofitting a standard coin operated telephone employing a carbon microphone with a line powered electronic controller
GB2242101B (en) * 1990-03-15 1994-08-31 Mars Inc Telephone signalling
US5896446A (en) * 1996-07-29 1999-04-20 Mars Incorporated Coin operated telephone auditor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3682286A (en) * 1969-07-19 1972-08-08 Georg Prumm Method for electronically checking coins
DE2029751C3 (de) * 1970-06-16 1974-11-07 Adolf 8150 Roggersdorf Hinterstocker Elektronischer Münzprüfer mit einer einzigen Prüfvorrichtung
US3804984A (en) * 1972-01-25 1974-04-16 Teltronics Inc Emergency circuitry for coin telephone
US4039768A (en) * 1976-05-26 1977-08-02 Maley James B O Pay telephone station monitor system
CH596722A5 (ja) * 1976-06-15 1978-03-15 Sodeco Compteurs De Geneve
US4105867A (en) * 1977-02-07 1978-08-08 H. R. Electronics Company Control circuit for pay telephones and the like
US4136262A (en) * 1977-09-15 1979-01-23 Communication Equipment And Engineering Co. Telephone paystation
US4196318A (en) * 1978-09-29 1980-04-01 Bell Telephone Laboratories, Incorporated Electronically-switched multifrequency generator for providing tone signaling
JPS5571351A (en) * 1978-11-25 1980-05-29 Tamura Electric Works Ltd Faulty position display-type public telephone set
JPS5574260A (en) * 1978-11-30 1980-06-04 Tamura Electric Works Ltd Public telephone of self-diagnosis type
JPS5845224B2 (ja) * 1979-01-16 1983-10-07 株式会社田村電機製作所 公衆電話機
CH641617A5 (de) * 1979-03-21 1984-02-29 Autelca Ag Ueberwachungsanlage fuer die muenzfernsprecher einer fernsprechanlage.
US4352958A (en) * 1979-12-13 1982-10-05 Bell Telephone Laboratories, Incorporated Electronically-switched multifrequency generator with transducer control
GB2078466B (en) * 1980-06-20 1984-07-04 Plessey Co Ltd Micro-processor controlled coin-box telephone instruments
JPS57143969A (en) * 1981-02-28 1982-09-06 Anritsu Corp Monitoring method for fault of public telephone and fault signal sending circuit and fault signal monitoring circuit
CH652548A5 (de) * 1981-07-23 1985-11-15 Sodeco Compteurs De Geneve Muenzfernsprecher mit einem mikroprozessor.

Also Published As

Publication number Publication date
DE3485211D1 (de) 1991-11-28
US4567325A (en) 1986-01-28
CA1222332A (en) 1987-05-26
JPH0720748U (ja) 1995-04-11
EP0148483A2 (en) 1985-07-17
EP0148483B1 (en) 1991-10-23
JPS60216661A (ja) 1985-10-30
EP0148483A3 (en) 1988-05-04

Similar Documents

Publication Publication Date Title
JP2548237Y2 (ja) コイン電話機
EP0166745B2 (en) Fraud prevention in an electronic coin telephone set
US5014308A (en) Circuit arrangement for providing power for an IC chip in a telephone subset
US4266097A (en) Device control system
JP2940969B2 (ja) 電話ライン給電電話機
JPH0634491B2 (ja) リングトリツプ検出装置
US4811386A (en) Called party response detecting apparatus
US5216707A (en) Circuit for firing paystation coin relay using power derived from telephone line tip/ring voltage
US5798707A (en) Pager operated control unit
US6665397B1 (en) Telephone signal detecting circuit
JP2731270B2 (ja) 網制御装置
JPH0432580B2 (ja)
JPS6336761Y2 (ja)
JPH0436622B2 (ja)
JPH0418283Y2 (ja)
JPH0137897B2 (ja)
JPH0681208B2 (ja) 電話機の電源制御回路
JPH0115186B2 (ja)
JP3181324B2 (ja) 端末網制御装置
JPS63175566A (ja) 公衆電話機
JPH09135307A (ja) 着信応答回路
JPH02306757A (ja) 電話機
JPH07118739B2 (ja) 電話機回路
PL177616B1 (pl) Telefon publiczny
JPH0137898B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960207