JPH0436622B2 - - Google Patents
Info
- Publication number
- JPH0436622B2 JPH0436622B2 JP61072530A JP7253086A JPH0436622B2 JP H0436622 B2 JPH0436622 B2 JP H0436622B2 JP 61072530 A JP61072530 A JP 61072530A JP 7253086 A JP7253086 A JP 7253086A JP H0436622 B2 JPH0436622 B2 JP H0436622B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- hook
- voltage
- dial
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 102100037065 Cytoplasmic dynein 2 intermediate chain 1 Human genes 0.000 description 10
- 101000954720 Homo sapiens Cytoplasmic dynein 2 intermediate chain 1 Proteins 0.000 description 10
- 230000004044 response Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リダイヤル、ワンタツチダイヤル、
短縮ダイヤル等のメモリダイヤル機能を有する電
話機に関するものである。
短縮ダイヤル等のメモリダイヤル機能を有する電
話機に関するものである。
かゝる電話機においては、メモリダイヤル用の
メモリを備えており、オフフツク状態のときルー
プ電流によりメモリの電源を供給する一方、オン
フツク状態のときにはバツクアツプ用の電池によ
り電源を供給し、メモリの内容が消滅するのを阻
止するものとなつているが、フツクスイツチの状
態に応じてメモリに対する電源供給切替を行なう
と、オフフツクのまゝコンセントから電話機を脱
去し、あるいは、通話状態において他の端末機器
への電話回線切替を行なえば、電池によるバツク
アツプがなされず、メモリの内容が消滅するおそ
れを生じているため、本出願人の別途出願による
「メモリダイヤル電話機」（特願昭60−124320号）
が提案されている。
メモリを備えており、オフフツク状態のときルー
プ電流によりメモリの電源を供給する一方、オン
フツク状態のときにはバツクアツプ用の電池によ
り電源を供給し、メモリの内容が消滅するのを阻
止するものとなつているが、フツクスイツチの状
態に応じてメモリに対する電源供給切替を行なう
と、オフフツクのまゝコンセントから電話機を脱
去し、あるいは、通話状態において他の端末機器
への電話回線切替を行なえば、電池によるバツク
アツプがなされず、メモリの内容が消滅するおそ
れを生じているため、本出願人の別途出願による
「メモリダイヤル電話機」（特願昭60−124320号）
が提案されている。
すなわち、同出願においては、ループ電流によ
り所定の電源電流をダイヤルメモリへ供給する電
源供給回路の出力側へ、電池と放電スイツチ用の
ダイオードとの直列回路を並列に接続すると共
に、これよりも電源供給回路側へ電池電圧より高
いツエナー電圧を有する定電圧ダイオードを接続
のうえ、これら両者間へ電源供給回路の出力電圧
が低下したときダイヤルメモリを待機モードとさ
せる監視回路を挿入し、オフフツク状態において
は、電源供給回路の出力電圧を電池電圧より高く
設定して放電スイツチ用のダイオードをオフとし
ておき、オンフツク状態となれば、電源供給回路
の出力電圧低下に応じて放電スイツチ用のダイオ
ードがオンとなり、電池による電源供給が行なわ
れると同時に、ダイヤルメモリを待機モードと
し、これの消費電流を減少させるものとしてい
る。
り所定の電源電流をダイヤルメモリへ供給する電
源供給回路の出力側へ、電池と放電スイツチ用の
ダイオードとの直列回路を並列に接続すると共
に、これよりも電源供給回路側へ電池電圧より高
いツエナー電圧を有する定電圧ダイオードを接続
のうえ、これら両者間へ電源供給回路の出力電圧
が低下したときダイヤルメモリを待機モードとさ
せる監視回路を挿入し、オフフツク状態において
は、電源供給回路の出力電圧を電池電圧より高く
設定して放電スイツチ用のダイオードをオフとし
ておき、オンフツク状態となれば、電源供給回路
の出力電圧低下に応じて放電スイツチ用のダイオ
ードがオンとなり、電池による電源供給が行なわ
れると同時に、ダイヤルメモリを待機モードと
し、これの消費電流を減少させるものとしてい
る。
しかし、前述の構成においては、オフフツク状
態中、電源供給回路の出力電圧を常に電池電圧よ
りも高く設定することを前提としており、回線の
瞬断、または、雑音の混入による線間電圧の低下
に応じ、直ちにダイヤルメモリが待機モードとな
り、運用上不便となる問題を生じている。
態中、電源供給回路の出力電圧を常に電池電圧よ
りも高く設定することを前提としており、回線の
瞬断、または、雑音の混入による線間電圧の低下
に応じ、直ちにダイヤルメモリが待機モードとな
り、運用上不便となる問題を生じている。
この対策としては、一定時間以内の線間電圧低
下に対して応動しないものとすればよいが、単に
時定数回路等を挿入すれば、オフフツクおよびオ
ンフツクに即応してダイヤルメモリが動作モード
および待機モードとならず、発信および再発信が
オフフツクおよびオンフツク後のオフフツクに応
じ、直ちに行なえない問題を生ずる。
下に対して応動しないものとすればよいが、単に
時定数回路等を挿入すれば、オフフツクおよびオ
ンフツクに即応してダイヤルメモリが動作モード
および待機モードとならず、発信および再発信が
オフフツクおよびオンフツク後のオフフツクに応
じ、直ちに行なえない問題を生ずる。
前述の問題を解決するため、本発明はつぎの手
段により構成するものとなつている。
段により構成するものとなつている。
すなわち、ダイヤル発信を行う動作モードと低
消費電力の待機モードとの切替端子を有するダイ
ヤルメモリと、このダイヤルメモリに対しループ
電流により電源供給を行う電源供給回路と、ダイ
ヤルメモリに対し少電流の電源供給を行うバツク
アツプ用の電池とを備えるメモリダイヤル電話機
において、電源供給回路の出力側へ抵抗器および
オフフツクに応じてオンとなる接点を介しコレク
タ・エミツタ間が接続されかつオン、オフによる
コレクタ電位に応じて前記切替端子を制御するト
ランジスタと、前記ループ電流の供給される線路
の線間電圧に応じ前記トランジスタのオン、オフ
を制御する電圧識別回路と、トランジスタのコレ
クタ・エミツタ間へ並列に接続されたコンデンサ
とを設けたものである。
消費電力の待機モードとの切替端子を有するダイ
ヤルメモリと、このダイヤルメモリに対しループ
電流により電源供給を行う電源供給回路と、ダイ
ヤルメモリに対し少電流の電源供給を行うバツク
アツプ用の電池とを備えるメモリダイヤル電話機
において、電源供給回路の出力側へ抵抗器および
オフフツクに応じてオンとなる接点を介しコレク
タ・エミツタ間が接続されかつオン、オフによる
コレクタ電位に応じて前記切替端子を制御するト
ランジスタと、前記ループ電流の供給される線路
の線間電圧に応じ前記トランジスタのオン、オフ
を制御する電圧識別回路と、トランジスタのコレ
クタ・エミツタ間へ並列に接続されたコンデンサ
とを設けたものである。
したがつて、オフフツクおよびオンフツクに即
応してダイヤルメモリが動作モードおよび待機モ
ードとなり、かつ、オフフツク中の線間電圧低下
によつても待機モードが設定されると共に、コレ
クタ・エミツタ間のコンデンサと、これに対し直
列の抵抗器とによる時定数により、一定時間以内
の線間電圧低下には応動しないものとなる。
応してダイヤルメモリが動作モードおよび待機モ
ードとなり、かつ、オフフツク中の線間電圧低下
によつても待機モードが設定されると共に、コレ
クタ・エミツタ間のコンデンサと、これに対し直
列の抵抗器とによる時定数により、一定時間以内
の線間電圧低下には応動しないものとなる。
以下、実施例を示す回路図によつて本発明の詳
細を説明する。
細を説明する。
同図においては、交換機からの線路が接続され
る線路端子L1，L2に対し、フツクスイツチHS1お
よびダイオードブリツジ（以下、DB）１を介
し、スイツチ回路（以下、SW）２を経て通話回
路（以下、TKC）３が接続されていると共に、
これらに対し、ダイヤルパルス送出用のSW４が
並列に接続されており、ダイヤル発信時にはSW
２がオフとなる一方、SW４がオンとなつてから
オフ、オンを行ない、これによつてダイヤルパル
スの送出を行なうものとなつている。
る線路端子L1，L2に対し、フツクスイツチHS1お
よびダイオードブリツジ（以下、DB）１を介
し、スイツチ回路（以下、SW）２を経て通話回
路（以下、TKC）３が接続されていると共に、
これらに対し、ダイヤルパルス送出用のSW４が
並列に接続されており、ダイヤル発信時にはSW
２がオフとなる一方、SW４がオンとなつてから
オフ、オンを行ない、これによつてダイヤルパル
スの送出を行なうものとなつている。
また、高インピーダンスの電源供給回路（以
下、PFC）５がDB１の正極側へ接続されている
と共に、逆流阻止用のダイオードD1を介し、内
部にダイヤルメモリを有するダイヤル回路（以
下、DIC）６がPFC５の出力側へ接続されてお
り、オフフツクに応じてフツクススイツチHS1が
オンとなれば、線路端子L1，L2の極性にかゝわ
らず、DB１により一定極性となつたループ電流
がTKC３へ通ずる一方、ループ電流の一部によ
りPFC５を介してDIC６の電源電流が供給され
る。
下、PFC）５がDB１の正極側へ接続されている
と共に、逆流阻止用のダイオードD1を介し、内
部にダイヤルメモリを有するダイヤル回路（以
下、DIC）６がPFC５の出力側へ接続されてお
り、オフフツクに応じてフツクススイツチHS1が
オンとなれば、線路端子L1，L2の極性にかゝわ
らず、DB１により一定極性となつたループ電流
がTKC３へ通ずる一方、ループ電流の一部によ
りPFC５を介してDIC６の電源電流が供給され
る。
一方、DB１の正極側出力と負極側出力との間
には、ループ電流の供給される線間電圧を識別す
るため、抵抗器R1〜R3と印加電圧制限用の定電
圧ダイオードZDとによる電圧識別回路が接続さ
れており、オフフツクに応じてフツクスイツチ
HS2もオンとなれば、DB１の出力電圧を抵抗器
R1，R2，R3により分圧した分圧電圧がトランジ
スタ（以下、TR）Ｑのベースへ印加され、これ
がオンとなり、これのコレクタ・エミツタ間は抵
抗器R4およびフツクスイツチHS2を介し、PFC
５の出力側へ接続されているため、コレクタ電位
が「Ｌ」（低レベル）へ転じ、これをDIC６のモ
ード切替端子HSへ与えるものとなり、DIC６が
直ちに動作モードとなり、図上省略したダイヤル
キーの操作に応じ、出力端子DPおよびMUTEか
らの信号を送出し、SW２，４を各個に駆動して
上述のダイヤル発信を行なうものとなる。
には、ループ電流の供給される線間電圧を識別す
るため、抵抗器R1〜R3と印加電圧制限用の定電
圧ダイオードZDとによる電圧識別回路が接続さ
れており、オフフツクに応じてフツクスイツチ
HS2もオンとなれば、DB１の出力電圧を抵抗器
R1，R2，R3により分圧した分圧電圧がトランジ
スタ（以下、TR）Ｑのベースへ印加され、これ
がオンとなり、これのコレクタ・エミツタ間は抵
抗器R4およびフツクスイツチHS2を介し、PFC
５の出力側へ接続されているため、コレクタ電位
が「Ｌ」（低レベル）へ転じ、これをDIC６のモ
ード切替端子HSへ与えるものとなり、DIC６が
直ちに動作モードとなり、図上省略したダイヤル
キーの操作に応じ、出力端子DPおよびMUTEか
らの信号を送出し、SW２，４を各個に駆動して
上述のダイヤル発信を行なうものとなる。
なお、定電圧ダイオードZDには、雑音成分に
よる影響を除去するためコンデンサC1が並列に
接続されていると共に、TR・Ｑのコレクタ・エ
ミツタ間には、オフフツク中に一時的な線間電圧
が低下しても切替端子HSの「Ｌ」を維持する目
的から、コンデンサC2が並列に接続されており、
DIC６の電源端子VDとVSとの間には、電源供給
状態を所定時間保持するためのコンデンサC3が
接続されている一方、抵抗器R1とR4とには、コ
ンデンサC1，C2の放電用ダイオードD2，D3が並
列に接続されている。ここで、オフフツク中に
DB１を介して線路側から雑音が到来した場合、
これが正極性のものであれば、コンデンサC1，
C2を通過させることにより雑音の影響を排除す
るとともに、負極性のものであれば、コンデンサ
C1，C2から放電用ダイオードD2，D3を介して電
荷のを放電を行うことにより雑音の影響を排除す
るものとなつている。
よる影響を除去するためコンデンサC1が並列に
接続されていると共に、TR・Ｑのコレクタ・エ
ミツタ間には、オフフツク中に一時的な線間電圧
が低下しても切替端子HSの「Ｌ」を維持する目
的から、コンデンサC2が並列に接続されており、
DIC６の電源端子VDとVSとの間には、電源供給
状態を所定時間保持するためのコンデンサC3が
接続されている一方、抵抗器R1とR4とには、コ
ンデンサC1，C2の放電用ダイオードD2，D3が並
列に接続されている。ここで、オフフツク中に
DB１を介して線路側から雑音が到来した場合、
これが正極性のものであれば、コンデンサC1，
C2を通過させることにより雑音の影響を排除す
るとともに、負極性のものであれば、コンデンサ
C1，C2から放電用ダイオードD2，D3を介して電
荷のを放電を行うことにより雑音の影響を排除す
るものとなつている。
以上に対し、オンフツクを行なえば、フツクス
イツチHS1，HS2のオフによりループ電流が切断
されると共に、線間電圧が零となり、TR・Ｑが
オフへ転じ、コンデンサC3の充電々荷によりコ
レクタ電位が「Ｈ」（高レベル）となり、これに
応じDIC６が直ちに待機モードとなつて低消費電
力の状態となる。
イツチHS1，HS2のオフによりループ電流が切断
されると共に、線間電圧が零となり、TR・Ｑが
オフへ転じ、コンデンサC3の充電々荷によりコ
レクタ電位が「Ｈ」（高レベル）となり、これに
応じDIC６が直ちに待機モードとなつて低消費電
力の状態となる。
また、放電スイツチ用のダイオードD4および
放電々流制限用の抵抗器R5を介し、DIC６の電源
端子VD，VS間へ接続されている電池Ｂは、コン
デンサC3の充電々荷放電による端子電圧低下に
応じてダイオードD4がオンとなるため、1μA程
度の少電流により放電を開始し、これをDIC６へ
供給し、メモリの内容消滅を阻止するバツクアツ
プを行なう。
放電々流制限用の抵抗器R5を介し、DIC６の電源
端子VD，VS間へ接続されている電池Ｂは、コン
デンサC3の充電々荷放電による端子電圧低下に
応じてダイオードD4がオンとなるため、1μA程
度の少電流により放電を開始し、これをDIC６へ
供給し、メモリの内容消滅を阻止するバツクアツ
プを行なう。
したがつて、抵抗器R5を270KΩ程度とするこ
とにより、電池B1の放電々流が制約されると共
に、メモリの内容保持上十分となり、電池Ｂとし
てリチウム電池等を用い、10年間以上の寿命が保
証できる。
とにより、電池B1の放電々流が制約されると共
に、メモリの内容保持上十分となり、電池Ｂとし
てリチウム電池等を用い、10年間以上の寿命が保
証できる。
なお、DIC６のメモリ内容保持電源電圧は最低
1V程度であり、電池Ｂの電圧を3Vとしたとき、
DB１の出力側線間電圧VDが2V以下となつたと
きにTR・Ｑをオフとし、DIC６を待機モードと
すれば好適であり、この条件において、抵抗器
R1〜R3による分圧電圧がTR・Ｑのベース・エミ
ツタ間電圧未満になるものとして抵抗器R1〜R3
の抵抗地を定めればよい。
1V程度であり、電池Ｂの電圧を3Vとしたとき、
DB１の出力側線間電圧VDが2V以下となつたと
きにTR・Ｑをオフとし、DIC６を待機モードと
すれば好適であり、この条件において、抵抗器
R1〜R3による分圧電圧がTR・Ｑのベース・エミ
ツタ間電圧未満になるものとして抵抗器R1〜R3
の抵抗地を定めればよい。
たヾし、切替端子HSの制御は、上述のとおり
オフフツクおよびオンフツクに即応して「Ｌ」お
よび「Ｈ」とするほか、オフフツク中の線間電圧
低下が例えば0.5secの一定時間以内であれば
「Ｌ」を維持する必要があり、コンデンサC2およ
び抵抗器R4によりこの目的を達成している。
オフフツクおよびオンフツクに即応して「Ｌ」お
よび「Ｈ」とするほか、オフフツク中の線間電圧
低下が例えば0.5secの一定時間以内であれば
「Ｌ」を維持する必要があり、コンデンサC2およ
び抵抗器R4によりこの目的を達成している。
すなわち、コンデンサC2は、オフフツクの際、
抵抗器R4を介する充電により端子電圧が上昇す
るまで切替端子HSを「Ｌ」とし、オフフツクに
応じてDIC６を直ちに動作モードとするが、
TR・Ｑのオンにしたがつて放電し、初期状態と
なつており、オフフツク状態において線間電圧が
低下したときは、TR・Ｑのオフに応じ、コンデ
ンサC3の充電々荷放電により抵抗器R4を介して
コンデンサC2が充電されるため、充電により端
子電圧が上昇するまでの一定時間中は切替端子
HSを「Ｌ」とし、DIC６を動作モードに維持す
る。
抵抗器R4を介する充電により端子電圧が上昇す
るまで切替端子HSを「Ｌ」とし、オフフツクに
応じてDIC６を直ちに動作モードとするが、
TR・Ｑのオンにしたがつて放電し、初期状態と
なつており、オフフツク状態において線間電圧が
低下したときは、TR・Ｑのオフに応じ、コンデ
ンサC3の充電々荷放電により抵抗器R4を介して
コンデンサC2が充電されるため、充電により端
子電圧が上昇するまでの一定時間中は切替端子
HSを「Ｌ」とし、DIC６を動作モードに維持す
る。
なお、抵抗器R4とコンデンサC2とによる特定
数は、必要とする一定時間より大、かつ、コンデ
ンサC3による放電維持時間より小として定めれ
ばよい。
数は、必要とする一定時間より大、かつ、コンデ
ンサC3による放電維持時間より小として定めれ
ばよい。
一方、オンフツクによつては、TR・Ｑおよび
コンデンサC2が共通回路側から切断され、切替
端子HSをコンデンサC3の充電々荷により直ちに
「Ｈ」とするため、オフフツクに即応してDIC６
が待機モードとなる。このように、オフフツクの
場合はHS2が開成されると共に、このときDB１
から出力される電圧の分圧電圧がTR・Ｑのベー
スへ印加されているためTR・Ｑがオンとなり、
この結果、TR・Ｑのコレクタ電位が「Ｌ」とな
つてこれと接続される切替端子HSの「Ｌ」によ
り、DIC６が直ちに動作モードになるとともに、
オンフツクの場合にはHS2の開放によりTR・Ｑ
の電位が「Ｈ」となつてこれと接続される切替端
子HSの「Ｈ」により、DIC６が直ちに待機モー
ドになる。また、オンフツク中の一定時間以内の
線間電圧の低下に対しては、TR・Ｑがオフする
ため、コンデンサC3からの放電電荷によりコン
デンサC2が充電され、この充電の間はコンデン
サC2およびTR・Ｑのコレクタと接続される切替
端子HSが「Ｌ」を維持し、この結果、一時的な
線間電圧の低下に対し応動しないものとなる。
コンデンサC2が共通回路側から切断され、切替
端子HSをコンデンサC3の充電々荷により直ちに
「Ｈ」とするため、オフフツクに即応してDIC６
が待機モードとなる。このように、オフフツクの
場合はHS2が開成されると共に、このときDB１
から出力される電圧の分圧電圧がTR・Ｑのベー
スへ印加されているためTR・Ｑがオンとなり、
この結果、TR・Ｑのコレクタ電位が「Ｌ」とな
つてこれと接続される切替端子HSの「Ｌ」によ
り、DIC６が直ちに動作モードになるとともに、
オンフツクの場合にはHS2の開放によりTR・Ｑ
の電位が「Ｈ」となつてこれと接続される切替端
子HSの「Ｈ」により、DIC６が直ちに待機モー
ドになる。また、オンフツク中の一定時間以内の
線間電圧の低下に対しては、TR・Ｑがオフする
ため、コンデンサC3からの放電電荷によりコン
デンサC2が充電され、この充電の間はコンデン
サC2およびTR・Ｑのコレクタと接続される切替
端子HSが「Ｌ」を維持し、この結果、一時的な
線間電圧の低下に対し応動しないものとなる。
したがつて、オフフツクおよびオンフツクに即
応してDIC６が動作モードおよび待機モードにな
ると共に、一定時間以内の線間電圧低下では動作
モードを維持するため、運用上支障を生じないと
共に、電池Ｂの長寿命化が実現し、オフフツク中
の回線断に対してもメモリの内容が確実に保持さ
れる。
応してDIC６が動作モードおよび待機モードにな
ると共に、一定時間以内の線間電圧低下では動作
モードを維持するため、運用上支障を生じないと
共に、電池Ｂの長寿命化が実現し、オフフツク中
の回線断に対してもメモリの内容が確実に保持さ
れる。
たヾし、電圧識別回路をPFC５の出力側へ設
けてもよく、これの構成は条件に応じて選定すれ
ばよいと共に、フツクスイツチHS2の代りに、同
等の作用を呈するリレー接点等を用いても同様で
あり、DIC６の切替端子HSへ与える制御レベル
は、DIC６またはダイヤルメモリの特性に応じて
定め、これにしたがつてTR・Ｑ、抵抗器R4等の
接続状況を選定すればよい等、種々の変形が自在
である。
けてもよく、これの構成は条件に応じて選定すれ
ばよいと共に、フツクスイツチHS2の代りに、同
等の作用を呈するリレー接点等を用いても同様で
あり、DIC６の切替端子HSへ与える制御レベル
は、DIC６またはダイヤルメモリの特性に応じて
定め、これにしたがつてTR・Ｑ、抵抗器R4等の
接続状況を選定すればよい等、種々の変形が自在
である。
以上の説明により明らかなとおり本発明によれ
ば、オフフツクおよびオンフツクに即応してダイ
ヤルメモリが動作モードおよび待機モードになる
と共に、一定時間以内の線間電圧以下によつては
動作モードを維持するため、運用上好適となり、
ダイヤルメモリを有する各種の電話機において顕
著な効果が得られる。
ば、オフフツクおよびオンフツクに即応してダイ
ヤルメモリが動作モードおよび待機モードになる
と共に、一定時間以内の線間電圧以下によつては
動作モードを維持するため、運用上好適となり、
ダイヤルメモリを有する各種の電話機において顕
著な効果が得られる。
図は本発明の実施例を示す回路図である。
１……DB（ダイオードブリツジ）、５……PFC
（電源供給回路）、６……DIC（ダイヤル回路）、
L1，L2……線路端子、HS1，HS2……フツクスイ
ツチ、HS……切替端子、R1〜R5……抵抗器、C1
〜C3……コンデンサ、D1〜D4……ダイオード、
Ｑ……TR（トランジスタ）、Ｂ……電池。
（電源供給回路）、６……DIC（ダイヤル回路）、
L1，L2……線路端子、HS1，HS2……フツクスイ
ツチ、HS……切替端子、R1〜R5……抵抗器、C1
〜C3……コンデンサ、D1〜D4……ダイオード、
Ｑ……TR（トランジスタ）、Ｂ……電池。
Claims (1)
- １ ダイヤル発信を行う動作モードと低消費電力
の待機モードとの切替端子を有するダイヤルメモ
リと、該ダイヤルメモリに対しループ電流により
電源供給を行う電源供給回路と、前記ダイヤルメ
モリに対し少電流の電源供給を行うバツクアツプ
用の電池とを備えるメモリダイヤル電話機におい
て、前記電源供給回路の出力側へ抵抗器およびオ
フフツクに応じてオンとなる接点を介しコレク
タ・エミツタ間が接続されかつオン、オフによる
コレクタ電位に応じて前記切替端子を制御するト
ランジスタと、前記ループ電流の供給される線路
の線間電圧に応じ前記トランジスタのオン、オフ
を制御する電圧識別回路と、前記トランジスタの
コレクタ・エミツタ間へ並列に接続されたコンデ
ンサとを設けたことを特徴とするメモリダイヤル
電話機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61072530A JPS62232251A (ja) | 1986-04-01 | 1986-04-01 | メモリダイヤル電話機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61072530A JPS62232251A (ja) | 1986-04-01 | 1986-04-01 | メモリダイヤル電話機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62232251A JPS62232251A (ja) | 1987-10-12 |
| JPH0436622B2 true JPH0436622B2 (ja) | 1992-06-16 |
Family
ID=13491987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61072530A Granted JPS62232251A (ja) | 1986-04-01 | 1986-04-01 | メモリダイヤル電話機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62232251A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245161A (ja) * | 1987-03-31 | 1988-10-12 | Iwatsu Electric Co Ltd | ダイヤル回路 |
| JPH089953Y2 (ja) * | 1988-10-11 | 1996-03-21 | ローム株式会社 | 電話機 |
-
1986
- 1986-04-01 JP JP61072530A patent/JPS62232251A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62232251A (ja) | 1987-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645882A (en) | Latching relay drive circuit for use in telephone sets | |
| US5014308A (en) | Circuit arrangement for providing power for an IC chip in a telephone subset | |
| US5465297A (en) | Telephone line seizure circuit | |
| JPH0436622B2 (ja) | ||
| US5113434A (en) | Battery boosted dial memory | |
| US4845741A (en) | Modem ringing supression circuit | |
| JPH0233423Y2 (ja) | ||
| US4527016A (en) | Current regulated pulse dialer with memory retention circuit | |
| US4145572A (en) | Power supply control circuit for subscriber carrier telephone system | |
| US5384837A (en) | Line switch control circuit arrangement for telephone subset | |
| JPH0314858Y2 (ja) | ||
| JPS6345094Y2 (ja) | ||
| US5317634A (en) | Telephone subset arrangement | |
| JP3710006B2 (ja) | 電話回線の極性検出回路 | |
| JPH0355955A (ja) | 電話機の電源制御回路 | |
| US6842520B2 (en) | Telephone | |
| JPH0314860Y2 (ja) | ||
| JP4423422B2 (ja) | 電話機 | |
| JPH0413864Y2 (ja) | ||
| AU630900B2 (en) | A telephone subset arrangement | |
| JPH0157544B2 (ja) | ||
| JP2779856B2 (ja) | 電話端末装置 | |
| JPH0418283Y2 (ja) | ||
| JPS6328386B2 (ja) | ||
| JPS5949047A (ja) | 押しボタン式ｄｐ信号送出ダイヤル |