JPS62232251A - メモリダイヤル電話機 - Google Patents
メモリダイヤル電話機Info
- Publication number
- JPS62232251A JPS62232251A JP61072530A JP7253086A JPS62232251A JP S62232251 A JPS62232251 A JP S62232251A JP 61072530 A JP61072530 A JP 61072530A JP 7253086 A JP7253086 A JP 7253086A JP S62232251 A JPS62232251 A JP S62232251A
- Authority
- JP
- Japan
- Prior art keywords
- hook
- memory
- dial
- emitter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000004044 response Effects 0.000 claims abstract description 15
- 102100037065 Cytoplasmic dynein 2 intermediate chain 1 Human genes 0.000 description 8
- 101000954720 Homo sapiens Cytoplasmic dynein 2 intermediate chain 1 Proteins 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Devices For Supply Of Signal Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リダイヤル、ワンタッチダイヤル、短縮ダイ
ヤル等のメモリダイヤル機能を有する電話機に関するも
のである。
ヤル等のメモリダイヤル機能を有する電話機に関するも
のである。
か５る電話機においては、メモリダイヤル用のメモリを
備えており、オフフック状態のときループ電流によりメ
モリの電源を供給する一方、オンフック状態のときには
バックアップ用の電池により電源を供給し、メモリの内
容が消滅するのを阻止するものとなっているが、フック
スイッチの状態に応じてメモリに対する電源供給切替を
行なうと、オフフックのま＼コンセントから電話機を脱
去し、あるいは、通話状態において他の端末機器への電
話回線切替を行なえば、電池による・くツクアップがな
されず、メモリの内容が消滅するおそれを生じているた
め、本出願人の別途出願による「メモリダイヤル電話機
」（特願昭６０−１２４３２０号）が提案されている。
備えており、オフフック状態のときループ電流によりメ
モリの電源を供給する一方、オンフック状態のときには
バックアップ用の電池により電源を供給し、メモリの内
容が消滅するのを阻止するものとなっているが、フック
スイッチの状態に応じてメモリに対する電源供給切替を
行なうと、オフフックのま＼コンセントから電話機を脱
去し、あるいは、通話状態において他の端末機器への電
話回線切替を行なえば、電池による・くツクアップがな
されず、メモリの内容が消滅するおそれを生じているた
め、本出願人の別途出願による「メモリダイヤル電話機
」（特願昭６０−１２４３２０号）が提案されている。
すなわち、同出願においては、ループＴｊｌ流によシ所
定の電源電流をダイヤルメモリへ供給する電源供給回路
の出力側へ、電池と放電スイッチ用のダイオードとの直
列回路を並列に接続すると共に、これよりも電源供給回
路側へ電池電圧より高いツェナー電圧を有する定電圧ダ
イオードを接続のうえ、これら両者間へ電源供給回路の
出力電圧が低下したときダイヤルメモリを待機モードと
させる監視回路を挿入し、オフフック状態においては、
電源供給回路の出力電圧を電池電圧より高く設定して放
電スイッチ用のダイオードをオフとしておき、オンフッ
ク状態となれば、電源供給回路の出力電圧低下に応じて
放電スイッチ用のダイオードがオンとなり、電池による
電源供給が行なわれると同時に、ダイヤルメモリを待機
モードとし、これの消費電流を減少させるものとしてい
る。
定の電源電流をダイヤルメモリへ供給する電源供給回路
の出力側へ、電池と放電スイッチ用のダイオードとの直
列回路を並列に接続すると共に、これよりも電源供給回
路側へ電池電圧より高いツェナー電圧を有する定電圧ダ
イオードを接続のうえ、これら両者間へ電源供給回路の
出力電圧が低下したときダイヤルメモリを待機モードと
させる監視回路を挿入し、オフフック状態においては、
電源供給回路の出力電圧を電池電圧より高く設定して放
電スイッチ用のダイオードをオフとしておき、オンフッ
ク状態となれば、電源供給回路の出力電圧低下に応じて
放電スイッチ用のダイオードがオンとなり、電池による
電源供給が行なわれると同時に、ダイヤルメモリを待機
モードとし、これの消費電流を減少させるものとしてい
る。
しかし、前述の構成においては、オフフック状態中、電
源供給回路の出力電圧を常に電池電圧よりも高く設定す
ることを前提としており、回線の瞬断、または、雑音の
混入による線間電圧の低下に応じ、直ちにダイヤルメモ
リが待機モードとなり、運用上不便となる問題を生じて
いる。
源供給回路の出力電圧を常に電池電圧よりも高く設定す
ることを前提としており、回線の瞬断、または、雑音の
混入による線間電圧の低下に応じ、直ちにダイヤルメモ
リが待機モードとなり、運用上不便となる問題を生じて
いる。
この対策としては、一定時間以内の線間電圧低下に対し
て応動しないものとすればよいが、単に時定数回路等を
挿入すれば、オフフックおよびオンフックに即応してダ
イヤルメモリが動作モードおよび待機モードとならず、
発信および再発信がオフフックおよびオンフック後のオ
フフックに応じ、直ちに行なえない問題を生ずる。
て応動しないものとすればよいが、単に時定数回路等を
挿入すれば、オフフックおよびオンフックに即応してダ
イヤルメモリが動作モードおよび待機モードとならず、
発信および再発信がオフフックおよびオンフック後のオ
フフックに応じ、直ちに行なえない問題を生ずる。
前述の問題を解決するため、本発明はつぎの手段によシ
構成するものとなっている。
構成するものとなっている。
すなわち、ダイヤル発信を行なう動作モードと低消費電
力の待機モードとの切替端子を有するダイヤルメモリと
、このダイヤルメモリに対しループ電流により電源供給
を行なう電源供給回路と、ダイヤルメモリに対し少電流
の電源供給を行なうバックアップ用の電池とを備えるメ
モリダイヤル電話機において、電源供給回路の出力側へ
抵抗器およびオフフックに応じてオンとなる接点を介し
コレクターエミッタ間が接続されかつオン、オフにより
前記切替端子を制御するトランジスタと、ループ電流の
供給される線路の線間電圧に応じトランジスタのオン、
オフを制御する電圧識別回路と、トランジスタのコレク
タ・エミッタ間へ並列に接続されたコンデンサとを設け
たものである。
力の待機モードとの切替端子を有するダイヤルメモリと
、このダイヤルメモリに対しループ電流により電源供給
を行なう電源供給回路と、ダイヤルメモリに対し少電流
の電源供給を行なうバックアップ用の電池とを備えるメ
モリダイヤル電話機において、電源供給回路の出力側へ
抵抗器およびオフフックに応じてオンとなる接点を介し
コレクターエミッタ間が接続されかつオン、オフにより
前記切替端子を制御するトランジスタと、ループ電流の
供給される線路の線間電圧に応じトランジスタのオン、
オフを制御する電圧識別回路と、トランジスタのコレク
タ・エミッタ間へ並列に接続されたコンデンサとを設け
たものである。
したがって、オフフックおよびオフフックに即応してダ
イヤルメモリが動作モードおよび待機モードとなり、か
つ、オフフック中の線間電圧低下によっても待機モード
が設定されると共に、コレクタ・エミッタ間のコンデン
サと、これに対し直列の抵抗器とによる時定数により、
一定時間以内の線間電圧低下には応動しないものとなる
。
イヤルメモリが動作モードおよび待機モードとなり、か
つ、オフフック中の線間電圧低下によっても待機モード
が設定されると共に、コレクタ・エミッタ間のコンデン
サと、これに対し直列の抵抗器とによる時定数により、
一定時間以内の線間電圧低下には応動しないものとなる
。
以下、実施例を示す回路図によって本発明の詳細な説明
する。
する。
同図においては、交換機からの線路が接続される線路端
子ＬＩｓ Ｌ２に対し、フックスイッチＨ８’および
ダイオードブリッジ（以下、ＤＢ）１を介し、スイ゛ツ
チ回路（以下、５Ｗ）２を経て通話回路（以下、ＴＫＯ
）３が接続されていると共に、これらに対し、ダイヤル
パルス送出用の８Ｗ４が並列に接続されておシ、ダイヤ
ル発信時には８Ｗ２がオフとなる一方、ＳＷ４がオンと
なってからオフ、オンを行ない、これによってダイヤル
パルスの送出を行なうものとなっている。
子ＬＩｓ Ｌ２に対し、フックスイッチＨ８’および
ダイオードブリッジ（以下、ＤＢ）１を介し、スイ゛ツ
チ回路（以下、５Ｗ）２を経て通話回路（以下、ＴＫＯ
）３が接続されていると共に、これらに対し、ダイヤル
パルス送出用の８Ｗ４が並列に接続されておシ、ダイヤ
ル発信時には８Ｗ２がオフとなる一方、ＳＷ４がオンと
なってからオフ、オンを行ない、これによってダイヤル
パルスの送出を行なうものとなっている。
また、高インピーダンスの電源供給回路（以下、ＰＦＣ
）５がＤＢｌの正極側へ接続されていると共に、逆流阻
止用のダイオードＤＩを介し、内部にダイヤルメモリを
有するダイヤル回路（以下、ＤＩＣ）６がＰＦＣ５の出
力側へ接続されており、オフフックに応じてフックスイ
ッチＨ８１がオンとなれば、線路端子Ｌ’ｌ、Ｌ！の極
性にか＼わらず、ＤＢｌにより一定極性となったループ
電流がＴＫＯ３へ通ずる一方、ループ電流の一部により
ＰＦＣ５を介してＤＩＣ６の電源電流が供給される。
）５がＤＢｌの正極側へ接続されていると共に、逆流阻
止用のダイオードＤＩを介し、内部にダイヤルメモリを
有するダイヤル回路（以下、ＤＩＣ）６がＰＦＣ５の出
力側へ接続されており、オフフックに応じてフックスイ
ッチＨ８１がオンとなれば、線路端子Ｌ’ｌ、Ｌ！の極
性にか＼わらず、ＤＢｌにより一定極性となったループ
電流がＴＫＯ３へ通ずる一方、ループ電流の一部により
ＰＦＣ５を介してＤＩＣ６の電源電流が供給される。
一方、ＤＢｌの正極側出力と負極側出力との間には、ル
ープ電流の供給される線間電圧を識別するため、抵抗器
Ｒ１〜Ｒ３と印加電圧制限用の定電圧ダイオードＺＤと
による電圧識別回路が接続されておシ、オフフックに応
じてフックスイッチＨ８”もオンとなれば、ＤＢｌの出
力電圧を抵抗器Ｒ１、Ｒ１、Ｒ３により分圧した分圧電
圧がトランジスタ（以下、ＴＲ）Ｑのベースへ印加され
、これがオンとなシ、これのコレクタ・エミッタ間は抵
抗器Ｒ４およびフックスイッチＨ８” を介し、ＰＦ
Ｃ５の出力側へ接続されているため、コレクタ電位が「
Ｌ」（低レベル）へ転じ、これをＤＩＣＢのモード切替
端子Ｈ８へ与えるものとな、！ｌ）、ＤＩＣＢが直ちに
動作モードとなり、図上省略したダイヤルキーの操作に
応じ、出力端子ＤＰおよびＭＵＴＥから信号を送出し、
ＳＷ２．４を各個に駆動して上述のダイヤル発信を行な
うものとなる。
ープ電流の供給される線間電圧を識別するため、抵抗器
Ｒ１〜Ｒ３と印加電圧制限用の定電圧ダイオードＺＤと
による電圧識別回路が接続されておシ、オフフックに応
じてフックスイッチＨ８”もオンとなれば、ＤＢｌの出
力電圧を抵抗器Ｒ１、Ｒ１、Ｒ３により分圧した分圧電
圧がトランジスタ（以下、ＴＲ）Ｑのベースへ印加され
、これがオンとなシ、これのコレクタ・エミッタ間は抵
抗器Ｒ４およびフックスイッチＨ８” を介し、ＰＦ
Ｃ５の出力側へ接続されているため、コレクタ電位が「
Ｌ」（低レベル）へ転じ、これをＤＩＣＢのモード切替
端子Ｈ８へ与えるものとな、！ｌ）、ＤＩＣＢが直ちに
動作モードとなり、図上省略したダイヤルキーの操作に
応じ、出力端子ＤＰおよびＭＵＴＥから信号を送出し、
ＳＷ２．４を各個に駆動して上述のダイヤル発信を行な
うものとなる。
なお、定電圧ダイオードＺＤには、雑音成分による影響
を除去するためコンデンサＣ１が並列に接続されている
と共に、ＴＲ−Ｑのコレクタ・エミッタ間には、制御上
のタイミングを好適とする目的により、コンデンサＣ！
が並列に接続されており、ＤＩＣ６の電源端子ＶＤとＶ
、との間には、電源供給状態を所定時間保持するだめの
コンデンサＣ３が接続されている一方、抵抗器Ｒ１とＲ
４とには、コンデンサＣＩ、Ｃ宜の放電用ダイオードＯ
Ｘ、Ｄ３が並列に接続されている。
を除去するためコンデンサＣ１が並列に接続されている
と共に、ＴＲ−Ｑのコレクタ・エミッタ間には、制御上
のタイミングを好適とする目的により、コンデンサＣ！
が並列に接続されており、ＤＩＣ６の電源端子ＶＤとＶ
、との間には、電源供給状態を所定時間保持するだめの
コンデンサＣ３が接続されている一方、抵抗器Ｒ１とＲ
４とには、コンデンサＣＩ、Ｃ宜の放電用ダイオードＯ
Ｘ、Ｄ３が並列に接続されている。
以上に対し、オンフックを行なえば、フックスイッチＨ
８’、Ｈ８”のオフによりループ電流が切断されると共
に、線間電圧が零となムＴＲ・Ｑがオフへ転シ、コンデ
ンサＣ３の充電々荷にヨリコレクタ電位が「Ｈ」（高レ
ベル）となり、これに応じＤＩＣ６が直ちに待機モード
となって低消費電力の状態となる。
８’、Ｈ８”のオフによりループ電流が切断されると共
に、線間電圧が零となムＴＲ・Ｑがオフへ転シ、コンデ
ンサＣ３の充電々荷にヨリコレクタ電位が「Ｈ」（高レ
ベル）となり、これに応じＤＩＣ６が直ちに待機モード
となって低消費電力の状態となる。
また、放電スイッチ用のダイオードＤ４および放電々流
制限用の抵抗器Ｒ，を介し、ＤＩＣ６の電源端子Ｖ、、
Ｖ、間へ接続されている電池Ｂは、コンデンサＣ３の
充電々荷放電による端子電圧低下に応じてダイオードＤ
４がオンとなるため、１μＡ程度の少電流により放電を
開始し、これをＤＩＣ６へ供給し、メモリの内容消滅を
阻止するバックアップを行なう。
制限用の抵抗器Ｒ，を介し、ＤＩＣ６の電源端子Ｖ、、
Ｖ、間へ接続されている電池Ｂは、コンデンサＣ３の
充電々荷放電による端子電圧低下に応じてダイオードＤ
４がオンとなるため、１μＡ程度の少電流により放電を
開始し、これをＤＩＣ６へ供給し、メモリの内容消滅を
阻止するバックアップを行なう。
したがって、抵抗器Ｒ，を２７ＯＫΩ程度とすることに
よシ、電池Ｂ１の放電々流が制約されると共に、メモリ
の内容保持上十分となフ、電池Ｂとしてリチュウム電池
等を用い、１０年間以上の寿命が保証できる。
よシ、電池Ｂ１の放電々流が制約されると共に、メモリ
の内容保持上十分となフ、電池Ｂとしてリチュウム電池
等を用い、１０年間以上の寿命が保証できる。
なお、ＤＩＣ６のメモリ内容保持電源電圧は最低１ｖ程
度であり、電池Ｂの電圧を３ｖとし九とき、ＤＢｌの出
力側線間電圧ＶＤが２ｖ以下となったときにＴＲ−Ｑを
オフとし、ＤＩＣ６を待機モードとすれば好適であり、
この条件において、抵抗器Ｒ１〜Ｒ３による分圧電圧が
ＴＲ＠Ｑのベース・エミッタ間電圧未満になるものとし
て抵抗器Ｒ１””’Ｒ３の抵抗値を定めればよい。
度であり、電池Ｂの電圧を３ｖとし九とき、ＤＢｌの出
力側線間電圧ＶＤが２ｖ以下となったときにＴＲ−Ｑを
オフとし、ＤＩＣ６を待機モードとすれば好適であり、
この条件において、抵抗器Ｒ１〜Ｒ３による分圧電圧が
ＴＲ＠Ｑのベース・エミッタ間電圧未満になるものとし
て抵抗器Ｒ１””’Ｒ３の抵抗値を定めればよい。
たソし、切替端子Ｈ８の制御は、上述のとおりオフフッ
クおよびオフフックに即応してｒＬＪおよび「Ｈ」とす
るほか、オフフック中の線間電圧低下が例えば０．５
ｍｅの一定時間以内であればｒＬＪを維持する必要があ
り、コンデンサＣ２および抵抗器Ｒ４によりこの目的を
達成している。
クおよびオフフックに即応してｒＬＪおよび「Ｈ」とす
るほか、オフフック中の線間電圧低下が例えば０．５
ｍｅの一定時間以内であればｒＬＪを維持する必要があ
り、コンデンサＣ２および抵抗器Ｒ４によりこの目的を
達成している。
すなわち、コンデンサＣ２は、オフフックの際、抵抗器
Ｒ４を介する充電により端子電圧が上昇するまで切替端
子Ｈ８をｒＬＪとし、オフフックに応じてＤＩＣ６を直
ちに動作モードとするが、ＴＲ−Ｑのオンにしたがって
放電し、初期状態となっており、オフフック状態におい
て線間電圧が低下したときは、ＴＲ・Ｑのオフに応じ、
コンデンサＣ３の充電々荷放電によシ抵抗器Ｒ４を介し
てコンデンサＣ２が充電されるため、充電によυ端子電
圧が上昇するまでの一定時間中は切替端子Ｈ８を「Ｌ」
とし、ＤＩＣ６を動作モードに維持する。
Ｒ４を介する充電により端子電圧が上昇するまで切替端
子Ｈ８をｒＬＪとし、オフフックに応じてＤＩＣ６を直
ちに動作モードとするが、ＴＲ−Ｑのオンにしたがって
放電し、初期状態となっており、オフフック状態におい
て線間電圧が低下したときは、ＴＲ・Ｑのオフに応じ、
コンデンサＣ３の充電々荷放電によシ抵抗器Ｒ４を介し
てコンデンサＣ２が充電されるため、充電によυ端子電
圧が上昇するまでの一定時間中は切替端子Ｈ８を「Ｌ」
とし、ＤＩＣ６を動作モードに維持する。
なお、抵抗器Ｒ４とコンデンサＣ２とによる特定数は、
必要とする一定時間より大、かつ、コンデンサＣ３によ
る放電維持時間より小として定めればよい。
必要とする一定時間より大、かつ、コンデンサＣ３によ
る放電維持時間より小として定めればよい。
一方、オンフックによっては、ＴＲ・Ｑおよびコンデン
サＣ２が共通回路側から切断され、切替端子Ｈ８をコン
デンサＣ３の充電々荷によυ直ちにｒＨＪとするため、
オフフックに即応してＤＩＣ６が待機モードとなる。
サＣ２が共通回路側から切断され、切替端子Ｈ８をコン
デンサＣ３の充電々荷によυ直ちにｒＨＪとするため、
オフフックに即応してＤＩＣ６が待機モードとなる。
したがって、オフフックおよびオンフックに即応してＤ
ＩＣ６が動作モードおよび待機モードになると共に、一
定時間以内の線間電圧低下では動作モードを維持するた
め、運用上支障を生じないと共に、電池Ｂの長寿命化が
実現し、オフフック中の回線断に対してもメモリの内容
が確実に保持される。
ＩＣ６が動作モードおよび待機モードになると共に、一
定時間以内の線間電圧低下では動作モードを維持するた
め、運用上支障を生じないと共に、電池Ｂの長寿命化が
実現し、オフフック中の回線断に対してもメモリの内容
が確実に保持される。
九ソし、電圧識別回路をＰＦＣ５の出力側へ設けてもよ
く、これの構成は条件に応じて選定すればよいと共に、
フックスイッチＨ８” の代りに、同等の作用を呈する
リレー接点等を用いても同様でおり、ＤＩＣ６の切替端
子Ｈ８へ与える制御レベルは、ＤＩＣ６またはダイヤル
メモリの特性に応じて定め、これＫしたがってＴＲ・Ｑ
１抵抗器Ｒ４等の接続状況を選定すればよい等、種々の
変形が自在である。
く、これの構成は条件に応じて選定すればよいと共に、
フックスイッチＨ８” の代りに、同等の作用を呈する
リレー接点等を用いても同様でおり、ＤＩＣ６の切替端
子Ｈ８へ与える制御レベルは、ＤＩＣ６またはダイヤル
メモリの特性に応じて定め、これＫしたがってＴＲ・Ｑ
１抵抗器Ｒ４等の接続状況を選定すればよい等、種々の
変形が自在である。
以上の説明によシ明らかなとおシ本発明によれば、オフ
フックおよびオンフックに即応してダイヤルメモリが動
作モードおよび待機モードにナルと共に、一定時間以内
の線間電圧以下によっては動作モードを維持するため、
運用上好適となり、ダイヤルメモリを有する各種の電話
機において顕著な効果が得られる。
フックおよびオンフックに即応してダイヤルメモリが動
作モードおよび待機モードにナルと共に、一定時間以内
の線間電圧以下によっては動作モードを維持するため、
運用上好適となり、ダイヤルメモリを有する各種の電話
機において顕著な効果が得られる。
図は本発明の実施例、を示す回路図である。
ｌ ｍｅ・・ＤＢ （ダイオードブリッジ）、５・・・
・ＰＦＣ（電源供給回路）、６・・・・ＤＩＣ（ダイヤ
ル回路）、Ｌｌ、Ｌ２・・・・線路端子、Ｈ８，Ｈ８−
・・・フックスイッチ、Ｈ８−・・切替端子、Ｒ１””
Ｒｉ・・・・抵抗器、Ｃ１〜Ｃ３・コンデンサ、Ｄ１〜
Ｄ４ ・・・・ダイオード、Ｑ・・・・ＴＲ（ｈランジ
スタ）、Ｂ・・・・電池。
・ＰＦＣ（電源供給回路）、６・・・・ＤＩＣ（ダイヤ
ル回路）、Ｌｌ、Ｌ２・・・・線路端子、Ｈ８，Ｈ８−
・・・フックスイッチ、Ｈ８−・・切替端子、Ｒ１””
Ｒｉ・・・・抵抗器、Ｃ１〜Ｃ３・コンデンサ、Ｄ１〜
Ｄ４ ・・・・ダイオード、Ｑ・・・・ＴＲ（ｈランジ
スタ）、Ｂ・・・・電池。
Claims (1)
- ダイヤル発信を行なう動作モードと低消費電力の待機モ
ードとの切替端子を有するダイヤルメモリと、該ダイヤ
ルメモリに対しループ電流により電源供給を行なう電源
供給回路と、前記ダイヤルメモリに対し少電流の電源供
給を行なうバックアップ用の電池とを備えるメモリダイ
ヤル電話機において、前記電源供給回路の出力側へ抵抗
器およびオフフックに応じてオンとなる接点を介しコレ
クタ・エミッタ間が接続されかつオン、オフにより前記
切替端子を制御するトランジスタと、前記ループ電流の
供給される線路の線間電圧に応じ前記トランジスタのオ
ン、オフを制御する電圧識別回路と、前記トランジスタ
のコレクタ・エミッタ間へ並列に接続されたコンデンサ
とを設けたことを特徴とするメモリダイヤル電話機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61072530A JPS62232251A (ja) | 1986-04-01 | 1986-04-01 | メモリダイヤル電話機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61072530A JPS62232251A (ja) | 1986-04-01 | 1986-04-01 | メモリダイヤル電話機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62232251A true JPS62232251A (ja) | 1987-10-12 |
| JPH0436622B2 JPH0436622B2 (ja) | 1992-06-16 |
Family
ID=13491987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61072530A Granted JPS62232251A (ja) | 1986-04-01 | 1986-04-01 | メモリダイヤル電話機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62232251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245161A (ja) * | 1987-03-31 | 1988-10-12 | Iwatsu Electric Co Ltd | ダイヤル回路 |
| JPH0253651U (ja) * | 1988-10-11 | 1990-04-18 |
-
1986
- 1986-04-01 JP JP61072530A patent/JPS62232251A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245161A (ja) * | 1987-03-31 | 1988-10-12 | Iwatsu Electric Co Ltd | ダイヤル回路 |
| JPH0253651U (ja) * | 1988-10-11 | 1990-04-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0436622B2 (ja) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645882A (en) | Latching relay drive circuit for use in telephone sets | |
| US4647787A (en) | Backup battery power supply for microprocessor based telephones | |
| US4899372A (en) | Multi use telephone extension control circuit and device providing lockout for privacy | |
| US5014308A (en) | Circuit arrangement for providing power for an IC chip in a telephone subset | |
| US5465297A (en) | Telephone line seizure circuit | |
| EP1011258B1 (en) | Telephone line-powered power supply for ancillary equipment and method of operating thereof | |
| AU618651B2 (en) | Battery boosted dial memory | |
| JPS62232251A (ja) | メモリダイヤル電話機 | |
| EP1093277A2 (en) | Maintaining an off-hook condition in a line powered DAA during a call bridge | |
| JP2847841B2 (ja) | 極性反転回路 | |
| US4527016A (en) | Current regulated pulse dialer with memory retention circuit | |
| JPH0233423Y2 (ja) | ||
| JP4423422B2 (ja) | 電話機 | |
| KR100290205B1 (ko) | 전화선을이용한유선통신장치의전원공급장치 | |
| US5317634A (en) | Telephone subset arrangement | |
| US5157721A (en) | Control circuit for an electrical telephone accessory | |
| JP3963615B2 (ja) | 端末網制御装置 | |
| JPH0888696A (ja) | 端末網制御装置 | |
| US6842520B2 (en) | Telephone | |
| KR960000612Y1 (ko) | 사설 교환기의 가입자 인터페이스 회로 | |
| JPH0355955A (ja) | 電話機の電源制御回路 | |
| JPH0349494Y2 (ja) | ||
| JP3451974B2 (ja) | 電話線の端末に接続するインタフェース装置と端末への給電方法 | |
| JPS61283264A (ja) | メモリダイヤル電話機 | |
| KR950005859B1 (ko) | 무선전화기의 배터리 소모 최소화 방법 |