JPH0355955A - 電話機の電源制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電話線路から通ずるループ電流により、電話
機内において用いる局部的な電源の供給を行なう電源制
御回路に関するものである。

［従来の技術］ 従来、局電源式の公衆電話機においては、通話制御、料
金の収納制御等を行なうため制御用の電源を必要として
おり、電話線路を介して交換機の電源から通ずるループ
電流の一部を用いて局部的な電源の供給を行なっている
。すなわち、オフフッタに応じて閉結される直流ループ
中に定電圧ダイオード等の定電圧素子を挿入し、直流ル
ープへ通ずるループ電流によって生ずる定電圧素子の端
子電圧により逆流阻止用のダイオードを介してコンデン
サを充電し、この端子電圧を制御部等へ電源として供給
している。

［発明が解決しようとする課題］ しかしながら、交換機の種類によっては、電子交換機の
如くオンフック中の開放インピーダンスを５０ＭΩ以上
としているため、トリクル充電を行なうとオフフックと
みなして応答してしまい，トリクル充電を行なうことが
できないという欠点があった。

［発明を解決するための手段］ このような課題を解決するために、本願に係る電話機の
電源制御回路は、オフフック状態で直流ループ電流によ
り充電される第１のコンデンサの端子電圧を局部電源と
して、前記第１のコンデンサの端子電圧の立ち下がり峙
に第↓の電圧レベルであるときに第１の検出信号を出力
し、かつその立ち上り時に第１の電圧レベルより大きい
第２の電圧レベルであるときに第２の検出信号を出力す
る電圧検出手段と，＠記第１の検出信号を出力したとき
に動作しかつ前記第２の検出信号を出力したときに復旧
するラッチングリレーと、このラッチングリレーの動作
により直流ループを閉結するラッチングリレーの接点と
を備えたものである。

また、前記第１のコンデンサと並列に接続されたループ
閉結検出信号でオンするスイッチ手段と第２のコンデン
サとの直列回路を備えたものである。

さらに、前記電圧検出手段の前記第１の検出信号の出力
をループ閉結検出信号により禁止する第１のゲート回路
を備えたものである。

またさらに、前記電圧検出手段の前記第１の検出信号の
出力を着信検出信号により禁止する第２のゲート回路を
備えたものである。

［作用］ 電圧検出手段は、オフブック状態で第ｌのコンデンサの
端子電圧の立ち下がり時に第１の電圧レベルであるとき
に第１の検出信号を出力し，かつ立上り時に前記第ｌの
電圧レベルより大きい第２の電圧レベルであるときに第
２の検出信号を出力する。そして、第１の検出信号によ
りラッチングリレー力刊区動されかつ第２の検出信号に
より前記ラッチングリレーが復旧される。これにより、
前記ラッチングリレーの接点がオンして直流ループを閉
結し前記第１のコンデンサを充電する。

また、ループ閉結検出信号でオンとなるスイッチ手段に
より前記第１のコンデンサの電荷を第２のコンデンサに
充電させる。ただし，第ｌのコンデンサは第２のコンデ
ンサより十分に大きい容量である。さらに，ループ閉結
検出信号でゲートを閉じる第１のゲート回路により前記
第１の検出信号の出力を禁止する。またさらに、着信検
出信号でゲートを閉じる第２のゲート回路により前記第
↓の検出信号の出力を禁止する。

［実施例］ 以下、図面に示す実施例によって本発明の詳細を説明す
る。

交換機からの電話ＸｆＡ路が接続される線路端−ｒ−Ｌ
１，Ｌ２には、課金信弓・受信回路１が接続され、課金
信号受信回路１の後位にダイオードブリッジ２が接続さ
れる。ダイオードブリッジ２の十極側には、後述する電
源回路とダイヤルインパルス送出／強制切断回路３が順
次接続されて、ダイオードブリッジ２の一極側とともに
通話回路５で終端される。通話回路５にはダイヤルシャ
ント回路４が並列接続される。線路端子Ｌｌ側の課金信
号受信回路１とダイオードブリッジ２との間にはフンク
スイッチＨ　ｓ　１とラッチングリレーＣＧのメーク接
点ｃｇとの並列回路が直列接続される。ダイオードブリ
ッジ２の十極側とダイヤルインパルス送出／強制切断回
路３との間には、電源回路として、ダイオードブリッジ
２の十極側にツェナーダイオードＺＤＩのアノードが接
続され、このツェナーダイオードＺＤＩには、順方向接
続されたダイオードＤＩと容量の大きいコンデンサ（，
１との直列回路ならびに順方向接続されたダイオードＤ
２とコンデンサＣ２との直列回路がそれぞれ並列接続さ
れる。さらに、コンデンサＣｌに対して、オフフック検
出信号（イ）でオンとなるスイッチ６とコンデンサＣ３
との直列回路が並列接続される。

なお、コンデンサＣ３から供給される電源ＶａはＣＰＵ
の電源であり、コンデンサＣ１から供給される電源ｖｂ
はハードロジック系の電源であり、コンデンサＣ２から
供給される電源Ｖｃはラッチングリレーの電源である。

一方、ハードロジック系の電源ｖｂの電圧を検出電圧と
している電圧検出回路７は，電源電圧Ｖｂが立ち下がり
時に３Ｖ以下となったときに検出信号を出力する出力端
子Ａと電ｇ電圧Ｖａが立上り時に５Ｖ以上となったとき
に検出信号を出力する出力端子Ｂとを備えている。この
電圧検出回路７の出力信号Ａは、２人力ＡＮＤゲート８
の一方の入力端子に接続される。他方の入力端子には、
オフブック検出信号（イ）が入力され、２人力ＡＮＤゲ
ート８の出力端子は、２人力ＡＮＤゲート１０の一方の
入力端子に接続され、他方の入力端子には、着信検出信
号（口）が入力される。２人力ＡＮＤゲート１０の出力
端子は，ワンショット回路１１の入力端子に接続され、
このワンショット回路１１の出力端子は、エミソタが接
地されかつラッチングリレーＣＧの廓動コイルＣ　Ｇ　
Ｓにコレクタが接続されたトランジスタＱ１のベースに
バイアス抵抗Ｒ１を介して接続される。

一方、電圧検出回路７の出力端子Ｂは２人カＡＮＤゲー
ト９の一方の入力端子が接続され、他方の入力端子には
、２人力ＡＮＤゲート８の入方端子と同様にオフフック
検出信号（イ）が入力される。２人力ＡＮＤゲート９の
出力端子はワンショット回路１２の入力端子に接続され
、ワンショット回路１２の出力端子は、エミッタが接地
されかつラッチングリレーＣＧの復旧コイルＣＧＰにコ
レクタが接続されたトランジスタＱ２のベースにバイア
ス抵抗Ｒ２を介して接続される。

以下、上記のとおり構成された実施例回路の動作を説明
する。オフブック状態においては、線路端子Ｌ１、Ｌ２
間を流れる直流ループ中へ挿入された逆流阻止用ダイオ
ードＤ１、Ｄ２を介してコンデンサＣＬおよびコンデン
サＣ２が充電され、これと同様にコンデンサＣ３もオフ
フック中オン（オンフック中オフ）となるスイッチ６を
介して充電される。これにより、オフフック中は電源Ｖ
ａ、ｖｂおよびＶｃが対応する各負荷に供給される。

なお、図面上は省略したがこの他にもツェナーダイオー
ドＺＤＩには逆流阻止用ダイオードとコンデンサの直列
回路が複数並列に接続されており，これにより他の部位
へ個別に電源供給を行なっている。

一方、オンフック中において、コンデンサＣ１の端子電
圧、すなわち電源ｖｂが３ｖ以下に低下すると電圧検出
回路７から第１の検出信号が出力される。オンフック中
オフフック検出信号（イ）の入力がないため、この第１
の検出信号は２人力ＡＮＤゲート８より出力されて２人
力ＡＮＤゲート１０に入力される。着信時以外において
は着信検出信号（口）の入力が無いため２人カＡＮＤゲ
ート１０から第１の検出信号が出力され，その出力によ
りワンショット回路１１を起動させ、ワンショット回路
１１の出力によりラッチングリレーＣＧの邸動コイルＣ
ＧＳを励磁させるに十分な時間トランジスタＱ１をオン
させる．これにより、ラッチングリレーＣＧの接点ｃｇ
の開成によって直流ループが閉結され、オフフック中と
同様にコンデンサＣ１およびｃ２への充電が開始される
。

その後、コンデンサＣｌの端子電圧、すなわち電源Ｖａ
が５ｖ以上に上昇すると電圧検出回路７の出力端子Ｂか
ら第２の検出信号が出力される。

この第２の検出信号は、オフフック検出信号（イ）（オ
フフック時Ｌレベルとなる。）で開く２人力ＡＮＤゲー
ト９に入力され、オンフッタ中のために２人力ＡＮＤゲ
ート９から出力され、その出力によってワンショット回
路１２を起動させ，ワンショット回路１２の出力により
ラッチングリレーＣＧの復旧コイルＣＧＰを励磁させる
に十分な時間トランジスタＱ２をオンさせる。これによ
り、ラッチングリレーＣＧの接点ｃｇの開或によって直
流ループが開放されオフフック待機状態となる。

すなわち、オンフック中は電圧検出回路７がＣＩの端子
電圧をチェックすることにより適宜直流ループを形威し
て充電動作を繰り返すこととなる。

したがって、オフフックによるループ閉結と同時に、ス
イッチ６がオンすることにより容量の大きいコンデンサ
Ｃ１からコンデンサＣ３に急速充電され、これによりＣ
ＰＵの立上りを早くすることができる。また、オフフッ
タ中、電圧検出回路７から出力される第１の検出信号は
、２人力ＡＮＤゲート８により、同じく電圧検出回路７
から出力される第２の検出信号は、２人力ＡＮＤゲート
９により禁止され、ラッチングリレーＣＧの接点ｃｇの
開成およびオフフックによるフックスイッチＨｓｌの開
成でのループ同時閉結を防止する．さらに、オンフック
状態での着信中、電圧検出回路７から出力される第１の
検出信号は２人力ＡＮＤゲート１０で禁止され、ラッチ
ングリレ一〇Ｇの接点ｃｇの閉或による着信無効応答を
防止する。

なお、上記実施例では、コンデンサＣ１の端子電圧を電
圧検出回路７によりチェックしたが、これに限定されず
、例えばＣＰＵ用のコンデンサを直接チェックしてもよ
く、この場合には、オフフックでオンする電源スイッチ
を必要とする。

また，上記実施例では，オフフック検出信号によりスイ
ッチ６のオン、オフおよび２人力ＡＮＤゲートの開閉を
制御したが、オフフック検出信号に限定されずループ閉
結検出信号であればよい。

［発明の効果］ 以上の説明より明らかなように、本発明によれば、交換
機の種類によってはトリクル充電ができない場合におい
ても、オンフック中の電源供給用コンデンサの端子電圧
を検出することによって，所定の電圧レベルより下がる
と直流ループを自動的に形戊することによりコンデンサ
を充電することができ、直流ループ電流に基づいて電源
供給を行なう各種の電話機において電話機の各制御が遅
滞することがなくなるという顕著な効果が得られる。

【図面の簡単な説明】

図は本発明に係る電話機の電源制御回路の実施例を示す
。

Claims (4)

【特許請求の範囲】
1. （１）オフフック状態で直流ループへ通ずるループ電流
   によって充電される第１のコンデンサの端子電圧を局部
   電源とする電話機の電源制御回路において、前記第１の
   コンデンサの端子電圧がその立ち下がり時に第１の電圧
   レベルであるときに第１の検出信号を出力し、かつその
   立上り時に前記第１の電圧レベルより大きい第２の電圧
   レベルであるときに第２の検出信号を出力する電圧検出
   手段と、前記電圧検出手段の第１の検出信号により動作
   しかつ前記第２の検出信号により復旧するラッチングリ
   レーと、前記ラッチングリレーの動作によりオンして直
   流ループを閉結する前記ラッチングリレーの接点とを備
   えたことを特徴とする電話機の電源制御回路。
2. （２）請求項１に記載の電話機の電源制御回路において
   、前記第１のコンデンサに並列に接続されたループ閉結
   検出信号でオンするスイッチ手段と第２のコンデンサと
   の直列回路を備えたことを特徴とする電話機の電源制御
   回路。
3. （３）請求項１に記載の電話機の電源制御回路において
   、前記第１の検出信号の出力をループ閉結検出信号によ
   り禁止する第１のゲート回路を備えたことを特徴とする
   電話機の電源制御回路。
4. （４）請求項１に記載の電話機の電源制御回路において
   、前記第１の検出信号の出力を着信検出信号により禁止
   する第２のゲート回路とを備えたことを特徴とする電話
   機の電源制御回路。