JPS58107766A - 電話機の電源回路 - Google Patents
電話機の電源回路Info
- Publication number
- JPS58107766A JPS58107766A JP56207446A JP20744681A JPS58107766A JP S58107766 A JPS58107766 A JP S58107766A JP 56207446 A JP56207446 A JP 56207446A JP 20744681 A JP20744681 A JP 20744681A JP S58107766 A JPS58107766 A JP S58107766A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power supply
- hook
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/08—Current supply arrangements for telephone systems with current supply sources at the substations
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Devices For Supply Of Signal Current (AREA)
- Prepayment Telephone Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は局電源によって動作電源に作シ出す電話機の電
源回路に関するものである。
源回路に関するものである。
一般に、局電源方式の電話機において、局線から供給で
きる電流は局電源の電圧、線路抵抗等の条件からその大
きさが制限されるが、公衆電話機等では硬貨収納のため
にマグネットを動作させる時等は、局線から供給できる
電黄以上の大きさの電流が必要となる時がある。このた
め、通常は局゛電源によってコンデンサ等の充放電手段
を充電してエネルギを蓄積しておき、このエネルギを必
要時期に所要量だけ取出すことによって必要な大きさの
電流を得ている。
きる電流は局電源の電圧、線路抵抗等の条件からその大
きさが制限されるが、公衆電話機等では硬貨収納のため
にマグネットを動作させる時等は、局線から供給できる
電黄以上の大きさの電流が必要となる時がある。このた
め、通常は局゛電源によってコンデンサ等の充放電手段
を充電してエネルギを蓄積しておき、このエネルギを必
要時期に所要量だけ取出すことによって必要な大きさの
電流を得ている。
一方、硬貨詰まりを防止するために、金庫に収容された
硬貨の量を揮発性メモリに記憶させ、この硬貨量が予め
設定した値に達した際に有料通話を禁止するような場合
、この揮発性メモリにオンフック時にもバックアップ電
源を供給して硬貨蓋の記憶データを保持しておく必要が
ある。この場合、オンフック時にも前記充放電手段に交
換機を起動させないような微少電流を供給してトリクル
充電を行う必要がある。
硬貨の量を揮発性メモリに記憶させ、この硬貨量が予め
設定した値に達した際に有料通話を禁止するような場合
、この揮発性メモリにオンフック時にもバックアップ電
源を供給して硬貨蓋の記憶データを保持しておく必要が
ある。この場合、オンフック時にも前記充放電手段に交
換機を起動させないような微少電流を供給してトリクル
充電を行う必要がある。
しかしながら、トリクル充電によって補充されるエネル
ギは揮発性メモリによって消費される量を補う程度のも
のであるため、オンフック中もバックアップ電源の電圧
を確保するには、制御回路やマグネット等の負荷回路に
電流が流れないように、オンフック中にζや回路をフッ
クスイッチ接点で速断する必要があるが、フックスイッ
チの接点数には限度があり、この回路の速断に７ツクス
イツチの接点を利用できない場合がある。さらに、複数
のマグネットが同時に駆動された場合、一時的に電源電
圧が低下し、揮発性メモリにラッチアップを生じさせる
恐れがあった。
ギは揮発性メモリによって消費される量を補う程度のも
のであるため、オンフック中もバックアップ電源の電圧
を確保するには、制御回路やマグネット等の負荷回路に
電流が流れないように、オンフック中にζや回路をフッ
クスイッチ接点で速断する必要があるが、フックスイッ
チの接点数には限度があり、この回路の速断に７ツクス
イツチの接点を利用できない場合がある。さらに、複数
のマグネットが同時に駆動された場合、一時的に電源電
圧が低下し、揮発性メモリにラッチアップを生じさせる
恐れがあった。
したがって本発明の目的は、オンフッタ時に制御Ｎ路や
マグネット等の負荷回路への電流を速断するためのフッ
クスイッチの接点が不要とな〕、かつマグネットが同時
に動作する等しても揮発性メモリがラッチアップをおこ
すことのない電話機の電源回路を提供することにある。
マグネット等の負荷回路への電流を速断するためのフッ
クスイッチの接点が不要とな〕、かつマグネットが同時
に動作する等しても揮発性メモリがラッチアップをおこ
すことのない電話機の電源回路を提供することにある。
このような目的を達成するために、本発明は、制御動作
用のコンデンサと、バックアップ電源用のコンデンサを
別個に設け、オフフック時は通話ンフツク時はバックア
ップ電源用のコンデンサだけにトリクル充電を行うよう
にしたものである。
用のコンデンサと、バックアップ電源用のコンデンサを
別個に設け、オフフック時は通話ンフツク時はバックア
ップ電源用のコンデンサだけにトリクル充電を行うよう
にしたものである。
以下実施例を示す図面を用いて本発明を＃細に説明する
。
。
図は本発明の一実施例を示す回路図であり、公衆電話機
（ロ）路のｉ！部を示す。ｆ源回路１、課金信号受信回
路２、ダイオードブリッジ３、ダイヤルインパルス送串
および強制切断回路４、ダイヤルシャント回路５、通話
回路６、制御回路Ｔ１フックスイッチＨａ、および局線
端子”１ ｓ”１１は公衆電話機回路を構成する。なお
、８はマグネットであり、実際には複数あるが、図面上
は１個だけ示しである。
（ロ）路のｉ！部を示す。ｆ源回路１、課金信号受信回
路２、ダイオードブリッジ３、ダイヤルインパルス送串
および強制切断回路４、ダイヤルシャント回路５、通話
回路６、制御回路Ｔ１フックスイッチＨａ、および局線
端子”１ ｓ”１１は公衆電話機回路を構成する。なお
、８はマグネットであり、実際には複数あるが、図面上
は１個だけ示しである。
さらに、電源回路１は第１の定電圧素子としてのツェナ
ーダイオード１１、第２の定電圧素子としてのツェナー
ダイオード１２、高抵抗１３、ダイオード１４〜１６、
第１のコンデンサ１１、ｇ ’２の；ンデン
サ１８とから構成されている。なお、ダイオード１６は
トリクル充電々流がＭｌのコンデンサ１７にまわ）込む
ことを阻止する逆流防止素子として作用している。また
、制御回路Ｔはランダムアクセスメモリ（以下ＲＡＭと
称する）１１、リードオンリーメモリ（以下ＲＯＭと称
する）７２％中央処理装置（以下ＣＰＵと称する）７３
とがパスラインによって接続されて構成されている。
ーダイオード１１、第２の定電圧素子としてのツェナー
ダイオード１２、高抵抗１３、ダイオード１４〜１６、
第１のコンデンサ１１、ｇ ’２の；ンデン
サ１８とから構成されている。なお、ダイオード１６は
トリクル充電々流がＭｌのコンデンサ１７にまわ）込む
ことを阻止する逆流防止素子として作用している。また
、制御回路Ｔはランダムアクセスメモリ（以下ＲＡＭと
称する）１１、リードオンリーメモリ（以下ＲＯＭと称
する）７２％中央処理装置（以下ＣＰＵと称する）７３
とがパスラインによって接続されて構成されている。
このように構成された回路の動作れ次の通シである。オ
フフック時は通話電流によってコンデンサ１７および１
８がツェナーダイオード１１の定電圧特性で決まる電圧
まで充電される。一方、オンフック時は高抵抗１３を介
してコンデ／す１Ｂだけに微少電流が供給され、ツェナ
ーダイオード１２の定電圧特性で決まる電圧まで充電さ
れる。
フフック時は通話電流によってコンデンサ１７および１
８がツェナーダイオード１１の定電圧特性で決まる電圧
まで充電される。一方、オンフック時は高抵抗１３を介
してコンデ／す１Ｂだけに微少電流が供給され、ツェナ
ーダイオード１２の定電圧特性で決まる電圧まで充電さ
れる。
この場合、ダイオード１４はオフフック時の充電々流が
ツェナーダイオード１２に流れ込むのを阻止している。
ツェナーダイオード１２に流れ込むのを阻止している。
また、ダイオード１６はコンデンサ゛１８の電圧がコン
デンサＩＴにまわりこむのを阻止すると共に、オンフッ
ク時の充電々流がコンデンサ１７およびツェナーダイオ
ード１トに流れ込むのを阻止している。そして、ダイオ
ード１５はコンデンサ１７の電圧がコンデン−？−１８
にまわり込むのを阻止している。
デンサＩＴにまわりこむのを阻止すると共に、オンフッ
ク時の充電々流がコンデンサ１７およびツェナーダイオ
ード１トに流れ込むのを阻止している。そして、ダイオ
ード１５はコンデンサ１７の電圧がコンデン−？−１８
にまわり込むのを阻止している。
このように充電され九；ンデンサ１７，１８のうち、；
ンデンサＩＴの端子電圧−は、制御動作用電源としてＲ
ＯＮ７２、ＣＰＵ７＆マグネツト８等に供給され、また
コンデンサ１８の端子電圧はバックアップ電源としてＲ
ＡＭ７１に供給される。そして、コンデンサＩＴとコン
デンサ１８に充電される電圧は夕“イオード１５と１６
によって分離されておシ、コンデンサ１８に充電された
電荷はダイオード１６によって制御回路１やマグネット
８に流れ込むことが阻止されるので、フックスイッチの
接点を用いなくてもオンフック時のバックアップ電源が
確保され、また、複数のマグネット８が同時に動作して
大電流が流れ、制御動作用の電源電圧が変化しても、バ
ックアップ電源の電源電圧は変化しないため、ＲＡＭ７
１はラッチアップをおζすことはない。
ンデンサＩＴの端子電圧−は、制御動作用電源としてＲ
ＯＮ７２、ＣＰＵ７＆マグネツト８等に供給され、また
コンデンサ１８の端子電圧はバックアップ電源としてＲ
ＡＭ７１に供給される。そして、コンデンサＩＴとコン
デンサ１８に充電される電圧は夕“イオード１５と１６
によって分離されておシ、コンデンサ１８に充電された
電荷はダイオード１６によって制御回路１やマグネット
８に流れ込むことが阻止されるので、フックスイッチの
接点を用いなくてもオンフック時のバックアップ電源が
確保され、また、複数のマグネット８が同時に動作して
大電流が流れ、制御動作用の電源電圧が変化しても、バ
ックアップ電源の電源電圧は変化しないため、ＲＡＭ７
１はラッチアップをおζすことはない。
以上説明したように本発明に係る電話機の電源回路によ
ると、制御動作用電源としてのコンデンサと、バックア
ップ電源としてのコンデンサとを別個設け、これらのコ
ンデンサを局電源によって充電し、光電された電圧を逆
流防止素子によって分離したものであるから、オンフッ
ク時に制御回路やマグネットに流れる電流を遮断するた
めのフックスイッチの接点を設けることが不要となシ、
しかも多数のマグネットが同時に動作して大電流を取出
し、た場合でも、バックアップ電源の電圧は費化しない
ので、揮発性メモリがラッチアップをおこすことがない
という効果を有する。
ると、制御動作用電源としてのコンデンサと、バックア
ップ電源としてのコンデンサとを別個設け、これらのコ
ンデンサを局電源によって充電し、光電された電圧を逆
流防止素子によって分離したものであるから、オンフッ
ク時に制御回路やマグネットに流れる電流を遮断するた
めのフックスイッチの接点を設けることが不要となシ、
しかも多数のマグネットが同時に動作して大電流を取出
し、た場合でも、バックアップ電源の電圧は費化しない
ので、揮発性メモリがラッチアップをおこすことがない
という効果を有する。
図は電１話機の電源回路の一実施例を示す回路図である
。 １・・・・電源回路、２・・・・課金信号受信回路、３
・・・・ダイオードブリッジ、４・・・・ダ、イヤルイ
／パルス送出および強制切断回路、５・・・・ダイヤル
シャント回路、６・・・・通話回路、７・・・・制御回
路、８・・・・マグネット、Ｈ８・・・・フックスイッ
チ、Ｌｌ、Ｌ２゜・・・局一端子。
。 １・・・・電源回路、２・・・・課金信号受信回路、３
・・・・ダイオードブリッジ、４・・・・ダ、イヤルイ
／パルス送出および強制切断回路、５・・・・ダイヤル
シャント回路、６・・・・通話回路、７・・・・制御回
路、８・・・・マグネット、Ｈ８・・・・フックスイッ
チ、Ｌｌ、Ｌ２゜・・・局一端子。
Claims (1)
- 通話ループに直列に接続された第１の定電圧素子と、オ
フフック中は通話電流によって前記定電圧素子の定電圧
特性で決まる電圧まで充電されるＬＪＪ、１および第２
のコンデンサと、オンフック中は前ｆｉ６ｊｉｇ２のコ
ンデンサに微少な局ループ電流によってトリクル充電を
行わせるための高抵抗と、前記第２のコンデンサの端子
電圧を所定値に保つ第２の定電圧素子と、前記トリクル
充電々流が前記第１のコンデンサに普わシ込むことを阻
止する逆流防止素子とから構成され、前記第２のコンデ
ンサの両端電圧によって揮発性メモリをバックアップす
るようにしたことを％似とした電話機の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207446A JPS58107766A (ja) | 1981-12-22 | 1981-12-22 | 電話機の電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207446A JPS58107766A (ja) | 1981-12-22 | 1981-12-22 | 電話機の電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107766A true JPS58107766A (ja) | 1983-06-27 |
| JPS6351627B2 JPS6351627B2 (ja) | 1988-10-14 |
Family
ID=16539899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56207446A Granted JPS58107766A (ja) | 1981-12-22 | 1981-12-22 | 電話機の電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107766A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0142137A2 (fr) * | 1983-11-15 | 1985-05-22 | Groupement d'Intérêt Economique régi par l'ordonnance du 23 septembre 1967 dit: GESI | Alimentation à haute impédance pour circuit électronique alimenté par une ligne de téléphone |
| JPS6077156U (ja) * | 1983-10-29 | 1985-05-29 | 株式会社田村電機製作所 | 電話機回路 |
| JPS60201768A (ja) * | 1984-03-27 | 1985-10-12 | Tamura Electric Works Ltd | 公衆電話機の電源回路 |
| JPS62261257A (ja) * | 1986-05-08 | 1987-11-13 | Matsushita Electric Ind Co Ltd | 電話機のメロデイ送出装置 |
| JPH0626353U (ja) * | 1992-08-11 | 1994-04-08 | ナカ電子株式会社 | 電話着信報知用電源供給回路 |
-
1981
- 1981-12-22 JP JP56207446A patent/JPS58107766A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077156U (ja) * | 1983-10-29 | 1985-05-29 | 株式会社田村電機製作所 | 電話機回路 |
| EP0142137A2 (fr) * | 1983-11-15 | 1985-05-22 | Groupement d'Intérêt Economique régi par l'ordonnance du 23 septembre 1967 dit: GESI | Alimentation à haute impédance pour circuit électronique alimenté par une ligne de téléphone |
| EP0142137A3 (fr) * | 1983-11-15 | 1987-08-12 | Groupement d'Intérêt Economique régi par l'ordonnance du 23 septembre 1967 dit: GESI | Alimentation à haute impédance pour circuit électronique alimenté par une ligne de téléphone |
| JPS60201768A (ja) * | 1984-03-27 | 1985-10-12 | Tamura Electric Works Ltd | 公衆電話機の電源回路 |
| JPS62261257A (ja) * | 1986-05-08 | 1987-11-13 | Matsushita Electric Ind Co Ltd | 電話機のメロデイ送出装置 |
| JPH0626353U (ja) * | 1992-08-11 | 1994-04-08 | ナカ電子株式会社 | 電話着信報知用電源供給回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6351627B2 (ja) | 1988-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4510431A (en) | D.C. Stepped-up voltage transformerless battery charger | |
| EP0319020A2 (en) | Over-discharge protection circuit | |
| US4354118A (en) | Battery backup supply control means and method | |
| JPS6118379B2 (ja) | ||
| US5014308A (en) | Circuit arrangement for providing power for an IC chip in a telephone subset | |
| US4197425A (en) | Power supply circuit for a subscriber's telephone set | |
| US4458195A (en) | Electronic regulator for alternator battery charging system | |
| JPS58107766A (ja) | 電話機の電源回路 | |
| US3300702A (en) | Protection device for solid state battery charging systems | |
| US4614843A (en) | Arrangement for opening the loop for a well-defined time interval from a telephone set | |
| CA1229186A (en) | Protection circuitry for subscriber's telephone circuit equipped with repertory memory | |
| JPH0141258Y2 (ja) | ||
| EP1093276A2 (en) | Startup procedure for international line powered DAA | |
| US4145572A (en) | Power supply control circuit for subscriber carrier telephone system | |
| JPH0355955A (ja) | 電話機の電源制御回路 | |
| JPS6120184B2 (ja) | ||
| JPS6345094Y2 (ja) | ||
| JP2643482B2 (ja) | 端末用網制御装置の給電装置 | |
| JPS6259502B2 (ja) | ||
| US5317634A (en) | Telephone subset arrangement | |
| JP2546098Y2 (ja) | 充電回路 | |
| JPS6318205Y2 (ja) | ||
| KR940005522B1 (ko) | 리세트 회로 | |
| US3985974A (en) | Power fail monitor and transfer circuit | |
| JPH0113783B2 (ja) |