JPS6345094Y2 - - Google Patents

Info

Publication number
JPS6345094Y2
JPS6345094Y2 JP16828283U JP16828283U JPS6345094Y2 JP S6345094 Y2 JPS6345094 Y2 JP S6345094Y2 JP 16828283 U JP16828283 U JP 16828283U JP 16828283 U JP16828283 U JP 16828283U JP S6345094 Y2 JPS6345094 Y2 JP S6345094Y2
Authority
JP
Japan
Prior art keywords
capacitor
circuit
response
power supply
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16828283U
Other languages
English (en)
Other versions
JPS6077155U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16828283U priority Critical patent/JPS6077155U/ja
Publication of JPS6077155U publication Critical patent/JPS6077155U/ja
Application granted granted Critical
Publication of JPS6345094Y2 publication Critical patent/JPS6345094Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Prepayment Telephone Systems (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、呼出信号の到来に応じて充電され、
着信状態の記憶を行なうコンデンサを備える電話
機の改良に関するものである。
〔従来技術〕
プロセツサ等の制御回路を備える電話機におい
ては、着信の検出を行なうため、呼出信号の到来
に応じてコンデンサを充電し、これの端子電圧を
オフフツクにしたがつて制御回路へ与え、端子電
圧の状況により制御回路が着信応答のオフフツク
が発信のためのオフフツクかを判断のうえ、着信
モードへ移行すれば、直ちにコンデンサの放電を
行ない、つぎの着信に備えるのが一般的となつて
いる。
しかし、公衆電話機、運用上主として発信に用
いる電話機等においては、着信の機会が少なく、
着信モードへ移行後のコンデンサ放電がなされ
ず、着信状態記憶用のコンデンサが雑音等により
次第に充電されて記憶状態となり、発信のために
オフフツクを行なつても、制御回路が着信と誤認
し、着信モードへ移行して終り発信が不可能とな
る欠点を生じている。
〔考案の概要〕
本考案は、従来のかゝる欠点を一挙に解消する
目的を有し、交換機の電源を利用して制御用の局
部電源を得る電話機においては、通話終了後のオ
ンフツクに応じてループ切断信号を発生し、これ
によつて一定時間直流ループを開放してから待機
状態へ移行するものとなつていることに着目し、
ループ切断信号に応じて着信状態記憶用コンデン
サの放電路を形成するものとした極めて効果的
な、電話機の着信検出回路を提供するものであ
る。
〔実施例〕
以下、実施例を示す回路図により本考案の詳細
を説明する。
同図においては、線路を介して交換機へ接続さ
れる線路端子L1,L2に対し、課金信号受信回路
1、ダイオードブリツジ2を介し、リレーGSの
接点gs2、ダイヤルパルスの送出および直流ルー
プの強制切断を行なうスイツチング回路3、電源
回路4を構成する定電圧ダイオードZD1、を経て
通話回路5が接続されていると共に、同回路5に
対し並列にダイヤルシヤント回路6が接続されて
おり、線路端子L1,L2間には、接点gs1、コンデ
ンサC1、抵抗器R1、ダイオードブリツジ7を介
し、トーンリンガ等の着信表示回路8および抵抗
器R2、フオトカプラPCの発光素子が接続され、
抵抗器R2と発光素子とに対しては、印加電圧制
限用にバリスタVRが並列に接続されている。
一方、プロセツサおよびメモリ等からなる制御
回路9が設けられ、これに対し、課金信号受信回
路1、フツクスイツチHS、電圧検出回路10、
フオトカプラPCの受光素子乃至インバータ11
による着信検出回路の各出力が与えられていると
共に、制御回路9からは、スイツチング回路3、
ダイヤルシヤント回路6、リレー制御回路12に
対し、各制御出力が与えられている。
こゝにおいて、電源回路4は、オフフツクに応
ずるリレーGSの動作に伴なう直流ループの閉成
に応じ、ダイオードブリツジ2により一定極性と
なつたループ電流が定電圧ダイオードZD1に通
じ、これのツエナー電圧に基づく端子電圧によ
り、逆流阻止用のダイオードD11〜D18を介しコ
ンデンサC11〜C18が充電され、これらの端子電圧
が制御回路9中に設けた揮発性メモリ用の電源
VEE、図上省略した硬貨収納マグネツト用の電源
VMG、その他の回路用の電源VDDとして供給され
るものとなつている。
たゞし、電源VEEはオンフツク中も供給を要す
ると共に、電源VMGは大電流負荷であるため、接
点gs2の常閉接点、高抵抗値の抵抗器R0を介し、
少電流においても定電圧ダイオードZD1と同等の
ツエナー電圧を呈する定電圧ダイオードZD2へ交
換機が応動しない程度の微少電流を通じ、これの
端子電圧により逆流阻止用のダイオードD14
D15を介し、コンデンサC12,C18へトリクル充電
を行なつている。
このため、電源VEE,VMGはオンフツク中も供
給が行なわれており、オフフツクに応じてフツク
スイツチHSがオンとなれば、リレー制御回路1
2を介してリレーGSが駆動され、電源VMGによ
り動作し、接点gs1をオフにすると共に接点gs2
常開接点をオンとし、直流ループの閉成を行な
い、オンとなつた接点gs3を経て電源VDDの供給を
開始する。
すると、電圧検出回路10が電源VDDの電圧を
検出し、これが規定値へ達すれば、リセツト信号
RSTを送出して制御回路9のプロセツサへ与え、
これをリセツトして初期状態を設定するため、制
御回路9からリレー制御回路12へ制御信号を送
出し、リレーGSの動作を継続させると共に、イ
ンバータ11からの検出信号RDTに応じて発信
か着信かの判断を行ない、発信であれば発信モー
ドへ移行し、図上省略したダイヤルの出力に応じ
てオン状態のスイツチング回路3へダイヤルパル
ス信号DPを送出し、これにオン、オフを行なわ
せてダイヤルパルスの送出を行なわせると共に、
ダイヤルシヤント回路6をオン状態とし、パルス
雑音が通話回路5へ与えられるのを阻止する。
また、課金信号の到来に応じ、課金信号受信回
路1から受信出力が与えられゝば、硬貨収納マグ
ネツトを駆動し、硬貨の収納を行なう。
なお、図上省略した硬貨検出回路からの検出出
力に応じ、投入されて待機中の硬貨なしと判断し
たとき等には、ループ切断信号LBを送出し、ス
イツチング回路3を交換機が復旧するのに必要と
する以上の期間オフとし、直流ループを開放して
通話の強制切断を行なう。
以上に対し、着信の場合は、前述と同様にリレ
ーGSの動作保持を行なうが、ダイヤルパルスの
送出および硬貨収納は行なわない。
ついで、通話の終了に応じてオンフツクがなさ
れ、フツクスイツチHSがオフとなれば、リレー
GSを動作状態としたまゝループ切断信号LBを送
出し、スイツチング回路3を一定時間オフとして
直流ループを開放し、この間に交換機を復旧させ
ると共に、発信モードの際は交換機復旧前に硬貨
収納を行なつたうえ、ループ切断信号LBの停止
により再度直流ループを閉成し、電源回路4の各
コンデンサC11〜C18を充電してから、電源VDD
電圧が規定値へ達し電圧検出回路10がリセツト
信号RSTを送出するのに応じ、リレーGSを復旧
させて完全に直流ループを開放し、待機状態へ移
行する。
このため、通話の終了後にコンデンサC11〜C18
が再充電を受けるものとなり、特にコンデンサ
C11は、トリクル充電が行なわれなくとも十分に
電荷を保持しているものとなるため、つぎのオフ
フツクに応じ、速やかに電源VDDの供給を規定の
電圧により開始することができる。
なお、以上の詳細は、本出願人の別途出願によ
る「電話機」(特願昭57−20352)に開示されてい
る。
一方、オンフツク中に呼出信号が到来すると、
ダイオードブリツジ7により整流されてフオトカ
プラPCの発光素子へ通じ、これを発光させ、第
1のスイツチング素子として用いるフオトカプラ
PCの受光素子をオンとするため、電源VMGが同
素子および抵抗器R8を介して着信状態記憶用の
コンデンサC2へ印加され、コンデンサC2とこれ
に対して並列の抵抗器R2とにより定まる放電時
定数、および、抵抗器R3とコンデンサC2とによ
り定まる充電時定数に応じてコンデンサC2が充
電され、これの端子電圧が上昇し着信状態の記憶
が行なわれる。
ついで、着信表示回路8による着信表示に応じ
てオフフツクがなされると、上述のとおり電源
VDDの供給が行なわれるのにしたがい、抵抗器R5
を介してコンデンサC2の端子電圧がベースへ与
えられている第2のスイツチング素子としてのト
ランジスタQ1がオンとなり、エミツタ側へ順方
向として挿入されているダイオードD1を介して
コレクタを共通回路へ接続し、抵抗器R6を経て
電源VDDの印加されているコレクタを低電位とす
るため、これがインバータ11により反転された
うえ、コンデンサC2の端子電圧を示す検出信号
RDTとして制御回路9へ与えられる。
このため、制御回路9は、検出信号RDTのレ
ベルに応じ、着信状態か否かの判断を行なうこと
ができる。
また、通話終了に応ずるオンフツクがなされゝ
ば、上述のとおりループ切断信号LBが送出され、
これが高電位として抵抗器R7を介し、第3のス
イツチング素子として用いるトランジスタQ2
ベースへ印加されるため、コレクタ側の抵抗器
R8と共にコンデンサC2に対し並列接続されたト
ランジスタQ2がオンとなり、コンデンサC2の放
電路を形成して直ちに充電電荷の放電を行なわ
せ、記憶状態をリセツトする。
したがつて、オフフツクにつぐオンフツクが行
なわれる度毎にコンデンサC2の放電がなされ、
若し、着信がなくとも、雑音等によるコンデンサ
C2の充電電荷がオンフツク毎に放電されるもの
となり、誤判断により制御回路9が着信モードへ
移行することは完全に阻止される。
ただし、電源回路4は、条件に応じ、定電圧ダ
イオードZD2を省略し、あるいは、トリクル充電
を行なわないものとしてもよく、ダイオードブリ
ツジ7を省略すると共に、フオトカプラPCの代
りに変成器等を用い、かつ、受光素子の代りにト
ランジスタ、リレー等を用いるものとしても同様
であり、トランジスタQ1,Q2を状況にしたがつ
て他の導電形とし、あるいは、サイリスタ、リレ
ー等へ置換してもよく、公衆電話機のみならず、
各種の電話機へ本考案を適用できる等、種々の変
形が自在である。
〔考案の効果〕
以上の説明により明らかなとおり本考案によれ
ば、着信状態記憶用のコンデンサが雑音等により
充電され、これの端子電圧が記憶状態まで上昇す
ることが確実に阻止されるものとなり、制御回路
による誤判断を生じないものとなるため、着信状
態記憶用のコンデンサを有する各種の電話機にお
いて多大な効果が得られる。
【図面の簡単な説明】
図は本考案の実施例を示す回路図である。 2,7……ダイオードブリツジ、3……スイツ
チング回路、4……電源回路、5……通話回路、
9……制御回路、10……電圧検出回路、11…
…インバータ、12……リレー制御回路、L1
L2……線路端子、GS……リレー、gs1〜gs3……
接点、ZD1,ZD2……定電圧ダイオード、D1
D11〜D15……ダイオード、C1,C2,C11〜C18
…コンデンサ、R0,R1〜R8……抵抗器、PC……
フオトカプラ、Q1,Q2……トランジスタ、HS…
…フツクスイツチ、LB……ループ切断信号。

Claims (1)

    【実用新案登録請求の範囲】
  1. 線路を介する交換機の電源を利用して制御用の
    局部電源を得る電源回路を備え、かつ、オンフツ
    クに応ずるループ切断信号によつて一定時間直流
    ループを開放してから待機状態となる電話機にお
    いて、着信状態の記憶を行なうコンデンサと、呼
    出信号の到来に応じて前記コンデンサを充電する
    第1のスイツチング素子と、オフフツクに応じて
    前記コンデンサの端子電圧を制御回路へ与える第
    2のスイツチング素子と、前記ループ切断信号に
    応じて前記コンデンサの放電路を形成する第3の
    スイツチング素子とを備えたことを特徴とする電
    話機の着信検出回路。
JP16828283U 1983-10-29 1983-10-29 電話機の着信検出回路 Granted JPS6077155U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16828283U JPS6077155U (ja) 1983-10-29 1983-10-29 電話機の着信検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16828283U JPS6077155U (ja) 1983-10-29 1983-10-29 電話機の着信検出回路

Publications (2)

Publication Number Publication Date
JPS6077155U JPS6077155U (ja) 1985-05-29
JPS6345094Y2 true JPS6345094Y2 (ja) 1988-11-22

Family

ID=30367938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16828283U Granted JPS6077155U (ja) 1983-10-29 1983-10-29 電話機の着信検出回路

Country Status (1)

Country Link
JP (1) JPS6077155U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2511404B2 (ja) * 1985-11-01 1996-06-26 日本電気株式会社 電子化電話機

Also Published As

Publication number Publication date
JPS6077155U (ja) 1985-05-29

Similar Documents

Publication Publication Date Title
US4645882A (en) Latching relay drive circuit for use in telephone sets
US4197425A (en) Power supply circuit for a subscriber's telephone set
JPS6345094Y2 (ja)
JPH0233423Y2 (ja)
JPH0141258Y2 (ja)
JPS58107766A (ja) 電話機の電源回路
JPS6230362Y2 (ja)
JPS5840679Y2 (ja) 公衆電話機
JPH0418283Y2 (ja)
JPH0681208B2 (ja) 電話機の電源制御回路
JPH0325068B2 (ja)
JPS6318205Y2 (ja)
JPS6325792Y2 (ja)
JPH0314858Y2 (ja)
JPH0349494Y2 (ja)
US4582958A (en) Secretary telephone system
JPS6336761Y2 (ja)
JP2821297B2 (ja) 料金徴収式電話機の着信回路
JPH0336129Y2 (ja)
JP2593190Y2 (ja) 異常検出装置
JPS6325793Y2 (ja)
JPH0325071B2 (ja)
JPH0157544B2 (ja)
JP2832761B2 (ja) 公衆電話機
JPH0314860Y2 (ja)