JPH0720377B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH0720377B2 JPH0720377B2 JP1340006A JP34000689A JPH0720377B2 JP H0720377 B2 JPH0720377 B2 JP H0720377B2 JP 1340006 A JP1340006 A JP 1340006A JP 34000689 A JP34000689 A JP 34000689A JP H0720377 B2 JPH0720377 B2 JP H0720377B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- inverter control
- control circuit
- switching elements
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば放電ランプ等の負荷に高周波給電す
るインバータ装置に関するものである。
るインバータ装置に関するものである。
第３図に２個のスイッチング素子を直列接続してなる従
来の他励式のインバータ装置を示す。第３図において、
VSは商用電源等の交流電源、SW1は電源スイッチ、DBは
交流電源VSの電圧を全波整流する全波整流器、C0は平滑
コンデンサである。
来の他励式のインバータ装置を示す。第３図において、
VSは商用電源等の交流電源、SW1は電源スイッチ、DBは
交流電源VSの電圧を全波整流する全波整流器、C0は平滑
コンデンサである。
Q1およびQ2は直列接続されて全波整流器DBの出力端子間
に接続した第１および第２のスイッチング素子である。
CHはチョークコイル、C3はコンデンサで、これらは共振
回路を構成する。C2は直流カット用のコンデンサであ
る。
に接続した第１および第２のスイッチング素子である。
CHはチョークコイル、C3はコンデンサで、これらは共振
回路を構成する。C2は直流カット用のコンデンサであ
る。
LDは第１および第２のスイッチング素子Q1,Q2の接続点
と全波整流器DBのいずれか一方の出力端子、第３図では
負側の出力端子との間に上記の共振回路を介して接続さ
れた放電ランプ等の負荷である。
と全波整流器DBのいずれか一方の出力端子、第３図では
負側の出力端子との間に上記の共振回路を介して接続さ
れた放電ランプ等の負荷である。
Ａは第１のスイッチング素子Q1をオンオフ制御するイン
バータ制御回路、Ｂは第２のスイッチング素子Q2をオン
オフ制御するインバータ制御回路、Ｃは矩形波信号を発
生する発振回路、VDCは発振回路Ｃおよびインバータ制
御回路Ｂを駆動する駆動用電源である。R1は抵抗、ZD1
はツェナーダイオードからなる定電圧素子、C1はコンデ
ンサで、これらはインバータ制御回路Ａの駆動用電源回
路を構成する。
バータ制御回路、Ｂは第２のスイッチング素子Q2をオン
オフ制御するインバータ制御回路、Ｃは矩形波信号を発
生する発振回路、VDCは発振回路Ｃおよびインバータ制
御回路Ｂを駆動する駆動用電源である。R1は抵抗、ZD1
はツェナーダイオードからなる定電圧素子、C1はコンデ
ンサで、これらはインバータ制御回路Ａの駆動用電源回
路を構成する。
このインバータ装置では、電源スイッチSW1をオンにす
ると、交流電源VSの電圧が全波整流器DBで整流され、平
滑コンデンサC0で平滑され、第１および第２のスイッチ
ング素子Q1,Q2の直列回路に印加される。
ると、交流電源VSの電圧が全波整流器DBで整流され、平
滑コンデンサC0で平滑され、第１および第２のスイッチ
ング素子Q1,Q2の直列回路に印加される。
駆動用電源VDCが確保されると、発振回路Ｃが動作を開
始し、インバータ制御回路Ｂが同じく動作を開始し、第
２のスイッチング素子Q2をオンオフさせる。第２のスイ
ッチング素子Q2がオンオフ動作を行うと、抵抗R1を介し
てコンデンサC1が充電され、インバータ制御回路Ａの駆
動用電源が形成され、インバータ制御回路Ａの方も動作
を開始し、第１のスイッチング素子Q1をオンオフさせ
る。この場合、インバータ制御回路Ｂのｄ端子からイン
バータ制御回路Ａのｄ端子へ供給される制御信号によっ
て両インバータ制御回路A,Bの同期がとられる。
始し、インバータ制御回路Ｂが同じく動作を開始し、第
２のスイッチング素子Q2をオンオフさせる。第２のスイ
ッチング素子Q2がオンオフ動作を行うと、抵抗R1を介し
てコンデンサC1が充電され、インバータ制御回路Ａの駆
動用電源が形成され、インバータ制御回路Ａの方も動作
を開始し、第１のスイッチング素子Q1をオンオフさせ
る。この場合、インバータ制御回路Ｂのｄ端子からイン
バータ制御回路Ａのｄ端子へ供給される制御信号によっ
て両インバータ制御回路A,Bの同期がとられる。
第１および第２のスイッチング素子Q1,Q2は概ね第４図
（ａ）〜（ｆ）の波形図に示すようなタイミングで動作
する。
（ａ）〜（ｆ）の波形図に示すようなタイミングで動作
する。
第４図（ｃ）は第１のスイッチング素子Q1に加えられる
ゲート信号VG1（インバータ制御回路Ａのｃ端子より出
力される）を、同図（ｄ）は第２のスイッチング素子Q2
に加えられるゲート信号VG2（インバータ制御回路Ｂの
ｃ端子より出力される）を示す。
ゲート信号VG1（インバータ制御回路Ａのｃ端子より出
力される）を、同図（ｄ）は第２のスイッチング素子Q2
に加えられるゲート信号VG2（インバータ制御回路Ｂの
ｃ端子より出力される）を示す。
第１および第２のスイッチング素子Q1,Q2は、各々ゲー
ト信号VG1,VG2によって交互にオンオフ動作を行い、イ
ンバータとして動作する。各ゲート信号VG1,VG2には、
第１および第２のスイッチング素子Q1,Q2を同時にオン
にさせないためのデッドオフタイムDTが設けられてい
る。
ト信号VG1,VG2によって交互にオンオフ動作を行い、イ
ンバータとして動作する。各ゲート信号VG1,VG2には、
第１および第２のスイッチング素子Q1,Q2を同時にオン
にさせないためのデッドオフタイムDTが設けられてい
る。
第４図（ｅ）には、ゲート信号VG1によってスイッチン
グ動作を行う第１のスイッチング素子Q1のドレイン・ソ
ース間電圧V1およびドレイン電流I1の波形を、第４図
（ｆ）には、ゲート信号VG2によってスイッチング動作
を行う第２のスイッチング素子Q2のドレイン・ソース間
電圧V2およびドレイン電流I2の波形を示している。
グ動作を行う第１のスイッチング素子Q1のドレイン・ソ
ース間電圧V1およびドレイン電流I1の波形を、第４図
（ｆ）には、ゲート信号VG2によってスイッチング動作
を行う第２のスイッチング素子Q2のドレイン・ソース間
電圧V2およびドレイン電流I2の波形を示している。
なお、第４図（ａ），（ｂ）は発振回路Ｃから出力され
てインバータ制御回路ＢのCB端子およびCA端子に供給さ
れる矩形波信号VCB,VCAを示しており、２つの矩形波信
号VCA,VCBに基づいて、インバータ制御回路A,Bのｃ端子
よりゲート信号VG1,VG2が出力され、第１および第２の
スイッチング素子Q1,Q2をドライブすることになる。
てインバータ制御回路ＢのCB端子およびCA端子に供給さ
れる矩形波信号VCB,VCAを示しており、２つの矩形波信
号VCA,VCBに基づいて、インバータ制御回路A,Bのｃ端子
よりゲート信号VG1,VG2が出力され、第１および第２の
スイッチング素子Q1,Q2をドライブすることになる。
上記第１および第２のスイッチング素子Q1,Q2によるイ
ンバータ動作によって、チョークコイルCHおよびコンデ
ンサC2,C3からなる共振回路が負荷LDに高周波電力を供
給する。この共振回路に流れる共振回路電流および負荷
電流は正弦波状となり、第１および第２のスイッチング
素子Q1,Q2を交互に流れることになる。
ンバータ動作によって、チョークコイルCHおよびコンデ
ンサC2,C3からなる共振回路が負荷LDに高周波電力を供
給する。この共振回路に流れる共振回路電流および負荷
電流は正弦波状となり、第１および第２のスイッチング
素子Q1,Q2を交互に流れることになる。
なお、インバータ制御回路A,Bにおいて、ａ端子は電源
端子、ｂ端子はグラウンド端子である。
端子、ｂ端子はグラウンド端子である。
上記のような第３図のインバータ装置では、負荷LDへの
給電の断続は交流電源VSと全波整流器DBとの間に設けた
電源スイッチSW1をオンオフすることにより行ってい
た。この場合、負荷LDの容量が大きい場合や、全波整流
器DBの後段に平滑コンデンサC0を設けている場合に、電
源スイッチSW1の接点容量および耐ラッシュ電流性に対
する十分な対策が必要となり、電源スイッチSW1の大型
化，コストアップ等の問題があった。
給電の断続は交流電源VSと全波整流器DBとの間に設けた
電源スイッチSW1をオンオフすることにより行ってい
た。この場合、負荷LDの容量が大きい場合や、全波整流
器DBの後段に平滑コンデンサC0を設けている場合に、電
源スイッチSW1の接点容量および耐ラッシュ電流性に対
する十分な対策が必要となり、電源スイッチSW1の大型
化，コストアップ等の問題があった。
第５図に第３図のインバータ装置の問題点を解決するこ
とを目的として提案されたインバータ装置を示す。
とを目的として提案されたインバータ装置を示す。
このインバータ装置は、第５図に示すように、第３図の
電源スイッチSW1に代えて、発振回路Ｃの出力端とイン
バータ制御回路ＢのCA端子およびCB端子との間にスイッ
チSW21,SW22を設け、これらのスイッチSW21,SW22をオン
オフすることにより発振回路Ｃからインバータ制御回路
Ｂへの矩形波信号VCA,VCBの供給を断続するようにした
ものであり、その他は第３図のものと同様である。
電源スイッチSW1に代えて、発振回路Ｃの出力端とイン
バータ制御回路ＢのCA端子およびCB端子との間にスイッ
チSW21,SW22を設け、これらのスイッチSW21,SW22をオン
オフすることにより発振回路Ｃからインバータ制御回路
Ｂへの矩形波信号VCA,VCBの供給を断続するようにした
ものであり、その他は第３図のものと同様である。
なお、スイッチSW21,SW22に代えて、発振回路Ｃと駆動
用電源VDCとの間にスイッチSW23を設け、そのスイッチS
W23をオンオフすることにより発振回路Ｃからインバー
タ制御回路Ｂへの矩形波信号VCA,VCBの供給を断続する
こともできる。
用電源VDCとの間にスイッチSW23を設け、そのスイッチS
W23をオンオフすることにより発振回路Ｃからインバー
タ制御回路Ｂへの矩形波信号VCA,VCBの供給を断続する
こともできる。
以上のような構成のインバータ装置では、スイッチS
W21,SW22もしくはスイッチSW23をオンオフすることによ
り、インバータ制御回路A,Bの動作・不動作を切り換え
て第１および第２のスイッチング素子Q1,Q2のインバー
タ動作を制御し、これによって負荷LDへの給電を断続す
るようにしているので、第３図のインバータ装置のよう
な大容量，耐ラッシュ電流性が要求される電源スイッチ
SW1の代わりに、小容量で安価なスイッチSW21,SW22もし
くはスイッチSW23を用いることができ、スイッチSW21,S
W22もしくはスイッチSW23の信頼性の向上，小型化およ
び低コスト化を図ることができる。
W21,SW22もしくはスイッチSW23をオンオフすることによ
り、インバータ制御回路A,Bの動作・不動作を切り換え
て第１および第２のスイッチング素子Q1,Q2のインバー
タ動作を制御し、これによって負荷LDへの給電を断続す
るようにしているので、第３図のインバータ装置のよう
な大容量，耐ラッシュ電流性が要求される電源スイッチ
SW1の代わりに、小容量で安価なスイッチSW21,SW22もし
くはスイッチSW23を用いることができ、スイッチSW21,S
W22もしくはスイッチSW23の信頼性の向上，小型化およ
び低コスト化を図ることができる。
しかしその反面、交流電源VSが存在した状態でスイッチ
SW21,SW22もしくはスイッチSW23を動作させるので、イ
ンバータ制御回路A,Bにおける残留電荷等に起因して第
１および第２のスイッチング素子Q1,Q2が同時にオンに
なることによる発熱の問題、また第１および第２のスイ
ッチング素子Q1,Q2の定格オーバ、あるいは第１および
第２のスイッチング素子Q1,Q2へのサージ電圧の発生等
の問題がある。
SW21,SW22もしくはスイッチSW23を動作させるので、イ
ンバータ制御回路A,Bにおける残留電荷等に起因して第
１および第２のスイッチング素子Q1,Q2が同時にオンに
なることによる発熱の問題、また第１および第２のスイ
ッチング素子Q1,Q2の定格オーバ、あるいは第１および
第２のスイッチング素子Q1,Q2へのサージ電圧の発生等
の問題がある。
第６図に第３図のインバータ装置の問題点を解決するこ
とを目的として提案されたもう一つのインバータ装置を
示す。
とを目的として提案されたもう一つのインバータ装置を
示す。
このインバータ装置は、第６図に示すように、第３図の
電源スイッチSW1に代えて、インバータ制御回路A,Bにお
ける第１および第２のスイッチング素子Q1,Q2に対する
ゲート信号VG1,VG2の出力端子であるｃ端子と各インバ
ータ制御回路A,Bのグラウンドもしくは第１および第２
のスイッチング素子Q1,Q2のグラウンドとの間にそれぞ
れスイッチSW31,SW32を設け、第１および第２のスイッ
チング素子Q1,Q2のゲート・ソース間を短絡することに
より第１および第２のスイッチング素子Q1,Q2へのゲー
ト信号VG1,VG2の供給を遮断して第１および第２のスイ
ッチング素子Q1,Q2を遮断するようにしたもので、その
他は第３図のものと同様である。
電源スイッチSW1に代えて、インバータ制御回路A,Bにお
ける第１および第２のスイッチング素子Q1,Q2に対する
ゲート信号VG1,VG2の出力端子であるｃ端子と各インバ
ータ制御回路A,Bのグラウンドもしくは第１および第２
のスイッチング素子Q1,Q2のグラウンドとの間にそれぞ
れスイッチSW31,SW32を設け、第１および第２のスイッ
チング素子Q1,Q2のゲート・ソース間を短絡することに
より第１および第２のスイッチング素子Q1,Q2へのゲー
ト信号VG1,VG2の供給を遮断して第１および第２のスイ
ッチング素子Q1,Q2を遮断するようにしたもので、その
他は第３図のものと同様である。
このインバータ装置では、スイッチSW31,SW32をオンオ
フするとにより、第１および第２のスイッチング素子
Q1,Q2のゲート・ソース間を短絡・開放することによ
り、第１および第２のスイッチング素子Q1,Q2のインバ
ータ動作を制御し、負荷LDへの給電を断続するようにし
ている。
フするとにより、第１および第２のスイッチング素子
Q1,Q2のゲート・ソース間を短絡・開放することによ
り、第１および第２のスイッチング素子Q1,Q2のインバ
ータ動作を制御し、負荷LDへの給電を断続するようにし
ている。
したがって、スイッチSW31,SW32は、第５図のスイッチS
W21,SW22,SW23と同じように、信頼性の向上，小型化お
よび低コスト化を図ることができる。
W21,SW22,SW23と同じように、信頼性の向上，小型化お
よび低コスト化を図ることができる。
しかしその反面、第１および第２のスイッチング素子
Q1,Q2がインバータ動作を停止し、負荷LDへの給電が停
止されても、インバータ制御回路A,Bへは発振回路ｃよ
りの矩形波信号VCA,VCBの供給が継続したままであり、
インバータ制御回路A,Bにおける電力消費が減少せず、
負荷への給電停止時の無駄な電力消費が多く、また高周
波発振継続により雑音が発生する等の問題があった。
Q1,Q2がインバータ動作を停止し、負荷LDへの給電が停
止されても、インバータ制御回路A,Bへは発振回路ｃよ
りの矩形波信号VCA,VCBの供給が継続したままであり、
インバータ制御回路A,Bにおける電力消費が減少せず、
負荷への給電停止時の無駄な電力消費が多く、また高周
波発振継続により雑音が発生する等の問題があった。
この発明の目的は、直列接続した第１および第２のスイ
ッチング素子の発熱、定格オーバ、サージ電圧の発生を
抑制することができ、しかも負荷への給電停止時におけ
る無駄な電力消費を低減することができるとともに雑音
の発生を抑制することができるインバータ装置を提供す
ることである。
ッチング素子の発熱、定格オーバ、サージ電圧の発生を
抑制することができ、しかも負荷への給電停止時におけ
る無駄な電力消費を低減することができるとともに雑音
の発生を抑制することができるインバータ装置を提供す
ることである。
この発明のインバータ装置は、他励式であって、発振回
路からインバータ制御回路に駆動信号を供給し、駆動信
号に基づいてインバータ制御回路から直列接続した第１
および第２のスイッチング素子にゲート信号を与えるこ
とにより、第１および第２のスイッチング素子を交互に
オンオフ動作させて負荷に電力供給するようにしてい
る。
路からインバータ制御回路に駆動信号を供給し、駆動信
号に基づいてインバータ制御回路から直列接続した第１
および第２のスイッチング素子にゲート信号を与えるこ
とにより、第１および第２のスイッチング素子を交互に
オンオフ動作させて負荷に電力供給するようにしてい
る。
この場合、発振回路からインバータ制御回路への駆動信
号の供給を遮断する第１のスイッチと、インバータ制御
回路から第１および第２のスイッチング素子へのゲート
信号の供給を遮断する第２のスイッチとを設け、第１お
よび第２のスイッチを同時に動作させ、もしくは第２の
スイッチを動作させた後に第１のスイッチを動作させる
ことにより負荷への給電を停止するようにしている。
号の供給を遮断する第１のスイッチと、インバータ制御
回路から第１および第２のスイッチング素子へのゲート
信号の供給を遮断する第２のスイッチとを設け、第１お
よび第２のスイッチを同時に動作させ、もしくは第２の
スイッチを動作させた後に第１のスイッチを動作させる
ことにより負荷への給電を停止するようにしている。
この発明の構成によれば、発振回路から供給される駆動
信号に基づいてインバータ制御回路が第１および第２の
スイッチング素子に対するゲート信号を発生する。これ
らのゲート信号は第１および第２のスイッチング素子に
それぞれ加えられ、第１および第２のスイッチング素子
が交互にオンオフ動作をし、これによって負荷に電力が
供給される。
信号に基づいてインバータ制御回路が第１および第２の
スイッチング素子に対するゲート信号を発生する。これ
らのゲート信号は第１および第２のスイッチング素子に
それぞれ加えられ、第１および第２のスイッチング素子
が交互にオンオフ動作をし、これによって負荷に電力が
供給される。
第１のスイッチは発振回路からインバータ制御回路への
駆動信号の供給を遮断し、第２のスイッチはインバータ
制御回路から第１および第２のスイッチング素子へのゲ
ート信号の供給を遮断するようになっており、第１およ
び第２のスイッチが同時に動作するか、あるいは第２の
スイッチが先に動作し、第１のスイッチが後に動作する
ことになる。
駆動信号の供給を遮断し、第２のスイッチはインバータ
制御回路から第１および第２のスイッチング素子へのゲ
ート信号の供給を遮断するようになっており、第１およ
び第２のスイッチが同時に動作するか、あるいは第２の
スイッチが先に動作し、第１のスイッチが後に動作する
ことになる。
このようなタイミングで第１および第２のスイッチを動
作させると、負荷への給電を停止させる場合に、第１お
よび第２のスイッチング素子が遮断するのと同時あるい
はそれより遅れてインバータ制御回路の動作が停止する
ことになり、インバータ制御回路の残留電荷等に起因す
る第１および第２のスイッチング素子の同時オンの発生
を防止することができ、直列接続した第１および第２の
スイッチング素子の発熱、定格オーバ、サージ電圧の発
生を抑制することができる。
作させると、負荷への給電を停止させる場合に、第１お
よび第２のスイッチング素子が遮断するのと同時あるい
はそれより遅れてインバータ制御回路の動作が停止する
ことになり、インバータ制御回路の残留電荷等に起因す
る第１および第２のスイッチング素子の同時オンの発生
を防止することができ、直列接続した第１および第２の
スイッチング素子の発熱、定格オーバ、サージ電圧の発
生を抑制することができる。
しかも、第１のスイッチを動作せることによりインバー
タ制御回路への駆動信号を供給を遮断しているので、イ
ンバータ制御回路の動作を停止させることができ、負荷
への給電停止時における無駄な電力消費を低減すること
ができるとともに雑音の発生を抑制することができる。
タ制御回路への駆動信号を供給を遮断しているので、イ
ンバータ制御回路の動作を停止させることができ、負荷
への給電停止時における無駄な電力消費を低減すること
ができるとともに雑音の発生を抑制することができる。
この発明の第１の実施例を第１図に基づいて説明する。
このインバータ装置は、第１図に示すように、他励式で
あって、発振回路Ｃからインバータ制御回路ＢのCA端子
およびCB端子に駆動信号である矩形波信号VCA,VCBを供
給し、矩形波信号VCA,VCBに基づいてインバータ制御回
路A,Bのｃ端子から直列接続した第１および第２のスイ
ッチング素子Q1,Q2にゲート信号VG1,VG2を与えることに
より、第１および第２のスイッチング素子Q1,Q2を交互
にオンオフ動作させて負荷LDに電力供給するようにして
いる。
このインバータ装置は、第１図に示すように、他励式で
あって、発振回路Ｃからインバータ制御回路ＢのCA端子
およびCB端子に駆動信号である矩形波信号VCA,VCBを供
給し、矩形波信号VCA,VCBに基づいてインバータ制御回
路A,Bのｃ端子から直列接続した第１および第２のスイ
ッチング素子Q1,Q2にゲート信号VG1,VG2を与えることに
より、第１および第２のスイッチング素子Q1,Q2を交互
にオンオフ動作させて負荷LDに電力供給するようにして
いる。
この場合、発振回路Ｃからインバータ制御回路Ｂへの矩
形波信号VCA,VCBの供給を遮断する第１のスイッチとし
て、駆動用電源VDCと発振回路Ｃの電源端子との間にス
イッチSW41を設け、インバータ制御回路A,Bのｃ端子か
ら第１および第２のスイッチング素子Q1,Q2へのゲート
信号の供給を遮断する第２のスイッチとして、インバー
タ制御回路A,Bのｃ端子もしくは第１および第２のスイ
ッチング素子Q1,Q2のゲートとグラウンドとを短絡する
スイッチSW42,SW43を設け、スイッチSW41およびスイッ
チSW42,SW43を同時に動作させ、もしくはスイッチSW42,
SW43を動作させた後にスイッチSW41を動作させることに
より負荷LDへの給電を停止するようにしている。
形波信号VCA,VCBの供給を遮断する第１のスイッチとし
て、駆動用電源VDCと発振回路Ｃの電源端子との間にス
イッチSW41を設け、インバータ制御回路A,Bのｃ端子か
ら第１および第２のスイッチング素子Q1,Q2へのゲート
信号の供給を遮断する第２のスイッチとして、インバー
タ制御回路A,Bのｃ端子もしくは第１および第２のスイ
ッチング素子Q1,Q2のゲートとグラウンドとを短絡する
スイッチSW42,SW43を設け、スイッチSW41およびスイッ
チSW42,SW43を同時に動作させ、もしくはスイッチSW42,
SW43を動作させた後にスイッチSW41を動作させることに
より負荷LDへの給電を停止するようにしている。
上記の各スイッチSW41,SW42,SW43のオンオフの制御は、
スイッチSW0を介して駆動用電源VDCに接続したスイッチ
制御回路Ｄによって行われる。つまり、このインバータ
装置における負荷LDへの給電の断続は、スイッチSW0の
オンオフに応答してスイッチSW41,SW42,SW43のオンオフ
を制御するスイッチ制御回路Ｄによって行われる。
スイッチSW0を介して駆動用電源VDCに接続したスイッチ
制御回路Ｄによって行われる。つまり、このインバータ
装置における負荷LDへの給電の断続は、スイッチSW0の
オンオフに応答してスイッチSW41,SW42,SW43のオンオフ
を制御するスイッチ制御回路Ｄによって行われる。
負荷LDへの給電を遮断したいときは、スイッチSW0をオ
ンにすればよい。スイッチSW0をオンにすると、平滑コ
ンデンサC0の両端に電圧が印加された状態にあっても、
スイッチ制御回路（リレーおよび必要な場合には遅延タ
イマを含んで構成される）ＤによりスイッチSW42,SW43
がオンとなってインバータ制御回路A,Bのｃ端子、つま
り第１および第２のスイッチング素子Q1,Q2のゲートが
グラウンドに接続され、第１および第２のスイッチング
素子Q1,Q2が遮断する。これと同時に、もしくは第１お
よび第２のスイッチング素子Q1,Q2の遮断後に、スイッ
チ制御回路ＤによりスイッチSW41がオフとなり、発振回
路Ｃへの給電が停止し、したがって矩形波信号VCA,VCB
の発生が停止し、インバータ制御回路A,Bの動作が停止
する。
ンにすればよい。スイッチSW0をオンにすると、平滑コ
ンデンサC0の両端に電圧が印加された状態にあっても、
スイッチ制御回路（リレーおよび必要な場合には遅延タ
イマを含んで構成される）ＤによりスイッチSW42,SW43
がオンとなってインバータ制御回路A,Bのｃ端子、つま
り第１および第２のスイッチング素子Q1,Q2のゲートが
グラウンドに接続され、第１および第２のスイッチング
素子Q1,Q2が遮断する。これと同時に、もしくは第１お
よび第２のスイッチング素子Q1,Q2の遮断後に、スイッ
チ制御回路ＤによりスイッチSW41がオフとなり、発振回
路Ｃへの給電が停止し、したがって矩形波信号VCA,VCB
の発生が停止し、インバータ制御回路A,Bの動作が停止
する。
その他は第３図に示した従来例と同様である。
このインバータ装置によれば、発振回路Ｃから供給され
る矩形波信号VCA,VCBに基づいてインバータ制御回路A,B
が第１および第２のスイッチング素子Q1,Q2に対するゲ
ート信号VG1,VG2を発生する。これらのゲート信号VG1,V
G2は第１および第２のスイッチング素子Q1,Q2にそれぞ
れ加えられ、第１および第２のスイッチング素子Q1,Q2
が交互にオンオフ動作をし、これによって負荷LDに電力
が供給される。この点については従来例と同様である。
る矩形波信号VCA,VCBに基づいてインバータ制御回路A,B
が第１および第２のスイッチング素子Q1,Q2に対するゲ
ート信号VG1,VG2を発生する。これらのゲート信号VG1,V
G2は第１および第２のスイッチング素子Q1,Q2にそれぞ
れ加えられ、第１および第２のスイッチング素子Q1,Q2
が交互にオンオフ動作をし、これによって負荷LDに電力
が供給される。この点については従来例と同様である。
スイッチSW41は、発振回路Ｃからインバータ制御回路Ｂ
への矩形波信号VCA,VCBの供給を遮断し、スイッチSW42,
SW43はインバータ制御回路A,Bから第１および第２のス
イッチング素子Q1,Q2へのゲート信号VG1,VG2の供給を遮
断するようになっており、スイッチSW41,SW42,SW43が同
時に動作するか、あるいはスイッチSW42,SW43が先に動
作し、スイッチSW41が後に動作することになる。
への矩形波信号VCA,VCBの供給を遮断し、スイッチSW42,
SW43はインバータ制御回路A,Bから第１および第２のス
イッチング素子Q1,Q2へのゲート信号VG1,VG2の供給を遮
断するようになっており、スイッチSW41,SW42,SW43が同
時に動作するか、あるいはスイッチSW42,SW43が先に動
作し、スイッチSW41が後に動作することになる。
このようなタイミングで第１および第２のスイッチS
W41,SW42,SW43を動作させると、負荷LDへの給電を停止
させる場合に、第１および第２のスイッチング素子Q1,Q
2が遮断するのと同時あるいはそれより遅れてインバー
タ制御回路A,Bの動作が停止することになり、インバー
タ制御回路A,Bの残留電荷等に起因する第１および第２
のスイッチング素子Q1,Q2の同時オンの発生を防止する
ことができ、直列接続した第１および第２のスイッチン
グ素子Q1,Q2の発熱、定格オーバ、サージ電圧の発生を
抑制することができる。
W41,SW42,SW43を動作させると、負荷LDへの給電を停止
させる場合に、第１および第２のスイッチング素子Q1,Q
2が遮断するのと同時あるいはそれより遅れてインバー
タ制御回路A,Bの動作が停止することになり、インバー
タ制御回路A,Bの残留電荷等に起因する第１および第２
のスイッチング素子Q1,Q2の同時オンの発生を防止する
ことができ、直列接続した第１および第２のスイッチン
グ素子Q1,Q2の発熱、定格オーバ、サージ電圧の発生を
抑制することができる。
しかも、スイッチSW41を動作させることによりインバー
タ制御回路A,Bへの矩形波信号を供給を遮断しているの
で、インバータ制御回路A,Bの動作を停止させることが
できるとともに、発振回路Ｃの動作も停止することにな
り、負荷LDへの給電停止時における無駄な電力消費を低
減することができるとともに雑音の発生を抑制すること
ができる。
タ制御回路A,Bへの矩形波信号を供給を遮断しているの
で、インバータ制御回路A,Bの動作を停止させることが
できるとともに、発振回路Ｃの動作も停止することにな
り、負荷LDへの給電停止時における無駄な電力消費を低
減することができるとともに雑音の発生を抑制すること
ができる。
なお、第１のスイッチは、発振回路Ｃからインバータ制
御回路A,BのCA端子およびCB端子へ至る経路中に設けて
もよい。
御回路A,BのCA端子およびCB端子へ至る経路中に設けて
もよい。
この発明の第２の実施例を第２図に基づいて説明する。
このインバータ装置は、インバータ制御回路A,Bとスイ
ッチSW41,SW42,SW43の部分の構成を具体化した実施例を
示すものである。
このインバータ装置は、インバータ制御回路A,Bとスイ
ッチSW41,SW42,SW43の部分の構成を具体化した実施例を
示すものである。
第２図において、発振回路Ｃのｏ端子は発振停止用端子
であり、このｏ端子とグラウンドとを短絡することによ
り発振回路Ｃが発振動作を停止し、その間を開放するこ
とにより発振動作を行う。また、発振回路Ｃの出力端子
はオープンドレインである。
であり、このｏ端子とグラウンドとを短絡することによ
り発振回路Ｃが発振動作を停止し、その間を開放するこ
とにより発振動作を行う。また、発振回路Ｃの出力端子
はオープンドレインである。
トランジスタTr11は第１図のスイッチSW41に対応し、ト
ランジスタTr12,Tr13は同スイッチSW42に対応し、トラ
ンジスタTr14は同スイッチSW43に対応している。
ランジスタTr12,Tr13は同スイッチSW42に対応し、トラ
ンジスタTr14は同スイッチSW43に対応している。
インバータ制御回路Ｂにおいて、Tr1,Tr2はカレントミ
ラーを構成するトランジスタで、INV1は反転増幅器、R
11〜R15は抵抗である。また、インバータ制御回路Ａに
おいて、Tr3,Tr4はカレントミラーを構成するトランジ
スタで、INV2,INV3は反転増幅器、R21〜R23は抵抗、D1
はダイオードである。また、R2は抵抗である。
ラーを構成するトランジスタで、INV1は反転増幅器、R
11〜R15は抵抗である。また、インバータ制御回路Ａに
おいて、Tr3,Tr4はカレントミラーを構成するトランジ
スタで、INV2,INV3は反転増幅器、R21〜R23は抵抗、D1
はダイオードである。また、R2は抵抗である。
その他の構成は第１図と同様である。
この実施例では、スイッチSW0がオフの状態では、トラ
ンジスタTr11,Tr12,Tr14がオフで、トランジスタTr13が
オンとなっている。この場合において、インバータ制御
回路Ｂは、矩形波信号VCBがトランジスタTr13を通して
反転増幅器INV1に入力され、矩形波信号VCBを反転増幅
した信号がゲート信号VG2として出力され、第２のスイ
ッチング素子Q2に供給される。また、矩形波信号VCAを
カレントミラー構成のトランジスタTr1,Tr2を介してイ
ンバータ制御回路Ａに伝達する。
ンジスタTr11,Tr12,Tr14がオフで、トランジスタTr13が
オンとなっている。この場合において、インバータ制御
回路Ｂは、矩形波信号VCBがトランジスタTr13を通して
反転増幅器INV1に入力され、矩形波信号VCBを反転増幅
した信号がゲート信号VG2として出力され、第２のスイ
ッチング素子Q2に供給される。また、矩形波信号VCAを
カレントミラー構成のトランジスタTr1,Tr2を介してイ
ンバータ制御回路Ａに伝達する。
また、インバータ制御回路Ａは、伝達された信号をカレ
ントミラー構成のトランジスタTr3,Tr4で受け、その信
号が反転増幅器INV2に入力され、さらにもう一つの反転
増幅器INV3に入力される。この結果、矩形波信号VCAと
同相の信号がゲート信号VG1として出力され、第１のス
イッチング素子Q1に供給される。
ントミラー構成のトランジスタTr3,Tr4で受け、その信
号が反転増幅器INV2に入力され、さらにもう一つの反転
増幅器INV3に入力される。この結果、矩形波信号VCAと
同相の信号がゲート信号VG1として出力され、第１のス
イッチング素子Q1に供給される。
ところが、負荷LDへの給電を停止するためにスイッチSW
0をオンにすると、トランジスタTr11,Tr12,Tr14が同時
にオンとなり、さらにトランジスタTr12のオンに応答し
てトランジスタTr13がオフとなる。この結果、発振回路
Ｃの発振動作が停止し、矩形波信号VCA,VCBの出力が停
止し、インバータ制御回路A,Bの動作が停止する。ま
た、トランジスタTr13がオフとなることにより、反転増
幅器INV1の入力がハイとなり、その出力がローとなり、
第２のスイッチング素子Q2のゲート・ソース間が短絡状
態となり、第１図におけるスイッチSW43がオンとなるの
と同じ状態になる。同時に、トランジスタTr14がオンと
なることにより、トランジスタTr1,Tr2がオフとなり、
したがってトランジスタTr3,Tr4がオフとなる。この結
果、反転増幅器INV2の入力がローとなり、反転増幅器IN
V3の出力もローとなり、第１のスイッチング素子Q1のゲ
ート・ソース間が短絡状態となり、第１図におけるスイ
ッチSW42がオンとなるのと同じ状態になる。
0をオンにすると、トランジスタTr11,Tr12,Tr14が同時
にオンとなり、さらにトランジスタTr12のオンに応答し
てトランジスタTr13がオフとなる。この結果、発振回路
Ｃの発振動作が停止し、矩形波信号VCA,VCBの出力が停
止し、インバータ制御回路A,Bの動作が停止する。ま
た、トランジスタTr13がオフとなることにより、反転増
幅器INV1の入力がハイとなり、その出力がローとなり、
第２のスイッチング素子Q2のゲート・ソース間が短絡状
態となり、第１図におけるスイッチSW43がオンとなるの
と同じ状態になる。同時に、トランジスタTr14がオンと
なることにより、トランジスタTr1,Tr2がオフとなり、
したがってトランジスタTr3,Tr4がオフとなる。この結
果、反転増幅器INV2の入力がローとなり、反転増幅器IN
V3の出力もローとなり、第１のスイッチング素子Q1のゲ
ート・ソース間が短絡状態となり、第１図におけるスイ
ッチSW42がオンとなるのと同じ状態になる。
この実施例のインバータ装置は、前記実施例と同様の効
果を奏する。
果を奏する。
なお、上記実施例では、反転増幅器INV1,INV3を用いて
第１および第２のスイッチング素子Q1,Q2のゲート・ソ
ース間を短絡したが、この第１および第２のスイッチン
グ素子Q1,Q2のゲート・ソース間もしくはインバータ制
御回路A,Bのｃ端子と各々のグラウンドとの間に短絡用
のスイッチを直に接続して、それらをオンにするように
構成してもよい。ただ、この回路構成では、短絡用のス
イッチに大きな短絡電流が流れるので、発振回路Ｃの矩
形波信号VCA,VCBの出力端にスイッチを設けて、短絡用
のスイッチに流れる電流を少なくすると同時に、第１お
よび第２のスイッチング素子Q1,Q2のゲート・ソース間
を短絡状態にして第１および第２のスイッチング素子
Q1,Q2を遮断する構成にする。
第１および第２のスイッチング素子Q1,Q2のゲート・ソ
ース間を短絡したが、この第１および第２のスイッチン
グ素子Q1,Q2のゲート・ソース間もしくはインバータ制
御回路A,Bのｃ端子と各々のグラウンドとの間に短絡用
のスイッチを直に接続して、それらをオンにするように
構成してもよい。ただ、この回路構成では、短絡用のス
イッチに大きな短絡電流が流れるので、発振回路Ｃの矩
形波信号VCA,VCBの出力端にスイッチを設けて、短絡用
のスイッチに流れる電流を少なくすると同時に、第１お
よび第２のスイッチング素子Q1,Q2のゲート・ソース間
を短絡状態にして第１および第２のスイッチング素子
Q1,Q2を遮断する構成にする。
なお、上記実施例では、トランジスタTr11,Tr12,Tr14を
同時にオンする構成であったが、トランジスタTr12,Tr
14を先にオンし、その後トランジスタTr11をオンにする
構成でもよいのは当然である。
同時にオンする構成であったが、トランジスタTr12,Tr
14を先にオンし、その後トランジスタTr11をオンにする
構成でもよいのは当然である。
〔発明の効果〕 この発明のインバータ装置によれば、発振回路からのイ
ンバータ制御回路への駆動信号の供給を遮断する第１の
スイッチと、インバータ制御回路から第１および第２の
スイッチング素子へのゲート信号の供給を遮断する第２
のスイッチとを設け、第１および第２のスイッチを同時
に動作させ、もしくは第２のスイッチを動作させた後に
第１のスイッチを動作させることにより負荷への給電を
停止するようにしたので、負荷への給電を停止させる場
合に、第１および第２のスイッチング素子が遮断するの
と同時あるいはそれより遅れてインバータ制御回路の動
作が停止することになり、インバータ制御回路の残留電
荷等に起因する第１および第２のスイッチング素子の同
時オンの発生を防止することができ、直列接続した第１
および第２のスイッチング素子の発熱、定格オーバ、サ
ージ電圧の発生を抑制することができる。
ンバータ制御回路への駆動信号の供給を遮断する第１の
スイッチと、インバータ制御回路から第１および第２の
スイッチング素子へのゲート信号の供給を遮断する第２
のスイッチとを設け、第１および第２のスイッチを同時
に動作させ、もしくは第２のスイッチを動作させた後に
第１のスイッチを動作させることにより負荷への給電を
停止するようにしたので、負荷への給電を停止させる場
合に、第１および第２のスイッチング素子が遮断するの
と同時あるいはそれより遅れてインバータ制御回路の動
作が停止することになり、インバータ制御回路の残留電
荷等に起因する第１および第２のスイッチング素子の同
時オンの発生を防止することができ、直列接続した第１
および第２のスイッチング素子の発熱、定格オーバ、サ
ージ電圧の発生を抑制することができる。
しかも、第１のスイッチを動作させることによりインバ
ータ制御回路への駆動信号を供給を遮断しているので、
インバータ制御回路の動作を停止させることができ、負
荷への給電停止時における無駄な電力消費を低減するこ
とができるとともに雑音の発生を抑制することができ
る。
ータ制御回路への駆動信号を供給を遮断しているので、
インバータ制御回路の動作を停止させることができ、負
荷への給電停止時における無駄な電力消費を低減するこ
とができるとともに雑音の発生を抑制することができ
る。
第１図はこの発明の第１の実施例のインバータ装置の回
路図、第２図はこの発明の第２の実施例のインバータ装
置の回路図、第３図はインバータ装置の従来例の回路
図、第４図は第３図の各部の波形図、第５図はインバー
タ装置の提案例の回路図、第６図はインバータ装置の別
の提案例の回路図である。 Q1……第１のスイッチング素子、Q2……第２のスイッチ
ング素子、A,B……インバータ制御回路、Ｃ……発振回
路、LD……負荷、SW41……第１のスイッチ、SW42,SW43
……第２のスイッチ
路図、第２図はこの発明の第２の実施例のインバータ装
置の回路図、第３図はインバータ装置の従来例の回路
図、第４図は第３図の各部の波形図、第５図はインバー
タ装置の提案例の回路図、第６図はインバータ装置の別
の提案例の回路図である。 Q1……第１のスイッチング素子、Q2……第２のスイッチ
ング素子、A,B……インバータ制御回路、Ｃ……発振回
路、LD……負荷、SW41……第１のスイッチ、SW42,SW43
……第２のスイッチ
Claims (1)
- 【請求項１】発振回路からインバータ制御回路に駆動信
号を供給し、前記駆動信号に基づいて前記インバータ制
御回路から直列接続した第１および第２のスイッチング
素子にゲート信号を与えることにより、前記第１および
第２のスイッチング素子を交互にオンオフ動作させて負
荷に電力供給する他励式のインバータ装置において、 前記発振回路から前記インバータ制御回路への駆動信号
の供給を遮断する第１のスイッチと、前記インバータ制
御回路から前記第１および第２のスイッチング素子への
ゲート信号の供給を遮断する第２のスイッチとを設け、 前記第１および第２のスイッチを同時に動作させ、もし
くは前記第２のスイッチを動作させた後に前記第１のス
イッチを動作させることにより、前記負荷への給電を停
止するようにしたことを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1340006A JPH0720377B2 (ja) | 1989-12-25 | 1989-12-25 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1340006A JPH0720377B2 (ja) | 1989-12-25 | 1989-12-25 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03198669A JPH03198669A (ja) | 1991-08-29 |
| JPH0720377B2 true JPH0720377B2 (ja) | 1995-03-06 |
Family
ID=18332845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1340006A Expired - Lifetime JPH0720377B2 (ja) | 1989-12-25 | 1989-12-25 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720377B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4930582B2 (ja) * | 2009-12-28 | 2012-05-16 | サンケン電気株式会社 | 共振型電力変換装置 |
-
1989
- 1989-12-25 JP JP1340006A patent/JPH0720377B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03198669A (ja) | 1991-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4060752A (en) | Discharge lamp auxiliary circuit with dI/dt switching control | |
| JP2004522280A (ja) | 高輝度放電ランプを駆動する装置及び方法 | |
| JPH07284274A (ja) | 電源回路 | |
| JPS59139858A (ja) | 電源装置 | |
| JPH07147770A (ja) | 電源装置 | |
| JPH0720377B2 (ja) | インバータ装置 | |
| JPH10164834A (ja) | 可変スタートアップ周波数回路付きスイッチモード電源装置 | |
| JP3263751B2 (ja) | スイッチング電源 | |
| JP3744648B2 (ja) | 部分共振方式の電圧降圧型電源回路 | |
| JPH06124790A (ja) | 高圧放電灯点灯装置及び放電灯点灯装置 | |
| JPS6012873B2 (ja) | スイツチング方式の電源回路 | |
| WO2006114913A1 (ja) | 放電灯点灯装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JPH05266984A (ja) | 放電ランプ点灯装置 | |
| JPH07222461A (ja) | インバータ回路 | |
| JP2000150186A (ja) | 放電灯点灯装置 | |
| JP3318773B2 (ja) | 電源装置 | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JPH07114994A (ja) | 放電灯点灯装置 | |
| JPH06284745A (ja) | 電源回路 | |
| JP2000032742A (ja) | 電源装置 | |
| JPH08102393A (ja) | 放電灯点灯装置 | |
| JPS5925580A (ja) | スイツチングレギユレ−タ | |
| JP2810676B2 (ja) | インバータ装置 | |
| JP3595737B2 (ja) | 自励フライバック・コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100306 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |