JPH07183894A - 非同期転送モード（ａｔｍ）ペイロード同期装置 - Google Patents
非同期転送モード（ａｔｍ）ペイロード同期装置Info
- Publication number
- JPH07183894A JPH07183894A JP1135994A JP1135994A JPH07183894A JP H07183894 A JPH07183894 A JP H07183894A JP 1135994 A JP1135994 A JP 1135994A JP 1135994 A JP1135994 A JP 1135994A JP H07183894 A JPH07183894 A JP H07183894A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- atm
- clock
- nibble
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L2007/045—Fill bit or bits, idle words
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】セル境界を識別するのにＳＤＨのＳＴＭ−１や
８ＫＨｚフレーム等の「標準」入手可能クロックの使用
が可能となり、構成が簡単で安価なＡＴＭペイロード同
期装置を提供する。 【構成】 ＡＴＭシステム内の別個のペイロードクロッ
クは、入力ＳＤＨ、ＳＯＮＥＹまたはその他類似のもの
のクロック速度と等しいクロック速度が読出クロックと
して使用されうるようにＡＴＭセルのバイトの数を増加
し空セルを発生させ挿入することにより、不要となる。
一つの実現例によれば、所定時間間隔（例えば、１２５
マイクロ秒）内のクロックの数は、空セルを挿入するこ
とにより所定の整数に調整される。
８ＫＨｚフレーム等の「標準」入手可能クロックの使用
が可能となり、構成が簡単で安価なＡＴＭペイロード同
期装置を提供する。 【構成】 ＡＴＭシステム内の別個のペイロードクロッ
クは、入力ＳＤＨ、ＳＯＮＥＹまたはその他類似のもの
のクロック速度と等しいクロック速度が読出クロックと
して使用されうるようにＡＴＭセルのバイトの数を増加
し空セルを発生させ挿入することにより、不要となる。
一つの実現例によれば、所定時間間隔（例えば、１２５
マイクロ秒）内のクロックの数は、空セルを挿入するこ
とにより所定の整数に調整される。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル伝送システム
に関し、特に、ＡＴＭペイロードを同期デジタル信号か
らいわゆるＳＤＨベースＡＴＭ信号に変換するＡＴＭペ
イロード同期装置に関する。
に関し、特に、ＡＴＭペイロードを同期デジタル信号か
らいわゆるＳＤＨベースＡＴＭ信号に変換するＡＴＭペ
イロード同期装置に関する。
【０００２】
【従来の技術】例えば、ＳＤＨ信号またはＳＯＮＥＴ信
号を使用する同期デジタル伝送システムによれば、通
常、ペイロードデータを得る必要がある（一般的には、
いわゆる「ペイロードクロック」の使用を必要とす
る）。
号を使用する同期デジタル伝送システムによれば、通
常、ペイロードデータを得る必要がある（一般的には、
いわゆる「ペイロードクロック」の使用を必要とす
る）。
【０００３】
【発明が解決しようとする課題】上記ペイロードクロッ
クは、大部分のデジタル伝送機器において得られないの
で、別体のクロック装置を使用して発生させなければな
らないことになる。これは、複雑となり高価となるの
で、望ましくない。
クは、大部分のデジタル伝送機器において得られないの
で、別体のクロック装置を使用して発生させなければな
らないことになる。これは、複雑となり高価となるの
で、望ましくない。
【０００４】ＡＴＭデータ伝送は、所定数のバイトから
なる固定長パケット（セル）を用いて情報を転送する方
式である。したがって、ＡＴＭの文章では、セルとパケ
ットとは、同義語である。
なる固定長パケット（セル）を用いて情報を転送する方
式である。したがって、ＡＴＭの文章では、セルとパケ
ットとは、同義語である。
【０００５】
【課題を解決するための手段】本発明は、ＳＤＨ信号、
ＳＯＮＥＴ信号またはその他類似のデジタル信号のよう
な同期デジタル信号が供給され、所定のクロック速度を
有し、セルを搬送するＡＴＭペイロード同期装置におい
て、出力されるべき入力セルを記憶し、各セルが所定数
のバイトを有する記憶手段と、内部セルを形成する出力
されるべき入力セル内のバイト数を増加する増加手段
と、上記入力ＳＤＨ信号のクロックと等しいクロック速
度が上記内部セルを出力するための読出クロックの速度
として使用されうるように、出力されるべき追加内部セ
ルを発生させ挿入する発生・挿入手段とからなる。
ＳＯＮＥＴ信号またはその他類似のデジタル信号のよう
な同期デジタル信号が供給され、所定のクロック速度を
有し、セルを搬送するＡＴＭペイロード同期装置におい
て、出力されるべき入力セルを記憶し、各セルが所定数
のバイトを有する記憶手段と、内部セルを形成する出力
されるべき入力セル内のバイト数を増加する増加手段
と、上記入力ＳＤＨ信号のクロックと等しいクロック速
度が上記内部セルを出力するための読出クロックの速度
として使用されうるように、出力されるべき追加内部セ
ルを発生させ挿入する発生・挿入手段とからなる。
【０００６】非同期転送モードシステム内の別体のペイ
ロードクロックは、入力ＳＤＨクロック速度、入力ＳＯ
ＮＥＴ速度、または、その他類似の入力クロック速度と
等しいクロック速度が読出クロックとして使用されうる
ように、非同期転送モードセル内のバイトの数を増加す
ること、および、セルストリーム内に制御しながら空セ
ルを発生させ挿入することにより、不要となる。
ロードクロックは、入力ＳＤＨクロック速度、入力ＳＯ
ＮＥＴ速度、または、その他類似の入力クロック速度と
等しいクロック速度が読出クロックとして使用されうる
ように、非同期転送モードセル内のバイトの数を増加す
ること、および、セルストリーム内に制御しながら空セ
ルを発生させ挿入することにより、不要となる。
【０００７】本発明の一実現例によれば、所定時間間隔
（例えば、１２５マイクロ秒）内のセルの数は、空セル
を挿入することにより所定の整数に調整される。これに
よりＳＤＨのＳＴＭ−１や８ＫＨｚフレーム等の、入手
可能な「標準」クロックを使用してセル境界を識別しう
る。
（例えば、１２５マイクロ秒）内のセルの数は、空セル
を挿入することにより所定の整数に調整される。これに
よりＳＤＨのＳＴＭ−１や８ＫＨｚフレーム等の、入手
可能な「標準」クロックを使用してセル境界を識別しう
る。
【０００８】
【実施例】図１は、本発明の一実施例にかかるデジタル
ＡＴＭペイロード同期装置１００を示す。詳しく言え
ば、局所出力クロック信号に同期されるべきデジタル伝
送信号は、入力信号源１０１からクロック抽出回路１０
２、フレーム指示回路１０３および直並列変換（Ｓ／
Ｐ）器１０６へ供給される。
ＡＴＭペイロード同期装置１００を示す。詳しく言え
ば、局所出力クロック信号に同期されるべきデジタル伝
送信号は、入力信号源１０１からクロック抽出回路１０
２、フレーム指示回路１０３および直並列変換（Ｓ／
Ｐ）器１０６へ供給される。
【０００９】入力デジタル信号は、そのペイロード内の
非同期転送モードセルを搬送するデジタル伝送信号のう
ちのひとつであってもよい。例えば、デジタル伝送信号
は、ＳＤＨ信号またはＳＯＮＥＴ信号であってもよい。
本実施例によれば、非同期転送モードセルは、１５５．
５２メガビット／秒の回線速度を有するＳＴＭ−１の同
期デジタル階層信号内で搬送されていると仮定する。本
実施例によれば、ＡＴＭデータセルは、バイト展開され
てエラスティックストア１０７に書込まれ、エラスティ
ックストア１０７から読出される。したがって、書込ア
ドレス発生器１０８は、入力クロック速度の約数で書込
アドレスを発生することになる。
非同期転送モードセルを搬送するデジタル伝送信号のう
ちのひとつであってもよい。例えば、デジタル伝送信号
は、ＳＤＨ信号またはＳＯＮＥＴ信号であってもよい。
本実施例によれば、非同期転送モードセルは、１５５．
５２メガビット／秒の回線速度を有するＳＴＭ−１の同
期デジタル階層信号内で搬送されていると仮定する。本
実施例によれば、ＡＴＭデータセルは、バイト展開され
てエラスティックストア１０７に書込まれ、エラスティ
ックストア１０７から読出される。したがって、書込ア
ドレス発生器１０８は、入力クロック速度の約数で書込
アドレスを発生することになる。
【００１０】クロック抽出回路１０２は、公知の方法で
入力信号からＳＴＭ−１クロック速度を抽出する。抽出
されたクロックは、フレーム指示回路１０３および直並
列変換器１０６に供給される。
入力信号からＳＴＭ−１クロック速度を抽出する。抽出
されたクロックは、フレーム指示回路１０３および直並
列変換器１０６に供給される。
【００１１】フレーム指示回路１０３は、抽出されたク
ロックと入力信号とに応答する。フレーム指示回路１０
３は、周知の方法でバイト境界とＳＴＭ−１セクション
オーバヘッド（ＳＯＨ）バイトの場所とを識別する。フ
レーム指示回路１０３は、正しいバイト境界を有する時
に、バイト毎にエラスティックストア１０７、ポインタ
処理回路１０４、セル同期回路１０５および空セル検出
器１１８にデータを送給するように、直並列変換器１０
６を制御する。また、フレーム指示回路１０３は、抽出
されたＳＴＭ−１クロック速度の１／８で「バイトクロ
ック」をポインタ処理回路１０４、セル同期回路１０
５、書込アドレス発生器１０８および空セル検出器１１
８に供給する。また、フレーム指示回路１０３は、ポイ
ンタ処理回路１０４にセクションオーバヘットバイト、
および、ポインタバイト（すなわち、Ｈバイト）の場所
を指示する制御信号を供給する。
ロックと入力信号とに応答する。フレーム指示回路１０
３は、周知の方法でバイト境界とＳＴＭ−１セクション
オーバヘッド（ＳＯＨ）バイトの場所とを識別する。フ
レーム指示回路１０３は、正しいバイト境界を有する時
に、バイト毎にエラスティックストア１０７、ポインタ
処理回路１０４、セル同期回路１０５および空セル検出
器１１８にデータを送給するように、直並列変換器１０
６を制御する。また、フレーム指示回路１０３は、抽出
されたＳＴＭ−１クロック速度の１／８で「バイトクロ
ック」をポインタ処理回路１０４、セル同期回路１０
５、書込アドレス発生器１０８および空セル検出器１１
８に供給する。また、フレーム指示回路１０３は、ポイ
ンタ処理回路１０４にセクションオーバヘットバイト、
および、ポインタバイト（すなわち、Ｈバイト）の場所
を指示する制御信号を供給する。
【００１２】ポインタ処理回路１０４の動作は、国際電
信電話諮問委員会（ＣＣＩＴＴ）勧告Ｇ７０９に定義さ
れている。ポインタ処理回路１０４は、ＳＴＭ−１ペイ
ロード内のパスオーバヘッド（ＰＯＨ）の場所を指示す
る。ＳＴＭ−１ペイロード内のパスオーバヘッドの場所
はフレームの先頭（ＳＯＨ）の場所に対して固定してい
ない。
信電話諮問委員会（ＣＣＩＴＴ）勧告Ｇ７０９に定義さ
れている。ポインタ処理回路１０４は、ＳＴＭ−１ペイ
ロード内のパスオーバヘッド（ＰＯＨ）の場所を指示す
る。ＳＴＭ−１ペイロード内のパスオーバヘッドの場所
はフレームの先頭（ＳＯＨ）の場所に対して固定してい
ない。
【００１３】ポインタ処理回路１０４は、セル同期回路
１０５に直並列変換器１０６の現出力バイトがペイロー
ドバイト（すなわち、ＡＴＭセルから出力されたバイ
ト）か否かについての標識を供給する。ネガティブスタ
ッフは、有効データを有しているので、ペイロードバイ
トとみなされる。
１０５に直並列変換器１０６の現出力バイトがペイロー
ドバイト（すなわち、ＡＴＭセルから出力されたバイ
ト）か否かについての標識を供給する。ネガティブスタ
ッフは、有効データを有しているので、ペイロードバイ
トとみなされる。
【００１４】セル同期回路１０５は、ＳＴＭ−１ペイロ
ード内のセル境界を特定するように動作する。標準化さ
れたＡＴＭセルは、国際電信電話諮問委員会勧告Ｉ．３
６１に定義されている。
ード内のセル境界を特定するように動作する。標準化さ
れたＡＴＭセルは、国際電信電話諮問委員会勧告Ｉ．３
６１に定義されている。
【００１５】セル同期は、各非同期転送モードセルヘッ
ダ内のヘッダ誤り制御（ＨＥＣ）フィールドを使用する
ことにより実現される。ヘッダ誤り制御フィールドは、
所定の生成多項式（Ｘ8 ＋Ｘ2 ＋Ｘ＋１）を含む短縮巡
回符号を使用することにより生成された８ビット検査符
号を転送する。ついで、セル同期は、誤り制御されるべ
きＡＴＭセルのヘッダビット（３２ビット）とヘッダ誤
り制御フィールド内の注目された制御ビットとの相関を
使用して行われる。
ダ内のヘッダ誤り制御（ＨＥＣ）フィールドを使用する
ことにより実現される。ヘッダ誤り制御フィールドは、
所定の生成多項式（Ｘ8 ＋Ｘ2 ＋Ｘ＋１）を含む短縮巡
回符号を使用することにより生成された８ビット検査符
号を転送する。ついで、セル同期は、誤り制御されるべ
きＡＴＭセルのヘッダビット（３２ビット）とヘッダ誤
り制御フィールド内の注目された制御ビットとの相関を
使用して行われる。
【００１６】図３は、ヘッダ誤り制御によるセル同期方
法の状態線図である。この同期も、セル毎方式で行われ
る。図３の状態線図の詳細は、以下の通りである。 １． ハンチング（ＨＵＮＴ）状態３０１によれば、同
期過程は、ヘッダ誤り制御符号化演算が仮定したヘッダ
フィールドに対してなされている（すなわち、シンドロ
ーム＝０）かをチェックすることにより行われる。この
ような一致が見出だされたときは、一つのヘッダが見出
され、同期過程がプレ同期（ＰＲＥＳＹＮＣＨ）状態３
０２に入ったと仮定される。 ２． プレ同期状態は、ヘッダ誤り制御符号化演算がδ
セル連で続なされていることが検出されるまで続く。 ３． ヘッダ誤り制御符号化演算がδセル連続でなされ
ていることが確認されたとき、同期過程は、同期（ＳＹ
ＮＣＨ）状態３０３に入る。同期状態３０３によれば、
セル同期は、ヘッダ誤り制御符号化演算と受信セルのＨ
ＥＣが連続α回と不一致のとき、同期はずれと判定され
る。
法の状態線図である。この同期も、セル毎方式で行われ
る。図３の状態線図の詳細は、以下の通りである。 １． ハンチング（ＨＵＮＴ）状態３０１によれば、同
期過程は、ヘッダ誤り制御符号化演算が仮定したヘッダ
フィールドに対してなされている（すなわち、シンドロ
ーム＝０）かをチェックすることにより行われる。この
ような一致が見出だされたときは、一つのヘッダが見出
され、同期過程がプレ同期（ＰＲＥＳＹＮＣＨ）状態３
０２に入ったと仮定される。 ２． プレ同期状態は、ヘッダ誤り制御符号化演算がδ
セル連で続なされていることが検出されるまで続く。 ３． ヘッダ誤り制御符号化演算がδセル連続でなされ
ていることが確認されたとき、同期過程は、同期（ＳＹ
ＮＣＨ）状態３０３に入る。同期状態３０３によれば、
セル同期は、ヘッダ誤り制御符号化演算と受信セルのＨ
ＥＣが連続α回と不一致のとき、同期はずれと判定され
る。
【００１７】パラメタαおよびδは、セル同期過程をで
きるかぎり健全で確実とするように、また、本発明の実
施者に委ねられた所定性能パラメタを満たすように選定
される必要がある。一の実施例によれば、αとして７が
選定され、δとして６が選定される。
きるかぎり健全で確実とするように、また、本発明の実
施者に委ねられた所定性能パラメタを満たすように選定
される必要がある。一の実施例によれば、αとして７が
選定され、δとして６が選定される。
【００１８】セル同期回路１０５は、各受信セルの始ま
りを示す信号を発生し、その標識を書込アドレス発生器
１０８に供給する。セル同期回路１０５は、ポジティブ
スタッフバイトと同様に、ＳＴＭ−１セクションオーバ
ヘッドとパスオーバヘッドとがエラスティックストア１
０７に書込まれないように、書込アドレス発生器１０８
を制御するように動作する。セル同期回路１０５の細部
と動作とは、国際電信電話諮問委員会勧告Ｉ．４３２に
記載されている。
りを示す信号を発生し、その標識を書込アドレス発生器
１０８に供給する。セル同期回路１０５は、ポジティブ
スタッフバイトと同様に、ＳＴＭ−１セクションオーバ
ヘッドとパスオーバヘッドとがエラスティックストア１
０７に書込まれないように、書込アドレス発生器１０８
を制御するように動作する。セル同期回路１０５の細部
と動作とは、国際電信電話諮問委員会勧告Ｉ．４３２に
記載されている。
【００１９】本実施例によれば、エラスティックストア
１０７は、少なくとも２個のＡＴＭセル分の記憶容量を
有する。しかし、他のＳＤＨ信号またはＳＯＮＥＴ信号
が採用されたときは、エラスティックストア１０７の記
憶容量がこれに対応して調整されなければならないこと
は、本発明の実施者には当然のことである。
１０７は、少なくとも２個のＡＴＭセル分の記憶容量を
有する。しかし、他のＳＤＨ信号またはＳＯＮＥＴ信号
が採用されたときは、エラスティックストア１０７の記
憶容量がこれに対応して調整されなければならないこと
は、本発明の実施者には当然のことである。
【００２０】ＡＴＭセルは、固定長パケットを転送する
ために５３バイトを含む。上記の通り、ＡＴＭセルデー
タは、バイト展開でエラスティックストア１０７に書込
まれる。また、エラスティックストア１０７の書込アド
レス（ＷＡＤＤＲ）入力端に供給された書込アドレス
は、複数の既知固定場所の一つへのＡＴＭセルの第１バ
イトの書込みを制御するものであり、ＡＴＭセルの残り
のバイトは、第１バイトが書込まれた場所に対して連続
した場所内に存在する。ＡＴＭセルの全バイトがエラス
ティックストア１０７から読出されている時、ＡＴＭセ
ルのどのバイトがメモリ記憶場所のアドレスによって読
出されているかが分かるように、ＡＴＭセルの第１バイ
トのために既知の特定固定場所を採用することは、重要
である。
ために５３バイトを含む。上記の通り、ＡＴＭセルデー
タは、バイト展開でエラスティックストア１０７に書込
まれる。また、エラスティックストア１０７の書込アド
レス（ＷＡＤＤＲ）入力端に供給された書込アドレス
は、複数の既知固定場所の一つへのＡＴＭセルの第１バ
イトの書込みを制御するものであり、ＡＴＭセルの残り
のバイトは、第１バイトが書込まれた場所に対して連続
した場所内に存在する。ＡＴＭセルの全バイトがエラス
ティックストア１０７から読出されている時、ＡＴＭセ
ルのどのバイトがメモリ記憶場所のアドレスによって読
出されているかが分かるように、ＡＴＭセルの第１バイ
トのために既知の特定固定場所を採用することは、重要
である。
【００２１】上記の通り、本発明の諸原理に従って、入
力ＳＴＭ−１デジタル信号のクロック速度と同一のいわ
ゆるＳＤＨベースＡＴＭ速度の局所クロックを採用し
て、エラスティックストア１０７からセルのバイトを読
出すことが望ましい。これにより、ＳＴＭ−１ペイロー
ド内のセルを読出すために、標準でないペイロードクロ
ックを発生する必要がなくなる。
力ＳＴＭ−１デジタル信号のクロック速度と同一のいわ
ゆるＳＤＨベースＡＴＭ速度の局所クロックを採用し
て、エラスティックストア１０７からセルのバイトを読
出すことが望ましい。これにより、ＳＴＭ−１ペイロー
ド内のセルを読出すために、標準でないペイロードクロ
ックを発生する必要がなくなる。
【００２２】この目的のため、局所タイミング源１０９
は、読出クロック発生器１１０と制御回路１１１とに所
定標準クロック信号を供給する。これにより、書込クロ
ック発生器１１０は、本実施例によれば、１５５．５２
メガビット／秒のＳＴＭ−１速度を有するいわゆるＳＤ
ＨベースＡＴＭ書込クロックを発生する。セルデータ
は、バイト展開でエラスティックストア１０７から読出
されるので、実読出クロックは、ＳＴＭ−１クロックの
約数（すなわち１／８）である。
は、読出クロック発生器１１０と制御回路１１１とに所
定標準クロック信号を供給する。これにより、書込クロ
ック発生器１１０は、本実施例によれば、１５５．５２
メガビット／秒のＳＴＭ−１速度を有するいわゆるＳＤ
ＨベースＡＴＭ書込クロックを発生する。セルデータ
は、バイト展開でエラスティックストア１０７から読出
されるので、実読出クロックは、ＳＴＭ−１クロックの
約数（すなわち１／８）である。
【００２３】本実施例によれば、書込クロックは、５４
バイト内部セル書式のセル境界の基準として採用された
標準８ｋＨｚクロックに応答して生成される。５４バイ
ト内部セルフォーマットは、図２に示されており、以下
に説明される。この結果、標準でないセル境界基準は、
不要である。書込クロック発生器１１０から出力された
書込クロックは、制御回路１１１、読出アドレス発生器
１１２、パリティ発生器１１３、空セル発生器１１４お
よびフラグ発生器１１５に供給される。書込クロック
は、また、ライン１１７を介して出力としても供給され
る。
バイト内部セル書式のセル境界の基準として採用された
標準８ｋＨｚクロックに応答して生成される。５４バイ
ト内部セルフォーマットは、図２に示されており、以下
に説明される。この結果、標準でないセル境界基準は、
不要である。書込クロック発生器１１０から出力された
書込クロックは、制御回路１１１、読出アドレス発生器
１１２、パリティ発生器１１３、空セル発生器１１４お
よびフラグ発生器１１５に供給される。書込クロック
は、また、ライン１１７を介して出力としても供給され
る。
【００２４】制御信号は、制御回路から読出アドレス発
生器１１２、パリティ発生器１１３、空セル発生器１１
４、フラグ発生器１１５および多重化装置（ＭＵＸ）１
１６に供給される。
生器１１２、パリティ発生器１１３、空セル発生器１１
４、フラグ発生器１１５および多重化装置（ＭＵＸ）１
１６に供給される。
【００２５】読出アドレス発生器１１２は、書込クロッ
ク発生器１１０の出力および制御回路１１１から出力さ
れた制御信号に応答して、書込アドレス（ＲＡＤＤＲ）
を発生する。書込アドレスは、エラスティックストア１
０７およびセル場所比較器１１９に供給される。
ク発生器１１０の出力および制御回路１１１から出力さ
れた制御信号に応答して、書込アドレス（ＲＡＤＤＲ）
を発生する。書込アドレスは、エラスティックストア１
０７およびセル場所比較器１１９に供給される。
【００２６】空セル検出器１１８は、空セルがエラステ
ィックストア１０７に書込まれた時に、この空セルを検
出するのに使用され、検出された空セルの標識を制御回
路１１１に供給する。
ィックストア１０７に書込まれた時に、この空セルを検
出するのに使用され、検出された空セルの標識を制御回
路１１１に供給する。
【００２７】上記目的のため、空セル検出器１１８は、
各セルのヘッダの内容に基づいて、各セルが空セルか否
かを決定する。これは、入力されたセルヘッダを空セル
パターンと比較することにより公知の方法で達成され
る。例えば、ＡＴＭ空セルは、国際電信電話諮問委員会
勧告Ｉ．３６１、表題「Ｂ−ＩＳＤＮＡＴＭレイヤ仕
様」に定義されたヘッダパターンを有する。したがっ
て、空セル検出器１１８は、エラスティックストア１０
７に記憶されたセルが空セルか否かについての標識を制
御回路１１１に供給する。この標識は、以下に述べる目
的のため使用される。
各セルのヘッダの内容に基づいて、各セルが空セルか否
かを決定する。これは、入力されたセルヘッダを空セル
パターンと比較することにより公知の方法で達成され
る。例えば、ＡＴＭ空セルは、国際電信電話諮問委員会
勧告Ｉ．３６１、表題「Ｂ−ＩＳＤＮＡＴＭレイヤ仕
様」に定義されたヘッダパターンを有する。したがっ
て、空セル検出器１１８は、エラスティックストア１０
７に記憶されたセルが空セルか否かについての標識を制
御回路１１１に供給する。この標識は、以下に述べる目
的のため使用される。
【００２８】セル場所比較器１１９は、書込アドレス発
生器１０８から書込アドレスを介して書込まれている現
書込場所と読出アドレス発生器１１２から読出アドレス
を介して読出されている現読出場所とを比較して、いわ
ゆる「全セル記憶標識」を発生する。この全セル記憶標
識は、制御回路１１１に供給される。これは、全セル
（５３バイト）がエラスティックストア１０７から読出
されている現セルに対して次のセル記憶場所に記憶され
るか否かを決定することにより実現される。
生器１０８から書込アドレスを介して書込まれている現
書込場所と読出アドレス発生器１１２から読出アドレス
を介して読出されている現読出場所とを比較して、いわ
ゆる「全セル記憶標識」を発生する。この全セル記憶標
識は、制御回路１１１に供給される。これは、全セル
（５３バイト）がエラスティックストア１０７から読出
されている現セルに対して次のセル記憶場所に記憶され
るか否かを決定することにより実現される。
【００２９】本発明によれば、パリティ発生器１１３
は、制御回路１１１から出力された制御信号に応答して
動作し、多重化装置１１６からの出力として供給されて
いる５４バイト内部セル書式全体のパリティを発生す
る。また、パリティ発生器１１３は、５４番目のバイト
からなる第２ニブルをエラスティックストア１０７から
読出されている各５４バイトセル、または、空セル発生
器１１４から読出されている内部空セルに付加するよう
に動作する。
は、制御回路１１１から出力された制御信号に応答して
動作し、多重化装置１１６からの出力として供給されて
いる５４バイト内部セル書式全体のパリティを発生す
る。また、パリティ発生器１１３は、５４番目のバイト
からなる第２ニブルをエラスティックストア１０７から
読出されている各５４バイトセル、または、空セル発生
器１１４から読出されている内部空セルに付加するよう
に動作する。
【００３０】上記目的のため、４ビット（すなわち、第
２ニブル）がエラスティックストア１０７から読出され
ている標準５３バイトセル、または、空セル発生器１１
４から読出されている内部空セルの終りに付加される。
後述するように、フラグ発生器１１５は、４ビット（す
なわち、第１ニブル）を各５３バイト非同期転送モード
セルの始まりに付加する。
２ニブル）がエラスティックストア１０７から読出され
ている標準５３バイトセル、または、空セル発生器１１
４から読出されている内部空セルの終りに付加される。
後述するように、フラグ発生器１１５は、４ビット（す
なわち、第１ニブル）を各５３バイト非同期転送モード
セルの始まりに付加する。
【００３１】５３バイト非同期転送モードセルの始まり
に付加された第１ニブルは、４ビットのうち２ビットを
占める１個のセル型式標示と将来の使用のために予約さ
れた（ＲＳＲＶ）他の２ビットとを含む。５３バイト非
同期転送モードセルの終りに付加された第２ニブルは、
パリィティ検査ビット位置と将来の使用のために予約さ
れた３個の追加ビット位置とを含む。エラスティックス
トア１０７または空セル発生器１１４から読出されてい
る現セルと出力されるべき次のセル上の第１ニブルと
は、１個のバイトを形成する。
に付加された第１ニブルは、４ビットのうち２ビットを
占める１個のセル型式標示と将来の使用のために予約さ
れた（ＲＳＲＶ）他の２ビットとを含む。５３バイト非
同期転送モードセルの終りに付加された第２ニブルは、
パリィティ検査ビット位置と将来の使用のために予約さ
れた３個の追加ビット位置とを含む。エラスティックス
トア１０７または空セル発生器１１４から読出されてい
る現セルと出力されるべき次のセル上の第１ニブルと
は、１個のバイトを形成する。
【００３２】パリティは、パリティビットを含む多重化
装置１１６の出力として供給されている全５４バイトセ
ル内のビット全体について生成される。本実施例によれ
ば、奇数パリティが採用される。しかし、偶数パリティ
も同様に採用することができ、これは、本発明の実施者
に委ねられる。第１および第２ニブルは、制御回路１１
１の制御に基づいて、多重化装置１１６を介して、エラ
スティックストア１０７または空セル発生器１１４から
読出されているセルに付加される。多重化装置１１６の
出力として供給されているセルは、図２に示された５４
バイトセルである。
装置１１６の出力として供給されている全５４バイトセ
ル内のビット全体について生成される。本実施例によれ
ば、奇数パリティが採用される。しかし、偶数パリティ
も同様に採用することができ、これは、本発明の実施者
に委ねられる。第１および第２ニブルは、制御回路１１
１の制御に基づいて、多重化装置１１６を介して、エラ
スティックストア１０７または空セル発生器１１４から
読出されているセルに付加される。多重化装置１１６の
出力として供給されているセルは、図２に示された５４
バイトセルである。
【００３３】空セル発生器１１４は、上記の通り、第１
および第２ニブルが制御回路１１１の制御に基づいて付
加される内部５３バイト空セルを発生する。
および第２ニブルが制御回路１１１の制御に基づいて付
加される内部５３バイト空セルを発生する。
【００３４】制御回路１１１に制御されるフラグ発生器
１１５は、第１ニブルを５３バイト非同期転送モードセ
ルの始まりに付加し、さらに、図２に示された５４バイ
ト内部非同期転送モードセル書式で第１ニブル内の型式
ビット位置（Ｔ１およびＴ２）内に挿入されるべき情報
を発生する。Ｔ１は、セルが空セルか否かを示す。本実
施例によれば、Ｔ１＝１は、空セルでないことを示し、
Ｔ１＝０は、空セルであることを示す。Ｔ０は、セルの
発生点を示す。本実施例によれば、Ｔ０＝１は、外部で
発生したセルを示し、Ｔ０＝０は、内部で発生したセル
を示す。本発明によれば、型式ビットの使用は、内部Ａ
ＴＭセルフォーマット内で空セルの検出を極めて簡単化
する。
１１５は、第１ニブルを５３バイト非同期転送モードセ
ルの始まりに付加し、さらに、図２に示された５４バイ
ト内部非同期転送モードセル書式で第１ニブル内の型式
ビット位置（Ｔ１およびＴ２）内に挿入されるべき情報
を発生する。Ｔ１は、セルが空セルか否かを示す。本実
施例によれば、Ｔ１＝１は、空セルでないことを示し、
Ｔ１＝０は、空セルであることを示す。Ｔ０は、セルの
発生点を示す。本実施例によれば、Ｔ０＝１は、外部で
発生したセルを示し、Ｔ０＝０は、内部で発生したセル
を示す。本発明によれば、型式ビットの使用は、内部Ａ
ＴＭセルフォーマット内で空セルの検出を極めて簡単化
する。
【００３５】制御回路１１１は、所定時間間隔（例え
ば、１２５マイクロ秒の時間間隔）毎に所定整数個のセ
ル間隔を発生するように動作する。したがって、本実施
例によれば、５４バイト内部ＡＴＭセル数は、適切な段
階で５４バイト内部ＡＴＭ空セルを付加することによ
り、１２５マイクロ秒毎に４５まで増加される。１２５
マイクロ秒内に５４バイトセル数を所定の整数まで増大
するとともに非同期転送モードセルサイズを５４バイト
まで増大することにより、書込クロック速度を所望の１
５５．５２メガビット／秒まで増大させる。１２５マイ
クロ秒毎にセル数を４５まで増加させるために、５２バ
イト非同期転送モードセルおよび５４バイト非同期転送
モードセルが出力された後で、制御回路１１１の制御に
基づいて内部空セルが生成され、多重化装置１１６を介
して平均して挿入される。
ば、１２５マイクロ秒の時間間隔）毎に所定整数個のセ
ル間隔を発生するように動作する。したがって、本実施
例によれば、５４バイト内部ＡＴＭセル数は、適切な段
階で５４バイト内部ＡＴＭ空セルを付加することによ
り、１２５マイクロ秒毎に４５まで増加される。１２５
マイクロ秒内に５４バイトセル数を所定の整数まで増大
するとともに非同期転送モードセルサイズを５４バイト
まで増大することにより、書込クロック速度を所望の１
５５．５２メガビット／秒まで増大させる。１２５マイ
クロ秒毎にセル数を４５まで増加させるために、５２バ
イト非同期転送モードセルおよび５４バイト非同期転送
モードセルが出力された後で、制御回路１１１の制御に
基づいて内部空セルが生成され、多重化装置１１６を介
して平均して挿入される。
【００３６】これにより、制御回路１１１は、各先行セ
ル時間間隔の終りに、エラスティックストア１０７から
ＡＴＭセルのバイトを出力させるために多重化装置１１
６を制御するか否かを決定し、読出されている５３バイ
トセルの始まりに第１ニブルを付加し、読出されている
５３バイトセルの終りに第２ニブルを付加し、第１ニブ
ルの適切なビット内にフラグ発生器１１５を介してセル
の型式情報を挿入し、パリティ発生器１１３をしてエラ
スティックストア１０７から読出されている次のセルに
ついてパリティを発生させ始め、エラスティックストア
１０７から読出されている５３バイト非同期転送モード
セルに付加されている第２ニブルの最後尾ビット位置に
パリティ検査ビットを付加する。
ル時間間隔の終りに、エラスティックストア１０７から
ＡＴＭセルのバイトを出力させるために多重化装置１１
６を制御するか否かを決定し、読出されている５３バイ
トセルの始まりに第１ニブルを付加し、読出されている
５３バイトセルの終りに第２ニブルを付加し、第１ニブ
ルの適切なビット内にフラグ発生器１１５を介してセル
の型式情報を挿入し、パリティ発生器１１３をしてエラ
スティックストア１０７から読出されている次のセルに
ついてパリティを発生させ始め、エラスティックストア
１０７から読出されている５３バイト非同期転送モード
セルに付加されている第２ニブルの最後尾ビット位置に
パリティ検査ビットを付加する。
【００３７】空セル発生器１１４、パリティ発生器１１
３、フラグ発生器１１５および多重化装置１１６を介し
ての５４バイトＡＴＭ空セルの挿入は、読出されている
現セルの記憶場所内に全セルが記憶されているか否か
の、セル場所比較器１１９から出力された標示に応答し
て、制御回路１１１の制御に基づいて行われる。
３、フラグ発生器１１５および多重化装置１１６を介し
ての５４バイトＡＴＭ空セルの挿入は、読出されている
現セルの記憶場所内に全セルが記憶されているか否か
の、セル場所比較器１１９から出力された標示に応答し
て、制御回路１１１の制御に基づいて行われる。
【００３８】制御回路１１１の動作は、図４のフローチ
ャートに要約されている。詳しく言えば、手順は、ステ
ップ４０１を経て開始される。ついで、ステップ４０２
は、全セルがエラスティックストア１０７内に存在する
か否かを判定する。
ャートに要約されている。詳しく言えば、手順は、ステ
ップ４０１を経て開始される。ついで、ステップ４０２
は、全セルがエラスティックストア１０７内に存在する
か否かを判定する。
【００３９】ステップ４０２でのテスト結果がＹＥＳで
あれば、ステップ４０３は、出力されるべき次のセルの
第１ニブルとともに出力されている現セルの第２ニブル
を含めることにより次のバイトに関する情報を多重化装
置１１６を介して出力せしめ、多重化装置１１６を介し
て形成されたバイトを出力せしめる。第２ニブルは、上
記の通り、パリティ発生器１１３により生成され、第１
ニブルは、上記の通り、フラッグ発生器１１５を介して
生成される。型式ビットＴ１は、空セル検出器１１８か
ら得られ、型式ビットＴ０は、外部セルを示す１に設定
される。
あれば、ステップ４０３は、出力されるべき次のセルの
第１ニブルとともに出力されている現セルの第２ニブル
を含めることにより次のバイトに関する情報を多重化装
置１１６を介して出力せしめ、多重化装置１１６を介し
て形成されたバイトを出力せしめる。第２ニブルは、上
記の通り、パリティ発生器１１３により生成され、第１
ニブルは、上記の通り、フラッグ発生器１１５を介して
生成される。型式ビットＴ１は、空セル検出器１１８か
ら得られ、型式ビットＴ０は、外部セルを示す１に設定
される。
【００４０】ついで、ステップ４０４は、次の５３バイ
トをエラスティックストア１０７から読出させる。その
後、制御は、ステップ４０２に渡される。
トをエラスティックストア１０７から読出させる。その
後、制御は、ステップ４０２に渡される。
【００４１】ステップ４０２でのテスト結果がＮＯのと
きは、ステップ４０５は、出力されるべき次のセルの第
１ニブルとともに出力されている現セルの第２ニブルを
含めることにより次のバイトに関する情報を多重化装置
１１６を介して出力せしめ、多重化装置１１６を介して
形成されたバイトを出力せしめる。第２ニブルは、上記
の通り、パリティ発生器１１３により生成され、第１ニ
ブルは、上記の通り、フラグ発生器１１５を介して生成
される。型式ビットＴ１は、０に設定され、型式ビット
Ｔ０は、内部空セルを示す１に設定される。ついで、ス
テップ４０６は、次の５３バイトを空セル発生器１１４
から読出させる。その後、制御は、ステップ４０２に渡
される。
きは、ステップ４０５は、出力されるべき次のセルの第
１ニブルとともに出力されている現セルの第２ニブルを
含めることにより次のバイトに関する情報を多重化装置
１１６を介して出力せしめ、多重化装置１１６を介して
形成されたバイトを出力せしめる。第２ニブルは、上記
の通り、パリティ発生器１１３により生成され、第１ニ
ブルは、上記の通り、フラグ発生器１１５を介して生成
される。型式ビットＴ１は、０に設定され、型式ビット
Ｔ０は、内部空セルを示す１に設定される。ついで、ス
テップ４０６は、次の５３バイトを空セル発生器１１４
から読出させる。その後、制御は、ステップ４０２に渡
される。
【００４２】
【発明の効果】本発明によれば、標準でないペイロード
クロック、および、標準でないセル境界基準を使用する
必要がない。したがって、別体のクロック装置を使用し
ないので、ＡＴＭペイロード同期装置が構成において簡
単化され、安価となる。
クロック、および、標準でないセル境界基準を使用する
必要がない。したがって、別体のクロック装置を使用し
ないので、ＡＴＭペイロード同期装置が構成において簡
単化され、安価となる。
【図１】本発明の一実施例にかかるＡＴＭペイロード同
期装置の概略ブロック線図である。
期装置の概略ブロック線図である。
【図２】本発明を説明するのに有用な内部セルフォーマ
ットの説明図である。
ットの説明図である。
【図３】図１に示されたセル同期回路の動作説明図であ
る。
る。
【図４】図１に示された制御回路の動作を説明するフロ
ーチャートである。
ーチャートである。
１００ デジタルＡＴＭペイロード同期装置 １０１ 入力信号源 １０２ クロック抽出回路 １０３ フレーム指示回路 １０４ ポインタ処理回路 １０５ セル同期回路 １０６ 直並列変換回路 １０７ エラスティックストア １０８ 書込アドレス発生器 １０９ 局部タイミング源 １１０ 書込クロック発生器 １１１ 制御回路 １１２ 読出アドレス発生器 １１３ パリティ発生器 １１４ 空セル発生器 １１５ フラグ発生器 １１６ 多重化装置 １１８ 空セル検出器 １１９ セル場所比較器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 3/00 (72)発明者 ガリー ディー．マーティン アメリカ合衆国 01845 マサチューセッ ツ、ノース アンダヴァー、キットリッジ ロード、15 (72)発明者 上田 裕巳 日本 神奈川県 横浜市 港南区 上永谷 ４丁目 ３−３−604
Claims (7)
- 【請求項１】 ＳＤＨ信号、ＳＯＮＥＴ信号またはその
他類似のデジタル信号のような同期デジタル信号が供給
され、所定のクロック速度を有し、ＡＴＭセルを搬送す
るＡＴＭペイロード同期装置において、 出力として供給されるべき入力ＡＴＭセルを記憶し、各
ＡＴＭセルが所定数のバイトを有する記憶手段と、 内部ＡＴＭセルを形成する出力として供給されるべき入
力ＡＴＭセル内のバイト数を増加する増加手段と、 上記入力同期デジタル信号のクロックと等しいクロック
速度が上記内部ＡＴＭセルを出力するための読出クロッ
クの速度として使用されうるように、出力として供給さ
れるべき追加内部ＡＴＭセルを発生させ挿入する発生・
挿入手段と、からなるＡＴＭペイロード同期装置。 - 【請求項２】 上記発生・挿入手段は、整数個の内部Ａ
ＴＭセルが所定時間間隔内に出力されるように、複数個
の追加内部ＡＴＭセルを発生させ挿入することを特徴と
する請求項１記載の装置。 - 【請求項３】 上記所定時間間隔は、１２５マイクロ秒
であり、上記複整数は、４５であることを特徴とする請
求項２記載の装置。 - 【請求項４】 上記増加手段は、バイト数を１つ増加す
ることにより、上記内部ＡＴＭセルを形成することを特
徴とする請求項２記載の装置。 - 【請求項５】 上記１つ増加されたバイトは、４ビツト
を含む第１ニブルと、４ビツトを含む第２ニブルとから
なり、上記増加手段は、各入力ＡＴＭセルの始まりに上
記第１ニブルを挿入し、各入力ＡＴＭセルの終りに上記
第２ニブルを挿入する挿入手段を含むことを特徴とする
請求項４記載の装置。 - 【請求項６】 上記第１ニブルは、上記ＡＴＭセルが内
部発生セルか、入力セルか、空セルか、または、これら
のいずれでもないかを示す少なくとも２個の型式ビット
を含むことを特徴とする請求項５記載の装置。 - 【請求項７】 上記入力クロック速度は、１５５．５２
Ｍｂ／ｓ（ＳＴＭ−１）速度であることを特徴とする請
求項１記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US002576 | 1993-01-11 | ||
| US08/002,576 US5384774A (en) | 1993-01-11 | 1993-01-11 | Asynchronous transfer mode (ATM) payload synchronizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183894A true JPH07183894A (ja) | 1995-07-21 |
| JP2948464B2 JP2948464B2 (ja) | 1999-09-13 |
Family
ID=21701425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1135994A Expired - Lifetime JP2948464B2 (ja) | 1993-01-11 | 1994-01-07 | 非同期転送モード（ａｔｍ）ペイロード同期装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5384774A (ja) |
| EP (1) | EP0607672A3 (ja) |
| JP (1) | JP2948464B2 (ja) |
| CA (1) | CA2103129A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2124610C (en) * | 1994-05-30 | 1998-10-06 | Charles Kevin Huscroft | Integrated user network interface device |
| US5583868A (en) * | 1994-07-25 | 1996-12-10 | Microsoft Corporation | Method and system for combining data from multiple servers into a single continuous data stream using a switch |
| JP2655495B2 (ja) * | 1994-11-07 | 1997-09-17 | 日本電気株式会社 | Ａｔｍセルフォーマット変換回路 |
| US5583863A (en) * | 1995-01-31 | 1996-12-10 | Bell Atlantic Network Services, Inc. | Full service network using asynchronous transfer mode multiplexing |
| US5561791A (en) * | 1995-04-10 | 1996-10-01 | Digital Equipment Corporation | Method and apparatus for conditioning timed program independent of transport timing |
| DE69633808T2 (de) * | 1995-04-10 | 2005-11-03 | Hewlett-Packard Development Co., L.P., Houston | Interaktives Video-auf-Abrufsystem mit Paketübertragung über eine ATM-Fernmeldeleitung |
| GB9509216D0 (en) * | 1995-05-05 | 1995-06-28 | Plessey Telecomm | Retiming arrangement for SDH data transmission system |
| US6188692B1 (en) | 1995-05-11 | 2001-02-13 | Pmc-Sierra Ltd. | Integrated user network interface device for interfacing between a sonet network and an ATM network |
| SE506540C2 (sv) * | 1995-06-13 | 1998-01-12 | Ericsson Telefon Ab L M | Synkronisering av överföring av data via en dubbelriktad länk |
| US5963564A (en) * | 1995-06-13 | 1999-10-05 | Telefonaktiebolaget Lm Ericsson | Synchronizing the transmission of data via a two-way link |
| US5563890A (en) * | 1995-06-14 | 1996-10-08 | National Semiconductor Corporation | SONET/SDH pointer justification gap elimination circuit |
| JPH098781A (ja) * | 1995-06-26 | 1997-01-10 | Oki Electric Ind Co Ltd | 伝送速度変換装置 |
| CA2160172A1 (en) * | 1995-10-10 | 1997-04-11 | Jozef Z. Babiarz | End-to-end clock recovery for atm networks |
| US5859850A (en) * | 1995-12-28 | 1999-01-12 | Lucent Technologies Inc. | Elastic store circuit for composite cells switched through an ATM network |
| US5742765A (en) * | 1996-06-19 | 1998-04-21 | Pmc-Sierra, Inc. | Combination local ATM segmentation and reassembly and physical layer device |
| JPH1084279A (ja) * | 1996-09-06 | 1998-03-31 | Sony Corp | Ｐｌｌ回路およびこれを用いた記録再生装置 |
| ES2119707B1 (es) * | 1996-11-19 | 1999-06-16 | Telefonica Nacional Espana Co | Circuito interfaz de linea para banda ancha. |
| US6069876A (en) * | 1997-02-13 | 2000-05-30 | Nortel Networks Corporation | Performance monitoring of an ATM Network |
| US6026080A (en) * | 1997-04-29 | 2000-02-15 | At&T Corporation | Method for providing enhanced H.321-based multimedia conferencing services over the ATM wide area network |
| US5923655A (en) * | 1997-06-10 | 1999-07-13 | E--Net, Inc. | Interactive video communication over a packet data network |
| KR100261733B1 (ko) * | 1997-12-31 | 2000-07-15 | 강병호 | Atm 교환기의 니블 클록 펄스 분주회로 및 그 방법 |
| US20020034162A1 (en) * | 2000-06-30 | 2002-03-21 | Brinkerhoff Kenneth W. | Technique for implementing fractional interval times for fine granularity bandwidth allocation |
| US6771908B2 (en) | 2001-02-12 | 2004-08-03 | Lucent Technologies Inc. | Fast protection switching by snooping on downstream signals in an optical network |
| US6868232B2 (en) * | 2001-02-12 | 2005-03-15 | Lucent Technologies Inc. | Fast protection switching by snooping on upstream signals in an optical network |
| US6778781B2 (en) | 2001-02-12 | 2004-08-17 | Lucent Technologies Inc. | Health check algorithm for protection circuit in optical network |
| CN107786320B (zh) * | 2016-08-25 | 2021-06-22 | 华为技术有限公司 | 一种发送和接收业务的方法、装置和网络系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH057219A (ja) * | 1990-07-27 | 1993-01-14 | Nec Corp | Ａｔｍセルフオーマツト変換方式 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4807221A (en) * | 1984-11-27 | 1989-02-21 | Siemens Aktiengesellschaft | Digital signal multiplex device |
| US4688215A (en) * | 1985-06-05 | 1987-08-18 | Calculagraph Company | Demultiplexer for two-stage framing |
| US4833673A (en) * | 1987-11-10 | 1989-05-23 | Bell Communications Research, Inc. | Time division multiplexer for DTDM bit streams |
| US5214643A (en) * | 1988-05-11 | 1993-05-25 | Siemens Aktiengesellschaft | Method for inserting an asynchronous 139,264 kbit/s signal into a 155,520 kbit/s signal |
| JP2964457B2 (ja) * | 1989-12-05 | 1999-10-18 | 株式会社日立製作所 | 通信処理装置 |
| DE69114780T2 (de) * | 1990-07-27 | 1996-07-25 | Nec Corp | Formatumwandlungssystem für ATM-Zellen. |
| US5131012A (en) * | 1990-09-18 | 1992-07-14 | At&T Bell Laboratories | Synchronization for cylic redundancy check based, broadband communications network |
| FR2669798B1 (fr) * | 1990-11-23 | 1994-09-16 | Lmt Radio Professionelle | Dispositif pour la transmission d'informations synchrones par un reseau asynchrone, notamment un reseau atm. |
| JP3069389B2 (ja) * | 1991-05-27 | 2000-07-24 | 富士通株式会社 | Ａｔｍセル誤り処理システム |
-
1993
- 1993-01-11 US US08/002,576 patent/US5384774A/en not_active Expired - Lifetime
- 1993-11-15 CA CA002103129A patent/CA2103129A1/en not_active Abandoned
- 1993-12-08 EP EP93309845A patent/EP0607672A3/en not_active Withdrawn
-
1994
- 1994-01-07 JP JP1135994A patent/JP2948464B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH057219A (ja) * | 1990-07-27 | 1993-01-14 | Nec Corp | Ａｔｍセルフオーマツト変換方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0607672A2 (en) | 1994-07-27 |
| CA2103129A1 (en) | 1994-07-12 |
| EP0607672A3 (en) | 1996-12-11 |
| US5384774A (en) | 1995-01-24 |
| JP2948464B2 (ja) | 1999-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2948464B2 (ja) | 非同期転送モード（ａｔｍ）ペイロード同期装置 | |
| US5568486A (en) | Integrated user network interface device | |
| US7903668B2 (en) | STS frame-ATM cell circuit emulation apparatus and frame length compensation method for the same | |
| US6826192B2 (en) | Interface apparatus | |
| CA2040085A1 (en) | Synchronizing method for sdh systems as well as method of and circuit arrangement for identifying different data structures | |
| JP3290534B2 (ja) | パスプロテクションスイッチ装置 | |
| US6188685B1 (en) | Synchronous digital transmission system | |
| EP0525770B1 (en) | Method and apparatus for renewing AU-4 and TU-3 pointers of synchronous digital hierarchy | |
| EP0543327B1 (en) | A synchronous optical multiplexing system | |
| JP2804126B2 (ja) | フレーム位相変換方法および信号伝送方法 | |
| US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
| JP3245333B2 (ja) | Ｃｂｒ信号の位相跳躍防止方式 | |
| JP2682275B2 (ja) | Ａｔｍセルフォーマット変換方法及びａｔｍセルフォーマット変換装置 | |
| US7079541B1 (en) | System for access to a synchronous network of the type comprising transmitting equipment and receiving equipment | |
| JP2685082B2 (ja) | Ｓｔｍ信号とａｔｍ信号の変換／逆変換方式 | |
| JP2976732B2 (ja) | 同期光多重化装置 | |
| JP2003333007A (ja) | バーチャルコンカチネーションｍｆｉ位相調整方法及びバーチャルコンカチネーションｍｆｉ位相調整回路 | |
| JP2576368B2 (ja) | データ多重化装置 | |
| JP2962472B2 (ja) | フレーム位相変換回路、クロスコネクト装置および受信装置 | |
| JP2690627B2 (ja) | 非同期データ伝送方式 | |
| JP2868026B2 (ja) | 非同期転送モード用の多重化装置およびその試験装置 | |
| JPH08191284A (ja) | Ａｔｍ／ｓｔｍ変換方法及び装置 | |
| JP3355573B2 (ja) | 非同期伝送装置 | |
| JPH07162433A (ja) | 速度変換方式 | |
| JP2947687B2 (ja) | バッファ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |