JPH07182380A - 遅延時間計算装置及び遅延時間計算方法 - Google Patents

Abstract

(57)【要約】 【目的】 精度の良い遅延時間を高速に計算することが
できる遅延時間計算装置及びその方法を得る。 【構成】 配線長抽出手段２は、ＬＳＩ回路接続データ
Ｄ１で規定されたＬＳＩ回路内の各出力配線毎にレイア
ウトデータＤ２から抽出した配線長データを対応づけて
配線長データＤ５をモデル選択手段３に出力する。モデ
ル選択手段３は、配線長データＤ５に基づき、各出力配
線（出力信号）それぞれの総配線長と所定の基準配線長
ＳＬと比較し、基準配線長ＳＬを越える総配線長を有す
る出力配線に対してはＲＣモデルを選択し、基準配線長
ＳＬを下回る総配線長を有する出力配線に対してはＣモ
デルを選択して、出力信号名に選択モデル名を対応づけ
たモデル選択結果Ｄ６を配線遅延素子挿入手段４に出力
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体の論理検証、
特にレイアウトデータから実配線情報をバックアノテー
トする時の論理検証の際に必要とされる遅延時間計算装
置に関する。

【０００２】

【従来の技術】図２６は、回路接続データとレイアウト
データから実配線情報（寄生配線抵抗・容量）をバック
アノテートし遅延計算する従来の遅延時間計算装置を構
成する各手段及びその入出力情報を示すブロック図であ
る。

【０００３】同図に示すように、所定の論理機能を有す
るセル及びその接続関係を記述することにより検証対象
のＬＳＩ回路を規定したＬＳＩ回路接続データＤ１が図
示しないＬＳＩ回路接続データ付与手段により、Ｃモデ
ル／ＲＣモデル抽出手段１、配線遅延素子挿入手段４、
Ｃモデル遅延計算手段７及びＣモデル対応詳細遅延論理
シミュレーション６１に付与される。

【０００４】また、ＬＳＩ回路接続データＤ１に対応す
るＬＳＩ回路のレイアウトパターンを規定したレイアウ
トデータＤ２が図示しないレイアウトデータ付与手段に
より、Ｃモデル／ＲＣモデル抽出手段１に付与される。

【０００５】Ｃモデル／ＲＣモデル抽出手段１は、ＬＳ
Ｉ回路接続データＤ１及びレイアウトデータＤ２から、
セル間をつなぐ配線とその配線に負荷される寄生配線抵
抗・容量を抽出する。そして、抽出した配線抵抗・容量
のうち、ＬＳＩ回路接続データＤ１で規定されたＬＳＩ
回路の複数のセルの出力信号が流れる複数の出力配線そ
れぞれに寄生配線容量のみを対応づけた予め決められた
ファイルフォーマットのＣモデル出力結果Ｄ３をＣモデ
ル遅延計算手段７に出力するとともに、上記複数の出力
配線それぞれに寄生配線抵抗・容量を対応づけた予め決
められたファイルフォーマットのＲＣモデル出力結果Ｄ
４をＲＣモデル遅延計算手段８に出力する。

【０００６】配線遅延素子挿入手段４は、ＬＳＩ回路接
続データＤ１に規定されたＬＳＩ回路に存在する全信号
配線に対して配線遅延素子を挿入して配線遅延素子挿入
後ＬＳＩ回路接続データＤ７をＲＣモデル遅延計算手段
８に出力する。

【０００７】一方、Ｃモデル遅延計算手段７及びＲＣモ
デル遅延計算手段８には、セル単位の遅延時間を規定し
たデータ群からなるセル毎遅延パレメータライブラリＤ
８が、図示しないセル毎遅延パレメータライブラリ付与
手段により付与される。

【０００８】Ｃモデル遅延計算手段７は、ＬＳＩ回路接
続データＤ１、Ｃモデル出力結果Ｄ３及びセル毎遅延パ
レメータライブラリＤ８に基づき、既存の容量依存型遅
延計算式を用いてセル毎に遅延値を計算して、Ｃモデル
対応遅延値データＤ１４をＣモデル対応詳細遅延論理シ
ミュレーション６１に出力する。

【０００９】ＲＣモデル遅延計算手段８は、ＲＣモデル
出力結果Ｄ４、配線遅延素子挿入後ＬＳＩ回路接続デー
タＤ７及びセル毎遅延パレメータライブラリＤ８に基づ
き、既存の抵抗・容量データ依存型遅延計算式を用いて
ファンクションをもつセル及び配線遅延素子毎に遅延値
を計算してＲＣモデル対応遅延値データＤ１５をＲＣモ
デル対応詳細遅延論理シミュレーション６２に出力す
る。

【００１０】Ｃモデル対応詳細遅延論理シミュレーショ
ン６１は、ＬＳＩ回路接続データＤ１及びＣモデル対応
遅延値データＤ１４に基づき、Ｃモデル対応の詳細遅延
論理シミュレーションを実行する。

【００１１】ＲＣモデル対応詳細遅延論理シミュレーシ
ョン６２は、配線遅延素子挿入後ＬＳＩ回路接続データ
Ｄ７及びＲＣモデル対応遅延値データＤ１５に基づき、
ＲＣモデル対応の詳細遅延論理シミュレーションを実行
する。

【００１２】図２７は、Ｃモデル対応の遅延計算方法を
示すフローチャートである。同図を参照して、ステップ
Ｓ３１で、Ｃモデル／ＲＣモデル抽出手段１は、ＬＳＩ
回路接続データＤ１からセル間をつなぐ配線とその配線
に負荷される寄生配線容量抽出して、Ｃモデル出力結果
Ｄ３としてＣモデル遅延計算手段７に出力する。

【００１３】そして、ステップＳ３２で、Ｃモデル遅延
計算手段７は、ＬＳＩ回路接続データＤ１、Ｃモデル出
力結果Ｄ３及びセル毎遅延パレメータライブラリＤ８に
基づき、既存の容量依存型遅延計算式を用いてセル毎に
遅延値を計算して、Ｃモデル対応遅延値データＤ１４を
Ｃモデル対応詳細遅延論理シミュレーション６１に出力
する。

【００１４】図２８は、ＲＣモデル対応の遅延計算方法
を示すフローチャートである。同図を参照して、ステッ
プＳ４１で、Ｃモデル／ＲＣモデル抽出手段１は、ＬＳ
Ｉ回路接続データＤ１からセル間をつなぐ配線とその配
線に負荷される寄生配線抵抗・容量を抽出して、ＲＣモ
デル出力結果Ｄ４としてＣＲモデル遅延計算手段８に出
力する。

【００１５】次に、ステップＳ４２で、配線遅延素子挿
入手段４は、ＬＳＩ回路接続データＤ１で規定されたＬ
ＳＩ回路に存在する全信号線に対して配線遅延素子を挿
入して配線遅延素子挿入後ＬＳＩ回路接続データＤ７を
ＲＣモデル遅延計算手段８に出力する。

【００１６】そして、ステップＳ４３で、ＲＣモデル遅
延計算手段８は、ＲＣモデル出力結果Ｄ４、配線遅延素
子挿入後ＬＳＩ回路接続データＤ７及びセル毎遅延パレ
メータライブラリＤ８に基づき、既存の抵抗・容量デー
タ依存型遅延計算式を用いてファンクションをもつセル
及び配線遅延素子毎に遅延値を計算してＲＣモデル対応
遅延値データＤ１５をＲＣモデル対応詳細遅延論理シミ
ュレーション６２に出力する。

【００１７】

【発明が解決しようとする課題】従来の遅延時間計算装
置は、以上のように構成されており、遅延計算のフロー
は図２７に示すような全信号Ｃモデルのみのフローと図
２８に示すような全信号ＲＣモデルのフローにわけられ
ていた。

【００１８】この場合、Ｃモデルのみのフローは、配線
遅延素子の追加がないため、高速で遅延時間の計算及び
詳細遅延論理シミュレーションが可能であるが、今後の
微細化プロセスを考えると抵抗成分が考慮できず、遅延
精度の誤差が大きくなるという問題点があった。

【００１９】一方、全信号ＲＣモデルのフローは、遅延
精度については精度アップするため問題無いが、全信号
に対して配線遅延素子が挿入されるため、遅延時間の計
算に時間がかかり、シミュレーション速度が現実からか
け離れたものとなり問題点がある。

【００２０】この発明は上記問題点を解決するためにな
されたもので、精度の良い遅延時間を高速に計算するこ
とのできる遅延時間計算装置及びその方法を得ることを
目的とする。

【００２１】

【課題を解決するための手段】この発明にかかる請求項
１記載の遅延時間計算装置は、各々が所定の論理機能を
有する複数のセル及びその接続関係を記述することによ
り検証対象の回路を規定した回路接続データを付与する
回路接続データ付与手段と、前記検証対象の回路のレイ
アウトパターンを規定したレイアウトデータを付与する
レイアウトデータ付与手段と、前記回路接続データ及び
前記レイアウトデータに基づき、前記検証対象の回路の
セル間をつなぐ配線及びその配線上に寄生する寄生容量
及び寄生抵抗を抽出し、前記検証対象の回路の前記複数
のセルの出力信号が流れる複数の出力配線それぞれに寄
生容量のみを対応づけた容量モデルデータと、前記複数
の出力配線それぞれに前記寄生容量及び前記寄生抵抗を
対応づけた抵抗・容量モデルデータとを出力するモデル
データ抽出手段と、前記検証対象の回路の前記複数のセ
ル及びその出力配線それぞれに対し、容量モデル及び抵
抗・容量モデルのうち、一方のモデルを指示するモデル
指示データを付与するモデル指示データ付与手段と、前
記容量モデルデータ、前記抵抗・容量モデルデータ及び
前記モデル指示データに基づき、前記モデル指示データ
が容量モデルを指示するセル及びその出力配線に対し、
前記容量モデルデータを採用して所定の容量依存型遅延
計算方法を用いて遅延時間を計算し、前記モデル指示デ
ータが抵抗・容量モデルを指示するセル及びその出力配
線に対し、前記抵抗・容量モデルデータを採用して所定
の抵抗・容量依存型遅延計算方法を用いて遅延時間を計
算する遅延時間計算手段とを備えて構成される。

【００２２】この発明にかかる請求項２記載の遅延時間
計算装置は、各々が所定の論理機能を有する複数のセル
及びその接続関係を記述することにより検証対象の回路
を規定した回路接続データを付与する回路接続データ付
与手段と、前記検証対象の回路のレイアウトパターンを
規定したレイアウトデータを付与するレイアウトデータ
付与手段と、前記回路接続データ及び前記レイアウトデ
ータに基づき、前記検証対象の回路のセル間をつなぐ配
線及びその配線上に寄生する寄生容量及び寄生抵抗を抽
出し、前記検証対象の回路の前記複数のセルの出力信号
が流れる複数の出力配線それぞれに寄生容量のみを対応
づけた容量モデルデータと、前記複数の出力配線それぞ
れに前記寄生容量及び前記寄生抵抗を対応づけた抵抗・
容量モデルデータとを出力するモデルデータ抽出手段
と、前記回路接続データ及び前記レイアウトデータに基
づき、前記検証対象の回路の前記複数の出力配線の配線
長をそれぞれ抽出して配線長データを出力する信号別配
線長データ抽出手段と、前記回路接続データ及び前記配
線長データを受け、前記複数の出力配線それぞれの配線
長と予め定められた基準配線長との比較結果に基づき、
前記検証対象の回路の前記複数の出力配線それぞれに対
し、配線長が基準配線長より長い場合に抵抗・容量モデ
ルを指示し、そうでない場合に容量モデルを指示するモ
デル選択結果を出力するモデル選択手段と、前記回路接
続データ及び前記モデル選択結果に基づき、前記検証対
象の回路の前記複数の出力配線のうち、前記モデル選択
結果が抵抗・容量モデルを指示する出力配線のみに対
し、配線遅延素子を挿入して配線遅延素子挿入済み回路
接続データを出力する配線遅延素子挿入手段と、前記容
量モデルデータ、前記抵抗・容量モデルデータ及び配線
遅延素子挿入済み回路接続データに基づき、前記配線遅
延素子が挿入された出力配線及びその出力配線をもつセ
ルに対し、前記抵抗・容量モデルデータを採用して所定
の抵抗・容量依存型遅延計算式を用いて遅延時間を計算
し、前記配線遅延素子が挿入されていない出力配線及び
その出力配線をもつセルに対し、前記容量モデルデータ
を採用して所定の容量依存型遅延計算式を用いて遅延時
間を計算する遅延時間計算手段とを備えて構成される。

【００２３】望ましくは請求項３記載の遅延時間計算装
置のように、前記配線長抽出手段は、前記レイアウトデ
ータに基づき、各配線が分岐点ごとに分割された部分配
線毎に配線長を抽出して部分配線別配線長データを出力
する部分配線別配線長抽出手段と、回路接続データ及び
レイアウトデータに基づき、前記検証対象の回路の前記
複数の出力信号がそれぞれ流れる前記複数の出力配線に
対応する少なくとも１つの前記部分配線を抽出して出力
配線対応データを出力する出力配線対応データ抽出手段
と、前記出力配線対応データ及び前記部分配線別配線長
データに基づき、前記複数の出力配線それぞれの配線長
を算出して前記配線長データを出力する配線長算出手段
とを備えてもよい。

【００２４】この発明にかかる請求項４記載の遅延時間
計算装置は、各々が所定の論理機能を有し、トランジス
タにより出力信号がドライブされる複数のセル及びその
接続関係を記述することにより検証対象の回路を規定し
た回路接続データを付与する回路接続データ付与手段
と、前記検証対象の回路のレイアウトパターンを規定し
たレイアウトデータを付与するレイアウトデータ付与手
段と、前記回路接続データ及び前記レイアウトデータに
基づき、前記検証対象の回路のセル間をつなぐ配線及び
その配線上に寄生する寄生容量及び寄生抵抗を抽出し、
前記検証対象の回路の前記複数のセルの出力信号が流れ
る複数の出力配線それぞれに寄生容量のみを対応づけた
容量モデルデータと、前記複数の出力配線それぞれに前
記寄生容量及び前記寄生抵抗を対応づけた抵抗・容量モ
デルデータとを出力するモデルデータ抽出手段と、セル
をドライブするトランジスタのオン抵抗値に関連したオ
ン抵抗関連データを付与するオン抵抗関連データ付与手
段と、前記回路接続データ、前記抵抗・容量モデルデー
タ及び前記オン抵抗関連データを受け、前記オン抵抗関
連データに基づき前記検証対象の回路の前記複数のセル
それぞれのオン抵抗値を算出し、前記複数のセルそれぞ
れのオン抵抗値と当該セルの出力配線それぞれの配線抵
抗値との関連性に基づき、前記検証対象の回路の前記複
数の出力配線それぞれに対し、容量モデル及び抵抗・容
量モデルのうち一方のモデルの選択を指示したモデル選
択結果を出力するモデル選択手段と、前記回路接続デー
タ及び前記モデル選択結果に基づき、前記検証対象の回
路の前記複数の出力配線のうち、前記モデル選択結果が
抵抗・容量モデルを指示する出力配線のみに対し、配線
遅延素子を挿入して配線遅延素子挿入済み回路接続デー
タを出力する配線遅延素子挿入手段と、前記容量モデル
データ、前記抵抗・容量モデルデータ及び配線遅延素子
挿入済み回路接続データに基づき、前記配線遅延素子が
挿入された出力配線及びその出力配線をもつセルに対
し、前記抵抗・容量モデルデータを採用して所定の抵抗
・容量依存型遅延計算式を用いて遅延時間を計算し、前
記配線遅延素子が挿入されていない出力配線及びその出
力配線をもつセルに対し、前記容量モデルデータを採用
して所定の容量依存型遅延計算式を用いて遅延時間を計
算する遅延時間計算手段とを備えて構成される。

【００２５】望ましくは、請求項５記載の遅延時間計算
装置のように、前記オン抵抗関連データ付与手段は、前
記所定の容量依存型遅延計算式及び前記所定の抵抗・容
量依存型遅延計算式に適用される遅延パラメータ群から
なる遅延パラメータデータをセル種別毎に規定した遅延
パラメータデータをさらに付与し、前記遅延時間計算手
段は、前記容量モデルデータ、前記抵抗・容量モデルデ
ータ、配線遅延素子挿入済み回路接続データ及び前記遅
延パラメータデータに基づき、前記配線遅延素子が挿入
された出力配線及びその出力配線をもつセルに対し、前
記抵抗・容量モデルデータを採用して前記遅延パラメー
タ群を前記所定の抵抗・容量依存型遅延計算式に適用す
ることにより遅延時間を計算し、前記配線遅延素子が挿
入されていない出力配線及びその出力配線をもつセルに
対し、前記容量モデルデータを採用して前記遅延パラメ
ータ群を前記所定の容量依存型遅延計算式に適用するこ
とにより遅延時間を計算するように構成してもよい。

【００２６】この発明にかかる請求項６記載の遅延時間
計算装置は、各々が所定の論理機能を有し、トランジス
タにより出力信号がドライブされる複数のセル及びその
接続関係を記述することにより検証対象の回路を規定し
た回路接続データを付与する回路接続データ付与手段
と、前記検証対象の回路のレイアウトパターンを規定し
たレイアウトデータを付与するレイアウトデータ付与手
段と、前記回路接続データ及び前記レイアウトデータに
基づき、前記検証対象の回路のセル間をつなぐ配線及び
その配線上に寄生する寄生容量及び寄生抵抗を抽出し、
前記検証対象の回路の前記複数のセルの出力信号が流れ
る複数の出力配線それぞれに寄生容量のみを対応づけた
容量モデルデータと、前記複数の出力配線それぞれに前
記寄生容量及び前記寄生抵抗を対応づけた抵抗・容量モ
デルデータとを出力するモデルデータ抽出手段と、前記
検証対象の回路の前記複数の出力信号それぞれに、抵抗
・容量モデル及び容量モデルうちの一方のモデル選択を
指示した出力信号データを付与する出力信号データ付与
手段と、回路接続データ及び出力信号データに基づき、
前記検証対象の回路の前記複数の出力配線のうち、抵抗
・容量モデルの選択を指示された出力信号に対応する出
力配線に対して抵抗・容量モデルを指示するモデル選択
結果を出力するモデル選択手段と、前記回路接続データ
及び前記モデル選択結果に基づき、前記検証対象の回路
の前記複数の出力配線のうち、前記モデル選択結果が抵
抗・容量モデルを指示する出力配線のみに対し、配線遅
延素子を挿入して配線遅延素子挿入済み回路接続データ
を出力する配線遅延素子挿入手段と、前記容量モデルデ
ータ、前記抵抗・容量モデルデータ及び配線遅延素子挿
入済み回路接続データに基づき、前記配線遅延素子が挿
入された出力配線及びその出力配線をもつセルに対し、
前記抵抗・容量モデルデータを採用して所定の抵抗・容
量依存型遅延計算式を用いて遅延時間を計算し、前記配
線遅延素子が挿入されていない出力配線及びその出力配
線をもつセルに対し、前記容量モデルデータを採用して
所定の容量依存型遅延計算式を用いて遅延時間を計算す
る遅延時間計算手段とを備えて構成される。

【００２７】この発明にかかる請求項７記載の遅延時間
計算装置は、各々が所定の論理機能を有し、トランジス
タにより出力信号がドライブされる複数のセル及びその
接続関係を記述することにより検証対象の回路を規定し
た回路接続データを付与する回路接続データ付与手段
と、前記検証対象の回路のレイアウトパターンを規定し
たレイアウトデータを付与するレイアウトデータ付与手
段と、前記回路接続データ及び前記レイアウトデータに
基づき、前記検証対象の回路のセル間をつなぐ配線及び
その配線上に寄生する寄生容量及び寄生抵抗を抽出し、
前記検証対象の回路の前記複数のセルの出力信号が流れ
る複数の出力配線それぞれに寄生容量のみを対応づけた
容量モデルデータと、前記複数の出力配線それぞれに前
記寄生容量及び前記寄生抵抗を対応づけた抵抗・容量モ
デルデータとを出力するモデルデータ抽出手段と、抵抗
・容量モデル及び容量モデルうちの一方のモデルを選択
する前記検証対象の回路上の信号経路を指示する信号経
路データを付与する信号経路データ付与手段と、前記回
路接続データ及び前記信号経路データに基づき、前記検
証対象の回路の前記複数の出力配線のうち、前記抵抗・
容量モデルの選択を指示された信号経路上にあるすべて
の出力配線に対して抵抗・容量モデルを指示するモデル
選択結果を出力するモデル選択手段と、前記回路接続デ
ータ及び前記モデル選択結果に基づき、前記検証対象の
回路の前記複数の出力配線のうち、前記モデル選択結果
が抵抗・容量モデルを指示する出力配線のみに対し、配
線遅延素子を挿入して配線遅延素子挿入済み回路接続デ
ータを出力する配線遅延素子挿入手段と、前記容量モデ
ルデータ、前記抵抗・容量モデルデータ及び配線遅延素
子挿入済み回路接続データに基づき、前記配線遅延素子
が挿入された出力配線及びその出力配線をもつセルに対
し、前記抵抗・容量モデルデータを採用して所定の抵抗
・容量依存型遅延計算式を用いて遅延時間を計算し、前
記配線遅延素子が挿入されていない出力配線及びその出
力配線をもつセルに対し、前記容量モデルデータを採用
して所定の容量依存型遅延計算式を用いて遅延時間を計
算する遅延時間計算手段とを備えて構成される。

【００２８】望ましくは、請求項８記載の遅延時間計算
装置のように、前記所定の容量依存型遅延計算式及び前
記所定の抵抗・容量依存型遅延計算式に用いられる遅延
パラメータ群からなる遅延パラメータデータをセル種別
毎に規定した遅延パラメータデータを付与する遅延パラ
メータデータ付与手段をさらに備え、前記遅延時間計算
手段は、前記容量モデルデータ、前記抵抗・容量モデル
データ、配線遅延素子挿入済み回路接続データ及び前記
遅延パラメータデータに基づき、前記配線遅延素子が挿
入された出力配線及び該出力配線をもつセルに対し、前
記抵抗・容量モデルデータを採用して前記遅延パラメー
タ群を前記所定の抵抗・容量依存型遅延計算式に適用す
ることにより遅延時間を計算し、前記配線遅延素子が挿
入されていない出力配線及びその出力配線をもつセルに
対し、前記容量モデルデータを採用して前記遅延パラメ
ータ群を前記所定の容量依存型遅延計算式に適用するこ
とにより遅延時間を計算するように構成してもよい。

【００２９】この発明にかかる請求項９記載の遅延時間
計算方法は、各々が所定の論理機能を有する複数のセル
及びその接続関係を記述することにより検証対象の回路
を規定した回路接続データと、前記検証対象の回路のレ
イアウトパターンを規定したレイアウトデータとを受
け、前記回路接続データ及び前記レイアウトデータに基
づき、前記検証対象の回路のセル間をつなぐ配線及びそ
の配線上に寄生する寄生容量及び寄生抵抗を抽出し、前
記検証対象の回路の前記複数のセルの出力信号が流れる
複数の出力配線それぞれに寄生容量のみを対応づけた容
量モデルデータと、前記複数の出力配線それぞれに前記
寄生容量及び前記寄生抵抗を対応づけた抵抗・容量モデ
ルデータとを出力するステップと、前記検証対象の回路
の前記複数のセル及びその出力配線それぞれに対し、容
量モデル及び抵抗・容量モデルのうち、一方のモデルを
指示するモデル指示データを付与するステップと、前記
容量モデルデータ、前記抵抗・容量モデルデータ及び前
記モデル指示データに基づき、前記モデル指示データが
容量モデルを指示するセル及びその出力配線に対し、前
記容量モデルデータを採用して所定の容量依存型遅延計
算方法を用いて遅延時間を計算し、前記モデル指示デー
タが抵抗・容量モデルを指示するセル及びその出力配線
に対し、前記抵抗・容量モデルデータを採用して所定の
抵抗・容量依存型遅延計算方法を用いて遅延時間を計算
するステップとを備えて構成される。

【００３０】この発明にかかる請求項１０記載の遅延時
間計算方法は、各々が所定の論理機能を有する複数のセ
ル及びその接続関係を記述することにより検証対象の回
路を規定した回路接続データと、前記検証対象の回路の
レイアウトパターンを規定したレイアウトデータとを受
け、前記回路接続データ及び前記レイアウトデータに基
づき、前記検証対象の回路のセル間をつなぐ配線及びそ
の配線上に寄生する寄生容量及び寄生抵抗を抽出し、前
記検証対象の回路の前記複数のセルの出力信号が流れる
複数の出力配線それぞれに寄生容量のみを対応づけた容
量モデルデータと、前記複数の出力配線それぞれに前記
寄生容量及び前記寄生抵抗を対応づけた抵抗・容量モデ
ルデータとを出力するステップと、前記回路接続データ
及び前記レイアウトデータに基づき、前記検証対象の回
路の前記複数の出力配線の配線長をそれぞれ抽出して配
線長データを出力するステップと、前記回路接続データ
及び前記配線長データを受け、前記複数の出力配線それ
ぞれの配線長と予め定められた基準配線長との比較結果
に基づき、前記検証対象の回路の前記複数の出力配線そ
れぞれに対し、配線長が基準配線長より長い場合に抵抗
・容量モデルを指示し、そうでない場合に容量モデルを
指示するモデル選択結果を出力するステップと、前記回
路接続データ及び前記モデル選択結果に基づき、前記検
証対象の回路の前記複数の出力配線のうち、前記モデル
選択結果が抵抗・容量モデルを指示する出力配線のみに
対し、配線遅延素子を挿入して配線遅延素子挿入済み回
路接続データを出力するステップと、前記容量モデルデ
ータ、前記抵抗・容量モデルデータ及び配線遅延素子挿
入済み回路接続データに基づき、前記配線遅延素子が挿
入された出力配線及びその出力配線をもつセルに対し、
前記抵抗・容量モデルデータを採用して所定の抵抗・容
量依存型遅延計算式を用いて遅延時間を計算し、前記配
線遅延素子が挿入されていない出力配線及びその出力配
線をもつセルに対し、前記容量モデルデータを採用して
所定の容量依存型遅延計算式を用いて遅延時間を計算す
るステップとを備えて構成される。

【００３１】この発明にかかる請求項１１記載の遅延時
間計算方法は、各々が所定の論理機能を有し、トランジ
スタにより出力信号がドライブされる複数のセル及びそ
の接続関係を記述することにより検証対象の回路を規定
した回路接続データと、前記検証対象の回路のレイアウ
トパターンを規定したレイアウトデータとを受け、前記
回路接続データ及び前記レイアウトデータに基づき、前
記検証対象の回路のセル間をつなぐ配線及びその配線上
に寄生する寄生容量及び寄生抵抗を抽出し、前記検証対
象の回路の前記複数のセルの出力信号が流れる複数の出
力配線それぞれに寄生容量のみを対応づけた容量モデル
データと、前記複数の出力配線それぞれに前記寄生容量
及び前記寄生抵抗を対応づけた抵抗・容量モデルデータ
とを出力するステップと、セルをドライブするトランジ
スタのオン抵抗値に関連したオン抵抗関連データ、前記
回路接続データ及び前記抵抗・容量モデルデータを受
け、前記オン抵抗関連データに基づき前記検証対象の回
路の前記複数のセルそれぞれのオン抵抗値を算出し、前
記複数のセルそれぞれのオン抵抗値と当該セルの出力配
線それぞれの配線抵抗値との関連性に基づき、前記検証
対象の回路の前記複数の出力配線それぞれに対し、容量
モデル及び抵抗・容量モデルのうち一方のモデルの選択
を指示したモデル選択結果を出力するステップと、前記
回路接続データ及び前記モデル選択結果に基づき、前記
検証対象の回路の前記複数の出力配線のうち、前記モデ
ル選択結果が抵抗・容量モデルを指示する出力配線のみ
に対し、配線遅延素子を挿入して配線遅延素子挿入済み
回路接続データを出力するステップと、前記容量モデル
データ、前記抵抗・容量モデルデータ及び配線遅延素子
挿入済み回路接続データに基づき、前記配線遅延素子が
挿入された出力配線及びその出力配線をもつセルに対
し、前記抵抗・容量モデルデータを採用して所定の抵抗
・容量依存型遅延計算式を用いて遅延時間を計算し、前
記配線遅延素子が挿入されていない出力配線及びその出
力配線をもつセルに対し、前記容量モデルデータを採用
して所定の容量依存型遅延計算式を用いて遅延時間を計
算するステップとを備えて構成される。

【００３２】この発明にかかる請求項１２記載の遅延時
間計算方法は、各々が所定の論理機能を有し、トランジ
スタにより出力信号がドライブされる複数のセル及びそ
の接続関係を記述することにより検証対象の回路を規定
した回路接続データと、前記検証対象の回路のレイアウ
トパターンを規定したレイアウトデータとを受け、前記
回路接続データ及び前記レイアウトデータに基づき、前
記検証対象の回路のセル間をつなぐ配線及びその配線上
に寄生する寄生容量及び寄生抵抗を抽出し、前記検証対
象の回路の前記複数のセルの出力信号が流れる複数の出
力配線それぞれに寄生容量のみを対応づけた容量モデル
データと、前記複数の出力配線それぞれに前記寄生容量
及び前記寄生抵抗を対応づけた抵抗・容量モデルデータ
とを出力するステップと、前記検証対象の回路の前記複
数の出力信号それぞれに、抵抗・容量モデル及び容量モ
デルうちの一方のモデル選択を指示した出力信号データ
を付与するステップと、回路接続データ及び出力信号デ
ータに基づき、前記検証対象の回路の前記複数の出力配
線のうち、抵抗・容量モデルの選択を指示された出力信
号に対応する出力配線に対して抵抗・容量モデルを指示
するモデル選択結果を出力するステップと、前記回路接
続データ及び前記モデル選択結果に基づき、前記検証対
象の回路の前記複数の出力配線のうち、前記モデル選択
結果が抵抗・容量モデルを指示する出力配線のみに対
し、配線遅延素子を挿入して配線遅延素子挿入済み回路
接続データを出力するステップと、前記容量モデルデー
タ、前記抵抗・容量モデルデータ及び配線遅延素子挿入
済み回路接続データに基づき、前記配線遅延素子が挿入
された出力配線及びその出力配線をもつセルに対し、前
記抵抗・容量モデルデータを採用して所定の抵抗・容量
依存型遅延計算式を用いて遅延時間を計算し、前記配線
遅延素子が挿入されていない出力配線及びその出力配線
をもつセルに対し、前記容量モデルデータを採用して所
定の容量依存型遅延計算式を用いて遅延時間を計算する
ステップとを備えて構成される。

【００３３】この発明にかかる請求項１３記載の遅延時
間計算方法は、各々が所定の論理機能を有し、トランジ
スタにより出力信号がドライブされる複数のセル及びそ
の接続関係を記述することにより検証対象の回路を規定
した回路接続データと、前記検証対象の回路のレイアウ
トパターンを規定したレイアウトデータとを受け、前記
回路接続データ及び前記レイアウトデータに基づき、前
記検証対象の回路のセル間をつなぐ配線及びその配線上
に寄生する寄生容量及び寄生抵抗を抽出し、前記検証対
象の回路の前記複数のセルの出力信号が流れる複数の出
力配線それぞれに寄生容量のみを対応づけた容量モデル
データと、前記複数の出力配線それぞれに前記寄生容量
及び前記寄生抵抗を対応づけた抵抗・容量モデルデータ
とを出力するステップと、抵抗・容量モデル及び容量モ
デルうちの一方のモデルを選択する前記検証対象の回路
上の信号経路を指示する信号経路データを付与するステ
ップと、前記回路接続データ及び前記信号経路データに
基づき、前記検証対象の回路の前記複数の出力配線のう
ち、前記抵抗・容量モデルの選択を指示された信号経路
上にあるすべての出力配線に対して抵抗・容量モデルを
指示するモデル選択結果を出力するステップと、前記回
路接続データ及び前記モデル選択結果に基づき、前記検
証対象の回路の前記複数の出力配線のうち、前記モデル
選択結果が抵抗・容量モデルを指示する出力配線のみに
対し、配線遅延素子を挿入して配線遅延素子挿入済み回
路接続データを出力するステップと、前記容量モデルデ
ータ、前記抵抗・容量モデルデータ及び配線遅延素子挿
入済み回路接続データに基づき、前記配線遅延素子が挿
入された出力配線及びその出力配線をもつセルに対し、
前記抵抗・容量モデルデータを採用して所定の抵抗・容
量依存型遅延計算式を用いて遅延時間を計算し、前記配
線遅延素子が挿入されていない出力配線及びその出力配
線をもつセルに対し、前記容量モデルデータを採用して
所定の容量依存型遅延計算式を用いて遅延時間を計算す
るステップとを備えて構成される。

【００３４】

【作用】この発明の請求項１記載の遅延時間計算装置に
おける遅延時間計算手段は、容量モデルデータ、抵抗・
容量モデルデータ及びモデル指示データに基づき、モデ
ル指示データが容量モデルを指示するセル及びその出力
配線に対し、容量モデルデータを採用して所定の容量依
存型遅延計算方法を用いて遅延時間を計算し、モデル指
示データが抵抗・容量モデルを指示するセル及びその出
力配線に対し、抵抗・容量モデルデータを採用して所定
の抵抗・容量依存型遅延計算方法を用いて遅延時間を計
算するため、モデル指示データにより、セル及びその出
力配線に対し選択的に抵抗・容量モデルを指示して抵抗
・容量依存型遅延計算方法による遅延時間の計算を行わ
せることができる。

【００３５】また、この発明の請求項２記載の遅延時間
計算装置におけるモデル選択手段は、複数の出力配線そ
れぞれの配線長と予め定められた基準配線長との比較結
果に基づき、検証対象の回路の複数の出力配線それぞれ
に対し、配線長が基準配線長より長い場合に抵抗・容量
モデルを指示し、そうでない場合に容量モデルを指示す
るモデル選択結果を出力するため、配線抵抗と関連性の
強い配線長が基準配線長より長く、無視できない抵抗値
を有すると判断される場合のみ、抵抗・容量モデルを指
示することができる。

【００３６】この発明の請求項３記載の遅延時間計算装
置における配線長抽出手段は、出力配線対応データ及び
部分配線別配線長データに基づき、複数の出力配線それ
ぞれの配線長を算出して配線長データを出力する配線長
算出手段を備えている。部分配線別配線長データには各
配線が分岐点ごとに分割されたに部分配線の配線長が記
述されており、この部分配線別配線長データに基づくこ
とにより、各出力配線の配線長データをより正確に算出
することができる。

【００３７】この発明の請求項４記載の遅延時間計算装
置におけるモデル選択手段は、オン抵抗関連データに基
づき検証対象の回路の複数のセルそれぞれのオン抵抗値
を算出し、複数のセルそれぞれのオン抵抗値と当該セル
の出力配線それぞれの配線抵抗値との関連性に基づき、
検証対象の回路の複数の出力配線それぞれに対し、容量
モデル及び抵抗・容量モデルのうち一方のモデルの選択
を指示したモデル選択結果を出力するため、各セルのオ
ン抵抗値を加味して当該セルの出力配線の配線抵抗値と
関係から、配線抵抗による遅延が無視できないと判断さ
れる場合のみ、抵抗・容量モデルを指示することができ
る。

【００３８】また、この発明の請求項５記載の遅延時間
計算装置のオン抵抗関連データ付与手段は、所定の容量
依存型遅延計算式及び所定の抵抗・容量依存型遅延計算
式用の遅延パラメータ群からなる遅延パラメータデータ
をセル種別毎に規定した遅延パラメータデータを付与
し、遅延時間計算手段は、抵抗・容量モデルデータを採
用する場合は遅延パラメータ群を所定の抵抗・容量依存
型遅延計算式に適用することにより遅延時間を計算し、
容量モデルデータを採用する場合は遅延パレメータ群を
所定の容量依存型遅延計算式に適用することにより遅延
時間を計算することができるため、より緻密なレベルで
遅延計算を行うことができる。この発明の請求項６記載
の遅延時間計算装置においては、検証対象の回路の複数
の出力信号それぞれに、抵抗・容量モデル及び容量モデ
ルうちの一方のモデル選択を指示した出力信号データを
付与する出力信号データ付与手段と、回路接続データ及
び出力信号データに基づき、検証対象の回路の複数の出
力配線のうち、抵抗・容量モデルを指示する出力信号に
対応する出力配線に対して抵抗・容量モデルを指示する
モデル選択結果を出力するモデル選択手段とを備えてい
る。

【００３９】したがって、配線抵抗を考慮して遅延計算
を行う必要のある出力信号のみを、抵抗・容量モデルに
選択指示する出力信号データを設計者等が作成すること
により、モデル選択手段は、必要最小限の出力配線に対
して抵抗・容量モデルを指示することができる。

【００４０】この発明の請求項７記載の遅延時間計算装
置においては、抵抗・容量モデル及び容量モデルうちの
一方のモデルを選択する検証対象の回路上の信号経路を
指示する信号経路データを付与する信号経路データ付与
手段と、回路接続データ及び信号経路データに基づき、
検証対象の回路の複数の出力配線のうち、抵抗・容量モ
デルを指示する信号経路上にあるすべての出力配線に対
して抵抗・容量モデルを指示するモデル選択結果を出力
するモデル選択手段とを備えている。

【００４１】したがって、配線抵抗を考慮して遅延計算
を行う必要のある信号経路のみを、抵抗・容量モデルに
選択指示する信号経路データを設計者等が作成すること
により、モデル選択手段は、信号経路データで指示され
た信号経路上にある必要最小限の出力配線に対して抵抗
・容量モデルを指示することができる。

【００４２】また、この発明の請求項８記載の遅延時間
計算装置の遅延パラメータデータ付与手段は、所定の容
量依存型遅延計算式及び所定の抵抗・容量依存型遅延計
算式に用いられる遅延パラメータ群からなる遅延パラメ
ータデータをセル種別毎に規定した遅延パラメータデー
タを付与し、遅延時間計算手段は、抵抗・容量モデルデ
ータを採用する場合は遅延パラメータ群を所定の抵抗・
容量依存型遅延計算式に適用することにより遅延時間を
計算し、容量モデルデータを採用する場合は遅延パレメ
ータ群を所定の容量依存型遅延計算式に適用することに
より遅延時間を計算することができるため、より緻密な
レベルでの遅延計算を行うことができる。

【００４３】この発明の請求項９記載の遅延時間計算方
法においては、容量モデルデータ、抵抗・容量モデルデ
ータ及びモデル指示データに基づき、モデル指示データ
が容量モデルを指示するセル及びその出力配線に対し、
容量モデルデータを採用して所定の容量依存型遅延計算
方法を用いて遅延時間を計算し、モデル指示データが抵
抗・容量モデルを指示するセル及びその出力配線に対
し、抵抗・容量モデルデータを採用して所定の抵抗・容
量依存型遅延計算方法を用いて遅延時間を計算するた
め、モデル指示データにより、セル及びその出力配線に
対し選択的に抵抗・容量モデルを指示して抵抗・容量依
存型遅延計算方法による遅延時間の計算を行わせること
ができる。

【００４４】また、この発明の請求項１０記載の遅延時
間計算方法においては、複数の出力配線それぞれの配線
長と予め定められた基準配線長との比較結果に基づき、
検証対象の回路の複数の出力配線それぞれに対し、配線
長が基準配線長より長い場合に抵抗・容量モデルを指示
し、そうでない場合に容量モデルを指示するモデル選択
結果を出力するため、配線抵抗と関連性の強い配線長が
基準配線長より長く、無視できない抵抗値を有すると判
断される場合のみ、抵抗・容量モデルを指示することが
できる。

【００４５】この発明の請求項１１記載の遅延時間計算
方法においては、オン抵抗関連データに基づき検証対象
の回路の複数のセルそれぞれのオン抵抗値を算出し、複
数のセルそれぞれのオン抵抗値と当該セルの出力配線そ
れぞれの配線抵抗値との関連性に基づき、検証対象の回
路の複数の出力配線それぞれに対し、容量モデル及び抵
抗・容量モデルのうち一方のモデルの選択を指示したモ
デル選択結果を出力するため、各セルのオン抵抗値を加
味して当該セルの出力配線の配線抵抗値と関係から、配
線抵抗による遅延が無視できないと判断される場合の
み、抵抗・容量モデルを指示することができる。

【００４６】この発明の請求項１２記載の遅延時間計算
方法においては、検証対象の回路の複数の出力信号それ
ぞれに、抵抗・容量モデル及び容量モデルうちの一方の
モデル選択を指示した出力信号データを付与するステッ
プと、回路接続データ及び出力信号データに基づき、検
証対象の回路の複数の出力配線のうち、抵抗・容量モデ
ルを指示する出力信号に対応する出力配線に対して抵抗
・容量モデルを指示するモデル選択結果を出力するステ
ップとを備えている。

【００４７】したがって、配線抵抗を考慮して遅延計算
を行う必要のある出力信号のみを、抵抗・容量モデルに
選択指示する出力信号データを設計者等が作成すること
により、モデル選択結果を出力するステップは、必要最
小限の出力配線に対して抵抗・容量モデルを指示するこ
とができる。

【００４８】この発明の請求項１３記載の遅延時間計算
方法においては、抵抗・容量モデル及び容量モデルうち
の一方のモデルを選択する検証対象の回路上の信号経路
を指示する信号経路データを付与するステップと、回路
接続データ及び信号経路データに基づき、検証対象の回
路の複数の出力配線のうち、抵抗・容量モデルを指示す
る信号経路上にあるすべての出力配線に対して抵抗・容
量モデルを指示するモデル選択結果を出力するステップ
とを備えている。

【００４９】したがって、配線抵抗を考慮して遅延計算
を行う必要のある信号経路のみを、抵抗・容量モデルに
選択指示する信号経路データを設計者等が作成すること
により、モデル選択結果を出力するステップは、信号経
路データで指示された信号経路上にある必要最小限の出
力配線に対して抵抗・容量モデルを指示することができ
る。

【００５０】

【実施例】

＜第１の実施例＞図１はこの発明の第１の実施例である
遅延時間計算装置の構成を示すブロック図である。

【００５１】同図に示すように、所定の論理機能を有す
るセル及びその接続関係を記述することにより検証対象
のＬＳＩ回路を規定したＬＳＩ回路接続データＤ１が図
示しないＬＳＩ回路接続データ付与手段により、Ｃモデ
ル／ＲＣモデル抽出手段１、配線長抽出手段２及び配線
遅延素子挿入手段４に付与される。

【００５２】また、ＬＳＩ回路接続データＤ１で規定さ
れた検証対象のＬＳＩ回路のレイアウトパターンを規定
したレイアウトデータＤ２が図示しないレイアウトデー
タ付与手段により、Ｃモデル／ＲＣモデル抽出手段１及
び配線長抽出手段２に付与される。

【００５３】Ｃモデル／ＲＣモデル抽出手段１は、ＬＳ
Ｉ回路接続データＤ１及びレイアウトデータＤ２から、
セル間をつなぐ配線データ（ポリゴンデータ）に基づ
き、その配線に負荷される寄生配線抵抗・容量を抽出す
る。そして、抽出した配線抵抗・容量のうち、ＬＳＩ回
路接続データＤ１で規定されたＬＳＩ回路の複数のセル
の出力信号が流れる複数の出力配線それぞれに寄生配線
容量のみを対応づけた予め決められたファイルフォーマ
ットのＣモデル出力結果Ｄ３をＣモデル遅延計算手段７
に出力するとともに、上記複数の出力配線それぞれに寄
生配線抵抗・容量を対応づけた予め決められたファイル
フォーマットのＲＣモデル出力結果Ｄ４を混合ＲＣモデ
ル対応遅延計算手段５に出力する。

【００５４】図２は、Ｃモデル／ＲＣモデル抽出手段１
の内部構成を示すブロック図である。同図に示すよう
に、Ｃモデル／ＲＣモデル抽出手段１は、配線抵抗・容
量値抽出手段１１、信号対応データ抽出手段１２及びＣ
モデル／ＲＣモデル算出手段１３から構成される。

【００５５】配線抵抗・容量値抽出手段１１は、レイア
ウトデータＤ２を受け、レイアウトデータＤ２から、各
配線が分岐点毎に分割された部分配線毎に配線容量及び
配線抵抗値を抽出して、各部分配線に対応づけて配線容
量値及び配線抵抗値を記述した部分配線別配線抵抗・容
量値データＤ１０をＣモデル／ＲＣモデル算出手段１３
に出力する。

【００５６】図５はレイアウトデータＤ２の一例を示す
説明図、図６は図５のレイアウトパターンに対応した部
分配線別配線抵抗・容量値データＤ１０を示す説明図で
ある。

【００５７】図５に示すように、セルＣ２１〜Ｃ２４間
を配線する信号配線は、分岐部Ｐ１〜Ｐ５で分割された
部分配線Ｎ１２、Ｎ１３、Ｎ２５、Ｎ２６、Ｎ２９、Ｎ
５８、Ｎ６０及びＮ６６から構成され、セルＣ２１，分
岐部Ｐ１間に部分配線Ｎ１２、セルＣ２２，分岐部Ｐ１
間に部分配線Ｎ１３、分岐部Ｐ１，分岐部Ｐ２間に部分
配線Ｎ２５、分岐部Ｐ２，分岐部Ｐ３間に部分配線Ｎ２
６、分岐部Ｐ２，分岐部Ｐ４間に部分配線Ｎ２９、分岐
部Ｐ４，分岐部Ｐ５間に部分配線Ｎ６０、分岐部Ｐ３，
セルＣ２３間に部分配線Ｎ５８、分岐部Ｐ５，セルＣ２
４間に部分配線Ｎ６６が形成される。

【００５８】配線抵抗・容量値抽出手段１１は、図５に
示したようなレイアウトデータＤ２に対し、図６に示す
ように、各部分配線に対応づけて配線容量値及び配線抵
抗値を記述した部分配線別配線抵抗・容量値データＤ１
０を作成する。

【００５９】図２に戻って、信号対応データ抽出手段１
２は、ＬＳＩ回路接続データＤ１及びレイアウトデータ
Ｄ２を受け、ＬＳＩ回路接続データＤ１で規定されるＬ
ＳＩ回路の２つのセルの入出力間を接続する信号線に対
応するレイアウトデータＤ２上の部分配線を記述した信
号対応データＤ１１をＣモデル／ＲＣモデル算出手段１
３に出力する。例えば、図５に示すようなＬＳＩ回路の
場合、図７に示すような信号対応データＤ１１を出力す
る。図７からもわかるように、ここでいう「信号線」と
は、あるセルの出力からあるセルの入力までの配線を意
味する。

【００６０】Ｃモデル／ＲＣモデル算出手段１３は、部
分配線別配線抵抗・容量値データＤ１０及び信号対応デ
ータＤ１１を受け、各信号に対応して配線容量値が記述
されたＣモデル出力結果Ｄ３を出力するとともに、各信
号に対応して配線容量値・配線抵抗値が記述されたＲＣ
モデル出力結果Ｄ４を出力する。

【００６１】図８は、複数のセルからなる回路例を示す
説明図、図９は図８の回路におけるＲＣモデル出力結果
Ｄ４を示す説明図である。

【００６２】図８に示すように、セルＣ１１の出力Ｏが
セルＣ１２〜Ｃ１４の各入力Ｉに接続されている。この
ような回路に対し、図９で示すＲＣモデル出力結果Ｄ４
が記述される。図９において、１行目に出力信号名とし
て、セルＣ１１の出力信号が定義され、２行目にその総
容量値、３行目に総抵抗値が記述され、４行目以降にセ
ルＣ１１の出力信号により駆動される各セルＣ１２〜Ｃ
１４のＲＣ時定数が記述される。

【００６３】図１に戻って、配線長抽出手段２は、ＬＳ
Ｉ回路接続データＤ１及びレイアウトデータＤ２を受
け、ＬＳＩ回路接続データＤ１で規定されたＬＳＩ回路
内の各出力配線毎にレイアウトデータＤ２から抽出した
配線長データを対応づけて配線長データＤ５をモデル選
択手段３に出力する。

【００６４】図３は、配線長抽出手段２の内部構成を示
すブロック図である。同図に示すように、配線長抽出手
段２は、配線長抽出手段２１、信号対応データ抽出手段
２２及び配線長データ算出手段２３から構成される。

【００６５】配線長抽出手段２１は、レイアウトデータ
Ｄ２に基づき、各配線が分岐点ごとに分割された部分配
線それぞれに対応した配線長及び配線層を抽出して部分
配線別配線長データＤ１２を配線長データ算出手段２３
に出力する。

【００６６】例えば、レイアウトデータＤ２が図５に示
すような場合、図１０で示すような部分配線別配線長デ
ータＤ１２が出力される。なお、図１０において、ＡＬ
１はアルミ第１層を示し、ＡＬ２はアルミ第２層を示
す。

【００６７】信号対応データ抽出手段２２は、信号対応
データ抽出手段１２と同様、ＬＳＩ回路接続データＤ１
及びレイアウトデータＤ２に基づき、図７に示すよう
に、ＬＳＩ回路接続データＤ１で規定されるＬＳＩ回路
の複数のセルの入出力間の信号線に対応するレイアウト
データＤ２上の部分配線を抽出して信号対応データＤ１
１を配線長データ算出手段２３に出力する。

【００６８】配線長データ算出手段２３は、信号対応デ
ータＤ１１及び部分配線別配線長データＤ１２に基づ
き、ＬＳＩ回路接続データＤ１で規定されたＬＳＩ回路
の出力信号名に対応する出力配線の配線長を算出して、
図１１に示すごとく、出力信号名（出力配線名）に対応
する各配線層の配線長及び総配線長を記述した配線長デ
ータＤ５を出力する。

【００６９】このように、配線長データ算出手段２３
は、部分配線別配線長データＤ１２に基づくことによ
り、各出力配線に対応して正確な各配線層の配線長及び
総配線長を算出することができる。

【００７０】図１に戻って、モデル選択手段３は、配線
長データＤ５に基づき、各出力配線（出力信号）それぞ
れの総配線長と所定の基準配線長ＳＬと比較し、基準配
線長ＳＬを越える総配線長を有する出力配線に対しては
ＲＣモデルを選択し、基準配線長ＳＬを下回る総配線長
を有する出力配線に対してはＣモデルを選択して、出力
信号名に選択モデル名を対応づけたモデル選択結果Ｄ６
を配線遅延素子挿入手段４に出力する。

【００７１】配線遅延素子挿入手段４は、モデル選択結
果Ｄ６に基づき、ＲＣモデルが選択された出力配線を認
識して、ＬＳＩ回路接続データＤ１で規定されたＬＳＩ
回路内でＲＣモデルを選択した出力配線に対し配線遅延
素子を挿入して配線遅延素子挿入後ＬＳＩ回路接続デー
タＤ７を混合ＲＣモデル対応遅延計算手段５に出力す
る。

【００７２】一方、混合ＲＣモデル対応遅延計算手段５
には、セル単位の遅延時間を規定した遅延パラメータ群
を含むセル毎遅延パレメータライブラリＤ８が、図示し
ないセル毎遅延パレメータライブラリ付与手段により付
与される。

【００７３】図１２はセル毎遅延パレメータライブラリ
Ｄ８の一部の例を示す説明図である。同図において、１
行目にセル機能名、２行目に入力部、３行名に出力部が
規定され、４行目に立ち上がり時間を規定するパラメー
タ、５行目に立ち上がり時間を規定するパラメータ、６
行目に立ち上がり及び立ち下がりのドライブ能力、７行
目にセル負荷容量、８行目にファンアウト数、９行目に
入出力の容量が記述されている。

【００７４】混合ＲＣモデル対応遅延計算手段５は、Ｃ
モデル出力結果Ｄ３、ＲＣモデル出力結果Ｄ４、配線遅
延素子挿入後ＬＳＩ回路接続データＤ７及びセル毎遅延
パレメータライブラリＤ８を受け、配線遅延素子が挿入
された出力配線とその出力配線をドライブするセルに対
して、ＲＣモデル出力結果Ｄ４とセル毎遅延パレメータ
ライブラリＤ８に基づき、既存の抵抗・容量データ依存
型遅延計算式を用いてＲＣモデルでの遅延値計算を行
い、配線遅延素子が挿入されていない信号をドライブす
るセルに対して、Ｃモデル出力結果Ｄ３とセル毎遅延パ
レメータライブラリＤ８に基づき、既存の容量依存型遅
延計算式を用いて遅延計算を行って遅延値データＤ９を
出力する。

【００７５】図１３は、容量依存型遅延計算式の一例と
しては下記に示す示す説明図である。同図に示すよう
に、立ち上がり遅延時間Ｔｄ（rise）は(1) 式で規定さ
れ、立ち下がり遅延時間Ｔｄ（fall）は(2) 式で規定さ
れる。なお、(1) 式において、Ｃinは規格化入力容量、
Ｃout は規格化出力容量、Ｋ１（r ）〜Ｋ４（r ）は立
ち上がりパラメータを示し、２式において、Ｃinは規格
化入力容量、Ｃout は規格化出力容量、Ｋ１（f ）〜Ｋ
４（f ）は立ち下がりパラメータを示す。

【００７６】このように、混合ＲＣモデル対応遅延計算
手段５は、セル毎遅延パレメータライブラリＤ８の遅延
パラメータ群を容量依存型遅延計算式あるいは抵抗・容
量依存型遅延計算式に適用して遅延時間を計算すること
により、よりより緻密なレベルで遅延計算を行うことが
でき、遅延時間計算精度を向上させることができる。

【００７７】混合ＲＣモデル対応詳細遅延論理シミュレ
ーション６は、配線遅延素子挿入後ＬＳＩ回路接続デー
タＤ７及び遅延値データＤ９に基づき、Ｃモデル，ＲＣ
モデル混合対応の詳細遅延論理シミュレーションを実行
する。なお、ここで言うＣモデル，ＲＣモデル混合対応
のシミュレーションとは、ＬＳＩ回路接続データＤ１内
の全素子及び全信号に対して配線遅延素子の有無にかか
わらず（即ち、Ｃモデル／ＲＣモデルの混在にかかわら
ず）シミュレーションが可能であることを意味するにす
ぎず、既存のシミュレーション技術で十分に対応するこ
とができる。

【００７８】図４は、図１〜図３で示した第１の実施例
の遅延時間計算装置による遅延時間計算方法を示すフロ
ーチャートである。

【００７９】同図を参照して、ステップＳ１で、Ｃモデ
ル／ＲＣモデル抽出手段１は、ＬＳＩ回路接続データＤ
１及びレイアウトデータＤ２を受け、ＬＳＩ回路接続デ
ータＤ１及びレイアウトデータＤ２から、セル間をつな
ぐ配線とその配線に負荷される寄生配線抵抗・容量を抽
出する。そして、抽出した配線抵抗・容量のうち、ＬＳ
Ｉ回路接続データＤ１で規定されたＬＳＩ回路の複数の
セルの出力信号が流れる複数の出力配線それぞれに寄生
配線容量のみを対応づけたＣモデル出力結果Ｄ３をＣモ
デル遅延計算手段７に出力するとともに、上記複数の出
力配線それぞれに寄生配線抵抗・容量を対応づけたＲＣ
モデル出力結果Ｄ４を混合ＲＣモデル対応遅延計算手段
５に出力する。

【００８０】そして、ステップＳ２で、配線長抽出手段
２は、ＬＳＩ回路接続データＤ１及びレイアウトデータ
Ｄ２を受け、ＬＳＩ回路接続データＤ１で規定されたＬ
ＳＩ回路内の各出力配線毎にレイアウトデータＤ２から
抽出した配線長データを対応づけて配線長データＤ５を
モデル選択手段３に出力する。

【００８１】次に、ステップＳ３で、モデル選択手段３
は、配線長データＤ５に基づき、各出力配線それぞれの
総配線長と所定の基準配線長ＳＬと比較し、基準配線長
ＳＬを越える総配線長を有する出力配線に対してはＲＣ
モデルを選択し、基準配線長ＳＬを下回る総配線長を有
する出力配線に対してはＣモデルを選択して、信号名に
選択モデル名を対応づけたモデル選択結果Ｄ６を配線遅
延素子挿入手段４に出力する。

【００８２】例えば、モデル選択手段３が、図１４で示
すように、セルＣ１〜Ｃ６及び配線Ｌ１〜Ｌ１０からな
るＬＳＩ回路において、セルＣ２の第１出力Ｏ１からの
出力配線のみをＲＣモデルに選択した場合、セルＣ２の
第１出力からセルＣ４の第２入力Ｉ２、セルＣ５の第１
入力Ｉ２、セルＣ６の第１入力を結ぶ配線Ｌ５がＲＣモ
デルとして選択されることになり、他の配線Ｌ１〜Ｌ４
及びＬ６〜Ｌ１０がＣモデルとして選択される。

【００８３】その後、ステップＳ４で、配線遅延素子挿
入手段４は、モデル選択結果Ｄ６に基づき、ＲＣモデル
が選択された出力信号を認識して、ＬＳＩ回路接続デー
タＤ１で規定されたＬＳＩ回路内でＲＣモデルを選択し
た出力配線に対し配線遅延素子を挿入して配線遅延素子
挿入後ＬＳＩ回路接続データＤ７を混合ＲＣモデル対応
遅延計算手段５に出力する。

【００８４】例えば、図１４に示すように、配線Ｌ５の
みがＲＣモデルに選択された場合、配線遅延素子挿入手
段４は、図１５に示すように、配線Ｌ５にのみ、配線遅
延素子を挿入する。

【００８５】そして、ステップＳ５で、混合ＲＣモデル
対応遅延計算手段５は、Ｃモデル出力結果Ｄ３、ＲＣモ
デル出力結果Ｄ４、配線遅延素子挿入後ＬＳＩ回路接続
データＤ７及びセル毎遅延パレメータライブラリＤ８を
受け、配線遅延素子が挿入された出力配線及びその出力
は配線をドライブするセルに対して、ＲＣモデル出力結
果Ｄ４とセル毎遅延パレメータライブラリＤ８とに基づ
き、既存の抵抗・容量データ依存型遅延計算式を用いて
ＲＣモデルでの遅延値計算を行い、配線遅延素子が挿入
されていない出力配線及びその出力配線をドライブする
セルに対して、Ｃモデル出力結果Ｄ３とセル毎遅延パレ
メータライブラリＤ８に基づき、既存の容量依存型遅延
計算式を用いて遅延計算を行って遅延値データＤ９を出
力する。

【００８６】このように、第１の実施例の遅延時間計算
装置は、ＬＳＩ回路接続データＤ１で規定されたＬＳＩ
回路の各出力配線のうち、総配線長が基準配線長ＳＬを
越え、その配線抵抗による遅延時間が無視できないレベ
ルと判定する場合のみ、その出力配線に配線遅延素子を
挿入して、Ｃモデル，ＲＣモデル混在の遅延値計算を行
っている。

【００８７】したがって、挿入する配線遅延素子数を必
要最小限に抑えながら、すべての配線に配線遅延素子を
挿入する場合に対して計算精度を劣化させることなく、
遅延時間を計算することができるため、精度の良い遅延
時間を高速に計算することができる効果を奏する。

【００８８】その結果、混合ＲＣモデル対応詳細遅延論
理シミュレーション６によるシミュレーション時間も現
実的なレベルを維持することができ、論理検証時間の長
時間化を防ぐことができる。

【００８９】なお、モデル選択手段３は、各出力信号の
総配線長に基づき、Ｃモデル／ＲＣモデルの選択を行っ
たが、特定の形成層の配線長に基づき、Ｃモデル／ＲＣ
モデルの選択を行うこともできる。

【００９０】＜第２の実施例＞図１６は、この発明の第
２の実施例である遅延時間計算装置の構成を示すブロッ
ク図である。同図に示すように、モデル選択手段３０
は、ＬＳＩ回路接続データＤ１、ＲＣモデル出力結果Ｄ
４及びセル毎遅延パレメータライブラリＤ８を受け、各
セル毎の信号をドライブするトランジスタのオン抵抗値
に基づき、出力配線に選択モデル名を対応づけたモデル
選択結果Ｄ６を配線遅延素子挿入手段４に出力する。

【００９１】なお、配線長抽出手段２及びの出力データ
である配線長データＤ５が省かれた点をのぞき、他の構
成及びそれがもたらす効果は第１の実施例の遅延時間計
算装置と同様であるため説明は省略し、以下ではモデル
選択手段３０の詳細について述べる。

【００９２】図１７は、モデル選択手段３０の内部構成
を示すブロック図である。同図に示すように、オン抵抗
対応データ抽出手段３１は、ＬＳＩ回路接続データＤ１
及びセル毎遅延パレメータライブラリＤ８に基づき、Ｌ
ＳＩ回路接続データＤ１で規定されるＬＳＩ回路の全出
力配線に対して、その出力信号をドライブしているセル
のトランジスタのオン抵抗を抽出して、各出力配線に対
応してオン抵抗を記述したオン抵抗データＤ１３を配線
抵抗有無判断手段３２に出力する。

【００９３】なお、セル毎遅延パレメータライブラリＤ
８には、遅延パラメータ群に加え、セルの出力ドライブ
能力がわかるパラメータ（例えば図１２の６行目）があ
り、オン抵抗対応データ抽出手段３１は、そのパラメー
タを用いてオン抵抗値を抽出することができる。

【００９４】配線抵抗有無判断手段３２は、ＲＣモデル
出力結果Ｄ４及びオン抵抗データＤ１３に基づき、各出
力配線における配線抵抗値ＬＲとオン抵抗値ＲＯＮとの
抵抗比ＲＲ（＝ＬＲ／ＲＯＮ）を計算し、抵抗比ＲＲが
所定の基準抵抗比ＳＲを越える出力配線に対してはＲＣ
モデルを選択し、基準抵抗比ＳＲを下回る信号に対して
はＣモデルを選択して、出力配線に選択モデル名を対応
づけたモデル選択結果Ｄ６を配線遅延素子挿入手段４に
出力する。

【００９５】図１８は、第２の実施例の遅延時間計算装
置による遅延時間計算方法を示すフローチャートであ
る。

【００９６】同図を参照して、ステップＳ１１で、モデ
ル／ＲＣモデル抽出手段１は、ＬＳＩ回路接続データＤ
１及びレイアウトデータＤ２から、セル間をつなぐ配線
とその配線に負荷される寄生配線抵抗・容量を抽出す
る。そして、抽出した配線抵抗・容量のうち、ＬＳＩ回
路接続データＤ１で規定されたＬＳＩ回路の複数のセル
の出力信号が流れる複数の出力配線それぞれに寄生配線
容量のみを対応づけたＣモデル出力結果Ｄ３をＣモデル
遅延計算手段７に出力するとともに、上記複数の出力配
線それぞれに寄生配線抵抗・容量を対応づけたＲＣモデ
ル出力結果Ｄ４を混合ＲＣモデル対応遅延計算手段５に
出力する。

【００９７】そして、ステップＳ１２で、モデル選択手
段３０は、ＬＳＩ回路接続データＤ１、ＲＣモデル出力
結果Ｄ４及びセル毎遅延パレメータライブラリＤ８を受
け、各セル毎の出力配線（出力信号）をドライブするセ
ル内のトランジスタのオン抵抗値に基づき、信号名に選
択モデル名を対応づけたモデル選択結果Ｄ６を配線遅延
素子挿入手段４に出力する。

【００９８】その後、ステップＳ１３で、配線遅延素子
挿入手段４は、モデル選択結果Ｄ６に基づき、ＲＣモデ
ルが選択された出力配線を認識して、ＬＳＩ回路接続デ
ータＤ１で規定されたＬＳＩ回路内でＲＣモデルを選択
した出力配線に対し配線遅延素子を挿入して配線遅延素
子挿入後ＬＳＩ回路接続データＤ７を混合ＲＣモデル対
応遅延計算手段５に出力する。

【００９９】そして、ステップＳ１４で、混合ＲＣモデ
ル対応遅延計算手段５は、Ｃモデル出力結果Ｄ３、ＲＣ
モデル出力結果Ｄ４、配線遅延素子挿入後ＬＳＩ回路接
続データＤ７及びセル毎遅延パレメータライブラリＤ８
を受け、配線遅延素子が挿入された出力配線及びその出
力配線をドライブするセルに対して、ＲＣモデル出力結
果Ｄ４とセル毎遅延パレメータライブラリＤ８の遅延パ
ラメータ群とに基づき、既存の抵抗・容量データ依存型
遅延計算式を用いてＲＣモデルでの遅延値計算を行い、
配線遅延素子が挿入されていない出力信号及びその出力
信号をドライブするセルに対して、Ｃモデル出力結果Ｄ
３とセル毎遅延パレメータライブラリＤ８の遅延パラメ
ータ群に基づき、既存の容量依存型遅延計算式を用いて
遅延計算を行って遅延値データＤ９を出力する。

【０１００】このように、第２の実施例の遅延時間計算
装置は、ＬＳＩ回路接続データＤ１で規定されたＬＳＩ
回路の各信号のうち、配線抵抗ＬＲとオン抵抗ＲＯＮと
の抵抗比ＲＲ（＝ＬＲ／ＲＯＮ）が基準抵抗比ＳＲを越
え、オン抵抗値に対する配線抵抗値が大きく、配線抵抗
による遅延時間が無視できないレベルと判定する場合の
み、その出力配線に配線遅延素子を挿入して、Ｃモデ
ル，ＲＣモデル混在の遅延値計算を行っている。

【０１０１】したがって、挿入する配線遅延素子数を必
要最小限に抑えながら、すべての配線に配線遅延素子を
挿入する場合に対して計算精度を劣化させることなく、
遅延時間を計算することができるため、精度の良い遅延
時間を高速に計算することができる効果を奏する。

【０１０２】その結果、混合ＲＣモデル対応詳細遅延論
理シミュレーション６によるシミュレーション時間も現
実的なレベルを維持することができ、論理検証時間の長
時間化を防ぐことができる。

【０１０３】なお、第２の実施例の配線抵抗有無判断手
段３２は、抵抗比ＲＲをモデル選択基準としたが、これ
に限らず、配線抵抗ＬＲとオン抵抗ＲＯＮから導き出さ
れる他の値をモデル選択基準としてもよい。

【０１０４】＜第３の実施例＞図１９はこの発明の第３
の実施例である遅延時間計算装置の構成を示すブロック
図である。同図に示すように、モデル選択手段３３は、
ＬＳＩ回路接続データＤ１及びＲＣモデルの選択を指示
する出力信号名あるいは信号パス名が記述されたＲＣモ
デル対応信号名・信号パス名入力データＤ１６をそれぞ
れ図示しないＬＳＩ回路接続データ付与手段及びＲＣモ
デル対応信号名・信号パス名入力データ付与手段より受
ける。

【０１０５】そして、モデル選択手段３３は、ＲＣモデ
ル対応信号名・信号パス名入力データＤ１６の指示に従
い、ＬＳＩ回路接続データＤ１で規定されたＬＳＩ回路
の各出力配線に選択モデル名を対応づけたモデル選択結
果Ｄ６を配線遅延素子挿入手段４に出力する。

【０１０６】なお、配線長抽出手段２及びその出力デー
タである配線長データＤ５が省かれた点をのぞき、他の
構成及びそれがもたらす効果は、第１の実施例の遅延時
間計算装置と同様であるため説明は省略し、以下では、
モデル選択手段３３の詳細について述べる。

【０１０７】まず、図２１及び図２２を参照して、ＲＣ
モデル対応信号名・信号パス名入力データＤ１６とし
て、ＲＣモデル対応の信号名が入力された場合について
述べる。図２１及び図２２は、セルＣ３１〜Ｃ３６から
構成される回路例である。

【０１０８】例えば、ＲＣモデル対応信号名・信号パス
名入力データＤ１６が、セルＣ３１の出力部Ｏからの出
力信号ＳＩＧ３１をＲＣモデル指定の出力信号と指示し
た場合、図２２に示すように、セルＣ３１の出力部Ｏか
ら、セルＣ３２の入力部Ｉ、セルＣ３３の入力部Ｉ１、
セルＣ３４の入力部Ｉ２、セルＣ３５の入力部Ｉ１、セ
ルＣ３６の入力部Ｉ２それぞれは至る配線Ｌ３１がセル
Ｃ３１の出力配線としてＲＣモデル対象となる。

【０１０９】次に、図２３〜図２５を参照して、ＲＣモ
デル対応信号名・信号パス名入力データＤ１６として、
ＲＣモデル対応の信号パス名が入力された場合について
述べる。図２３〜図２５は、セルＣ４１〜Ｃ４７から構
成される回路例である。

【０１１０】例えば、セルＣ４１の出力部Ｏからの信号
ＳＩＧ４１からセルＣ４４の出力部Ｏからの信号ＳＩＧ
４４までの信号経路（信号パス）がＲＣモデル指定の信
号パスとした場合、まず、後段の信号である信号ＳＩＧ
４４を出力としたセルＣ４４が探索対象セルとなり、セ
ルＣ４４の出力部Ｏにつながる配線Ｌ４４がＲＣモデル
対象となるとともに、セルＣ４４の入力部Ｉにつながる
配線Ｌ４３がＲＣモデル対象となる。

【０１１１】そして、配線Ｌ４３が出力部Ｏに接続され
るセルＣ４３が、次の探索対象セルとなり、セルＣ４３
の入力部Ｉ１及びＩ２につながる配線Ｌ４２及び配線Ｌ
４５がＲＣモデル対象となる。

【０１１２】次に、配線Ｌ４２が出力部Ｏに接続される
セルＣ４２と、配線Ｌ４５が出力部Ｏ１に接続されるセ
ルＣ４５が探索対象セルとなり、セルＣ４２の入力部Ｉ
及びＣ４１につながる配線Ｌ４１がＲＣモデル対象とな
り、配線Ｌ４１がセルＣ４１の信号ＳＩＧ４１となるた
め、探索を終了する。

【０１１３】なお、上記探索により、前段の信号ＳＩＧ
４１に到達しない場合は、その探索経路となった配線
は、ＲＣモデル対象から外される。

【０１１４】そして、図２５に示すように、配線Ｌ４１
〜Ｌ４４及びＬ４５１に配線遅延素子が挿入される。こ
のように、ＲＣモデル対応信号名・信号パス名入力デー
タＤ１６として信号パスを入力すれば、モデル選択手段
３３は、その信号パス上にあるすべての出力配線を自動
的に探索するため、信号パスという比較的簡単な指示で
多くの出力配線をＲＣモデル対応として選択することが
できる。

【０１１５】図２０は第３の実施例の遅延時間計算装置
の遅延計算動作を示すフローチャートである。

【０１１６】同図を参照して、ステップＳ２１で、Ｃモ
デル／ＲＣモデル抽出手段１は、ＬＳＩ回路接続データ
Ｄ１及びレイアウトデータＤ２から、セル間をつなぐ配
線とその配線に負荷される寄生配線容量・抵抗を抽出す
る。そして、抽出した配線容量・抵抗のうち、ＬＳＩ回
路接続データＤ１で規定されたＬＳＩ回路の複数のセル
の出力信号が流れる複数の出力配線それぞれに寄生配線
容量のみを対応づけたＣモデル出力結果Ｄ３をＣモデル
遅延計算手段７に出力するとともに、上記複数の出力配
線それぞれに寄生配線容量・抵抗を対応づけたＲＣモデ
ル出力結果Ｄ４を混合ＲＣモデル対応遅延計算手段５に
出力する。

【０１１７】次に、ステップＳ２２で、図示しないＲＣ
モデル対応信号名・信号パス名入力データ付与手段によ
り、ＲＣモデル対応信号名・信号パス名入力データＤ１
６をモデル選択手段３３に付与する。

【０１１８】そして、ステップＳ２３で、モデル選択手
段３３は、ＲＣモデル対応信号名・信号パス名入力デー
タＤ１６の指示に従い、ＬＳＩ回路接続データＤ１で規
定されたＬＳＩ回路の各信号の出力配線に選択モデル名
を対応づけたモデル選択結果Ｄ６を配線遅延素子挿入手
段４に出力する。

【０１１９】その後、ステップＳ２４で、配線遅延素子
挿入手段４は、モデル選択結果Ｄ６に基づき、ＲＣモデ
ルが選択された出力配線を認識して、ＬＳＩ回路接続デ
ータＤ１で規定されたＬＳＩ回路内でＲＣモデルを選択
した出力配線に対し配線遅延素子を挿入して配線遅延素
子挿入後ＬＳＩ回路接続データＤ７を混合ＲＣモデル対
応遅延計算手段５に出力する。

【０１２０】そして、ステップＳ２５で、混合ＲＣモデ
ル対応遅延計算手段５は、Ｃモデル出力結果Ｄ３、ＲＣ
モデル出力結果Ｄ４、配線遅延素子挿入後ＬＳＩ回路接
続データＤ７及びセル毎遅延パレメータライブラリＤ８
を受け、配線遅延素子が挿入された出力配線及びその出
力配線をドライブするセルに対して、ＲＣモデル出力結
果Ｄ４とセル毎遅延パレメータライブラリＤ８の遅延パ
ラメータ群とに基づき、既存の抵抗・容量データ依存型
遅延計算式を用いてＲＣモデルでの遅延値計算を行い、
配線遅延素子が挿入されていない出力配線及びその出力
配線をドライブするセルに対して、Ｃモデル出力結果Ｄ
３とセル毎遅延パレメータライブラリＤ８の遅延パラメ
ータ群に基づき、既存の容量依存型遅延計算式を用いて
遅延計算を行って遅延値データＤ９を出力する。

【０１２１】このように、第３の実施例の遅延時間計算
装置は、ＬＳＩ回路接続データＤ１で規定されたＬＳＩ
回路の各信号のうち、ＲＣモデル対応信号名・信号パス
名入力データＤ１６の指示に基づき、Ｃモデル，ＲＣモ
デル混在の遅延値計算を行っている。

【０１２２】したがって、設計者等が、挿入する配線遅
延素子数を必要最小限に抑えながら、すべての配線に配
線遅延素子を挿入する場合に対して計算精度を劣化させ
ないようにＲＣモデル対応信号名・信号パス名入力デー
タＤ１６を作成し、このＲＣモデル対応信号名・信号パ
ス名入力データＤ１６をモデル選択手段３３に与えるこ
とにより、精度の良い遅延時間を高速に計算することが
できる効果を奏する。

【０１２３】その結果、混合ＲＣモデル対応詳細遅延論
理シミュレーション６によるシミュレーション時間も現
実的なレベルを維持することができ、論理検証時間の長
時間化を防ぐことができる。

【０１２４】なお、この実施例では、ＲＣモデル対応の
出力信号あるいは信号パスのみを記述したＲＣモデル対
応信号名・信号パス名入力データＤ１６を示したが、Ｃ
モデル対応の出力信号あるいは信号パスをも併せて記述
するようにしてもよく、逆にＣモデル対応の出力信号あ
るいは信号パスのみを記述したＣモデル対応信号名・信
号パス名入力データをＣ／ＲＣモデル選択手段３３に付
与するように構成することもできる。

【０１２５】また、ＲＣモデル対応信号名・信号パス名
入力データＤ１６は、ＲＣモデル対応の出力信号あるい
は信号パスが記述されたデータであるが、出力信号及び
信号パスのうち少なくとも一方が記述されたデータであ
れば、精度の良い遅延時間を高速に計算することができ
る効果を奏するのは勿論である。

【０１２６】

【発明の効果】この発明の請求項１記載の遅延時間計算
装置における遅延時間計算手段は、容量モデルデータ、
抵抗・容量モデルデータ及びモデル指示データに基づ
き、モデル指示データが容量モデルを指示するセル及び
その出力配線に対し、容量モデルデータを採用して所定
の容量依存型遅延計算方法を用いて遅延時間を計算し、
モデル指示データが抵抗・容量モデルを指示するセル及
びその出力配線に対し、抵抗・容量モデルデータを採用
して所定の抵抗・容量依存型遅延計算方法を用いて遅延
時間を計算するため、モデル指示データにより、セル及
びその出力配線に対し選択的に抵抗・容量モデルを指示
して抵抗・容量依存型遅延計算方法による遅延時間の計
算を行わせることができる。

【０１２７】したがって、配線抵抗を考慮して遅延計算
を行う必要があるセル及びその出力配線に対してのみ抵
抗・容量モデルを指示しそれ以外のセル及びその出力配
線に対して容量モデルを指示するモデル指示データを遅
延時間計算手段に付与することにより、精度の良い遅延
時間を高速に計算することができる。

【０１２８】また、この発明の請求項２記載の遅延時間
計算装置におけるモデル選択手段は、複数の出力配線そ
れぞれの配線長と予め定められた基準配線長との比較結
果に基づき、検証対象の回路の複数の出力配線それぞれ
に対し、配線長が基準配線長より長い場合に抵抗・容量
モデルを指示し、そうでない場合に容量モデルを指示す
るモデル選択結果を出力するため、配線抵抗と関連性の
強い配線長が基準配線長より長く、無視できない抵抗値
を有すると判断される場合のみ、抵抗・容量モデルを指
示することができる。

【０１２９】したがって、遅延時間計算手段により、配
線抵抗を考慮して遅延計算を行う必要がある出力配線及
びその出力配線を有するセルに対してのみ抵抗・容量モ
デルの遅延時間計算を行わせ、それ以外のセル及びその
出力配線に対して容量モデルの遅延時間を行わせること
が自動的にできるため、精度の良い遅延時間を高速に計
算することができる。

【０１３０】この発明の請求項３記載の遅延時間計算装
置における配線長抽出手段は、出力配線対応データ及び
部分配線別配線長データに基づき、複数の出力配線それ
ぞれの配線長を算出して配線長データを出力する配線長
算出手段を備えている。部分配線別配線長データには各
配線が分岐点ごとに分割されたに部分配線の配線長が記
述されており、この部分配線別配線長データに基づくこ
とにより、各出力配線の配線長データをより正確に算出
することができ、配線長データに基づくモデル選択手段
の選択基準の精度がより向上する。

【０１３１】この発明の請求項４記載の遅延時間計算装
置におけるモデル選択手段は、オン抵抗関連データに基
づき検証対象の回路の複数のセルそれぞれのオン抵抗値
を算出し、複数のセルそれぞれのオン抵抗値と当該セル
の出力配線それぞれの配線抵抗値との関連性に基づき、
検証対象の回路の複数の出力配線それぞれに対し、容量
モデル及び抵抗・容量モデルのうち一方のモデルの選択
を指示したモデル選択結果を出力するため、各セルのオ
ン抵抗値を加味して当該セルの出力配線の配線抵抗値と
関係から、配線抵抗による遅延が無視できないと判断さ
れる場合のみ、抵抗・容量モデルを指示することができ
る。

【０１３２】したがって、遅延時間計算手段により、オ
ン抵抗を加味した配線抵抗を考慮して遅延計算を行う必
要がある出力配線及びその出力配線を有するセルに対し
てのみ抵抗・容量モデルの遅延時間計算を行わせ、それ
以外のセル及びその出力配線に対して容量モデルの遅延
時間を行わせることが自動的にできるため、精度の良い
遅延時間を高速に計算することができる。

【０１３３】また、この発明の請求項５記載の遅延時間
計算装置のオン抵抗関連データ付与手段は、所定の容量
依存型遅延計算式及び所定の抵抗・容量依存型遅延計算
式用の遅延パラメータ群からなる遅延パラメータデータ
をセル種別毎に規定した遅延パラメータデータを付与
し、遅延時間計算手段は、抵抗・容量モデルデータを採
用する場合は遅延パラメータ群を所定の抵抗・容量依存
型遅延計算式に適用することにより遅延時間を計算し、
容量モデルデータを採用する場合は遅延パレメータ群を
所定の容量依存型遅延計算式に適用することにより遅延
時間を計算することができるため、より緻密なレベルで
遅延計算を行うことができ、計算精度がより向上する。
この発明の請求項６記載の遅延時間計算装置において
は、検証対象の回路の複数の出力信号それぞれに、抵抗
・容量モデル及び容量モデルうちの一方のモデル選択を
指示した出力信号データを付与する出力信号データ付与
手段と、回路接続データ及び出力信号データに基づき、
検証対象の回路の複数の出力配線のうち、抵抗・容量モ
デルを指示する出力信号に対応する出力配線に対して抵
抗・容量モデルを指示するモデル選択結果を出力するモ
デル選択手段とを備えている。

【０１３４】したがって、配線抵抗を考慮して遅延計算
を行う必要のある出力信号のみを、抵抗・容量モデルに
選択指示する出力信号データを設計者等が作成すること
により、モデル選択手段は、必要最小限の出力配線に対
して抵抗・容量モデルを指示することができる。

【０１３５】その結果、遅延時間計算手段により、配線
抵抗を考慮して遅延計算を行う必要がある出力配線及び
その出力配線を有するセルに対してのみ抵抗・容量モデ
ルの遅延時間計算を行わせ、それ以外のセル及びその出
力配線に対して容量モデルの遅延時間を行わせることが
自動的にできるため、精度の良い遅延時間を高速に計算
することができる。

【０１３６】この発明の請求項７記載の遅延時間計算装
置においては、抵抗・容量モデル及び容量モデルうちの
一方のモデルを選択する前記検証対象の回路上の信号経
路を指示する信号経路データを付与する信号経路データ
付与手段と、回路接続データ及び信号経路データに基づ
き、検証対象の回路の複数の出力配線のうち、抵抗・容
量モデルを指示する信号経路上にあるすべての出力配線
に対して抵抗・容量モデルを指示するモデル選択結果を
出力するモデル選択手段とを備えている。

【０１３７】したがって、配線抵抗を考慮して遅延計算
を行う必要のある信号経路のみを、抵抗・容量モデルを
指示する信号経路データを設計者等が作成することによ
り、モデル選択手段は、信号経路データで指示された信
号経路上にある必要最小限の出力配線に対して抵抗・容
量モデルを指示することができる。

【０１３８】その結果、遅延時間計算手段により、配線
抵抗を考慮して遅延計算を行う必要がある出力配線及び
その出力配線を有するセルに対してのみ抵抗・容量モデ
ルの遅延時間計算を行わせ、それ以外のセル及びその出
力配線に対して容量モデルの遅延時間を行わせることが
自動的にできるため、精度の良い遅延時間を高速に計算
することができる。

【０１３９】加えて、信号経路データにより信号経路を
指示するだけで、その信号経路上にあるすべての出力配
線の選択モデルを決定することができるため、比較的簡
単に選択モデルの指定を行うことができる。

【０１４０】また、この発明の請求項８記載の遅延時間
計算装置の遅延パラメータデータ付与手段は、所定の容
量依存型遅延計算式及び所定の抵抗・容量依存型遅延計
算式に用いられる遅延パラメータ群からなる遅延パラメ
ータデータをセル種別毎に規定した遅延パラメータデー
タを付与し、遅延時間計算手段は、抵抗・容量モデルデ
ータを採用する場合は遅延パラメータ群を所定の抵抗・
容量依存型遅延計算式に適用することにより遅延時間を
計算し、容量モデルデータを採用する場合は遅延パレメ
ータ群を所定の容量依存型遅延計算式に適用することに
より遅延時間を計算することができるため、より緻密な
レベルでの遅延計算を行うことができ、遅延計算精度が
向上する。

【０１４１】この発明の請求項９記載の遅延時間計算方
法においては、容量モデルデータ、抵抗・容量モデルデ
ータ及びモデル指示データに基づき、モデル指示データ
が容量モデルを指示するセル及びその出力配線に対し、
容量モデルデータを採用して所定の容量依存型遅延計算
方法を用いて遅延時間を計算し、モデル指示データが抵
抗・容量モデルを指示するセル及びその出力配線に対
し、抵抗・容量モデルデータを採用して所定の抵抗・容
量依存型遅延計算方法を用いて遅延時間を計算するた
め、モデル指示データにより、セル及びその出力配線に
対し選択的に抵抗・容量モデルを指示して抵抗・容量依
存型遅延計算方法による遅延時間の計算を行わせること
ができる。

【０１４２】したがって、配線抵抗を考慮して遅延計算
を行う必要があるセル及びその出力配線に対してのみ抵
抗・容量モデルを指示しそれ以外のセル及びその出力配
線に対して容量モデルを指示するモデル指示データを付
与することにより、精度の良い遅延時間を高速に計算す
ることができる。

【０１４３】また、この発明の請求項１０記載の遅延時
間計算方法においては、複数の出力配線それぞれの配線
長と予め定められた基準配線長との比較結果に基づき、
検証対象の回路の複数の出力配線それぞれに対し、配線
長が基準配線長より長い場合に抵抗・容量モデルを指示
し、そうでない場合に容量モデルを指示するモデル選択
結果を出力するため、配線抵抗と関連性の強い配線長が
基準配線長より長く、無視できない抵抗値を有すると判
断される場合のみ、抵抗・容量モデルを指示することが
できる。

【０１４４】したがって、遅延時間を計算するステップ
により、配線抵抗を考慮して遅延計算を行う必要がある
出力配線及びその出力配線を有するセルに対してのみ抵
抗・容量モデルの遅延時間計算を行わせ、それ以外のセ
ル及びその出力配線に対して容量モデルの遅延時間を行
わせることが自動的にできるため、精度の良い遅延時間
を高速に計算することができる。

【０１４５】この発明の請求項１１記載の遅延時間計算
方法においては、オン抵抗関連データに基づき検証対象
の回路の複数のセルそれぞれのオン抵抗値を算出し、複
数のセルそれぞれのオン抵抗値と当該セルの出力配線そ
れぞれの配線抵抗値との関連性に基づき、検証対象の回
路の複数の出力配線それぞれに対し、容量モデル及び抵
抗・容量モデルのうち一方のモデルの選択を指示したモ
デル選択結果を出力するため、各セルのオン抵抗値を加
味して当該セルの出力配線の配線抵抗値と関係から、配
線抵抗による遅延が無視できないと判断される場合の
み、抵抗・容量モデルを指示することができる。

【０１４６】したがって、遅延時間を計算するステップ
により、オン抵抗を加味した配線抵抗を考慮して遅延計
算を行う必要がある出力配線及びその出力配線を有する
セルに対してのみ抵抗・容量モデルの遅延時間計算を行
わせ、それ以外のセル及びその出力配線に対して容量モ
デルの遅延時間を行わせることが自動的にできるため、
精度の良い遅延時間を高速に計算することができる。

【０１４７】この発明の請求項１２記載の遅延時間計算
方法においては、検証対象の回路の複数の出力信号それ
ぞれに、抵抗・容量モデル及び容量モデルうちの一方の
モデル選択を指示した出力信号データを付与するステッ
プと、回路接続データ及び出力信号データに基づき、検
証対象の回路の複数の出力配線のうち、抵抗・容量モデ
ルを指示する出力信号に対応する出力配線に対して抵抗
・容量モデルを指示するモデル選択結果を出力するステ
ップとを備えている。

【０１４８】したがって、配線抵抗を考慮して遅延計算
を行う必要のある出力信号のみを、抵抗・容量モデルに
選択指示する出力信号データを設計者等が作成すること
により、モデル選択結果を出力するステップは、必要最
小限の出力配線に対して抵抗・容量モデルを指示するこ
とができる。

【０１４９】その結果、遅延時間を計算するステップに
より、配線抵抗を考慮して遅延計算を行う必要がある出
力配線及びその出力配線を有するセルに対してのみ抵抗
・容量モデルの遅延時間計算を行わせ、それ以外のセル
及びその出力配線に対して容量モデルの遅延時間を行わ
せることが自動的にできるため、精度の良い遅延時間を
高速に計算することができる。

【０１５０】この発明の請求項１３記載の遅延時間計算
方法においては、抵抗・容量モデル及び容量モデルうち
の一方のモデルを選択する前記検証対象の回路上の信号
経路を指示する信号経路データを付与するステップと、
回路接続データ及び信号経路データに基づき、検証対象
の回路の複数の出力配線のうち、抵抗・容量モデルを指
示する信号経路上にあるすべての出力配線に対して抵抗
・容量モデルを指示するモデル選択結果を出力するステ
ップとを備えている。

【０１５１】したがって、配線抵抗を考慮して遅延計算
を行う必要のある信号経路のみを、抵抗・容量モデルを
指示する信号経路データを設計者等が作成することによ
り、モデル選択結果を出力するステップは、信号経路デ
ータで指示された信号経路上にある必要最小限の出力配
線に対して抵抗・容量モデルを指示することができる。

【０１５２】その結果、遅延時間を計算するステップに
より、配線抵抗を考慮して遅延計算を行う必要がある出
力配線及びその出力配線を有するセルに対してのみ抵抗
・容量モデルの遅延時間計算を行わせ、それ以外のセル
及びその出力配線に対して容量モデルの遅延時間を行わ
せることが自動的にできるため、精度の良い遅延時間を
高速に計算することができる。

【０１５３】加えて、信号経路データにより信号経路を
指示するだけで、その信号経路上にあるすべての出力配
線の選択モデルを決定することができるため、比較的簡
単に選択モデルの指定を行うことができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例である遅延時間計算装
置の構成を示すブロック図である。

【図２】図１のＣモデル／ＲＣモデル抽出手段の内部構
成を示すブロック図である。

【図３】図１の配線長抽出手段の内部構成を示すブロッ
ク図である。

【図４】第１の実施例の遅延時間計算装置による遅延時
間計算方法を示すフローチャートである。

【図５】複数のセルからなるレイアウトパターン例を示
す説明図である。

【図６】レイアウト上部分配線別配線抵抗・容量値デー
タの一例を示す説明図である。

【図７】信号対応データの一例を示す説明図である。

【図８】複数のセルからなる回路例を示す説明図であ
る。

【図９】ＲＣモデル出力結果の一例を示す説明図であ
る。

【図１０】レイアウト上部分配線別配線長データの一例
を示す説明図である。

【図１１】配線長データの一例を示す説明図である。

【図１２】セル毎遅延パレメータライブラリの一例を示
す説明図である。

【図１３】容量依存型遅延計算式の一例を示す説明図で
ある。

【図１４】モデル選択手段の動作説明用の説明図であ
る。

【図１５】配線遅延素子挿入手段の動作説明用の説明図
である。

【図１６】この発明の第２の実施例である遅延時間計算
装置の構成を示すブロック図である。

【図１７】図１６のモデル選択手段の内部構成を示すブ
ロック図である。

【図１８】第２の実施例の遅延時間計算装置による遅延
時間計算方法を示すフローチャートである。

【図１９】この発明の第３の実施例である遅延時間計算
装置の構成を示すブロック図である。

【図２０】第３の実施例の遅延時間計算装置による遅延
時間計算方法を示すフローチャートである。

【図２１】モデル選択手段の動作説明用の説明図であ
る。

【図２２】配線遅延素子挿入手段の動作説明用の説明図
である。

【図２３】モデル選択手段の動作説明用の説明図であ
る。

【図２４】モデル選択手段の動作説明用の説明図であ
る。

【図２５】配線遅延素子挿入手段の動作説明用の説明図
である。

【図２６】従来の遅延時間計算装置の構成を示すブロッ
ク図である。

【図２７】従来のの遅延時間計算装置によるＣモデル対
応遅延時間計算方法を示すフローチャートである。

【図２８】従来のの遅延時間計算装置によるＲＣモデル
対応遅延時間計算方法を示すフローチャートである。

【符号の説明】

１ Ｃモデル／ＲＣモデル抽出手段 ２ 配線長抽出手段 ３ モデル選択手段 ４ 配線遅延素子挿入手段 ５ 混合ＲＣモデル対応遅延計算手段 ３０ モデル選択手段 ３１ オン抵抗対応データ抽出手段 ３２ 配線抵抗有無判断手段 ３３ モデル選択手段

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年５月１７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項１

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正内容】

【０００７】一方、Ｃモデル遅延計算手段７及びＲＣモ
デル遅延計算手段８には、セル単位の遅延時間を規定し
たデータ群からなるセル毎遅延パラメータライブラリＤ
８が、図示しないセル毎遅延パラメータライブラリ付与
手段により付与される。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】Ｃモデル遅延計算手段７は、ＬＳＩ回路接
続データＤ１、Ｃモデル出力結果Ｄ３及びセル毎遅延パ
ラメータライブラリＤ８に基づき、既存の容量依存型遅
延計算式を用いてセル毎に遅延値を計算して、Ｃモデル
対応遅延値データＤ１４をＣモデル対応詳細遅延論理シ
ミュレーション６１に出力する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】ＲＣモデル遅延計算手段８は、ＲＣモデル
出力結果Ｄ４、配線遅延素子挿入後ＬＳＩ回路接続デー
タＤ７及びセル毎遅延パラメータライブラリＤ８に基づ
き、既存の抵抗・容量データ依存型遅延計算式を用いて
ファンクションをもつセル及び配線遅延素子毎に遅延値
を計算してＲＣモデル対応遅延値データＤ１５をＲＣモ
デル対応詳細遅延論理シミュレーション６２に出力す
る。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】そして、ステップＳ３２で、Ｃモデル遅延
計算手段７は、ＬＳＩ回路接続データＤ１、Ｃモデル出
力結果Ｄ３及びセル毎遅延パラメータライブラリＤ８に
基づき、既存の容量依存型遅延計算式を用いてセル毎に
遅延値を計算して、Ｃモデル対応遅延値データＤ１４を
Ｃモデル対応詳細遅延論理シミュレーション６１に出力
する。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】図２８は、ＲＣモデル対応の遅延計算方法
を示すフローチャートである。同図を参照して、ステッ
プＳ４１で、Ｃモデル／ＲＣモデル抽出手段１は、ＬＳ
Ｉ回路接続データＤ１からセル間をつなぐ配線とその配
線に負荷される寄生配線抵抗・容量を抽出して、ＲＣモ
デル出力結果Ｄ４としてＲＣモデル遅延計算手段８に出
力する。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００１６

【補正方法】変更

【補正内容】

【００１６】そして、ステップＳ４３で、ＲＣモデル遅
延計算手段８は、ＲＣモデル出力結果Ｄ４、配線遅延素
子挿入後ＬＳＩ回路接続データＤ７及びセル毎遅延パラ
メータライブラリＤ８に基づき、既存の抵抗・容量デー
タ依存型遅延計算式を用いてファンクションをもつセル
及び配線遅延素子毎に遅延値を計算してＲＣモデル対応
遅延値データＤ１５をＲＣモデル対応詳細遅延論理シミ
ュレーション６２に出力する。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００３８

【補正方法】変更

【補正内容】

【００３８】また、この発明の請求項５記載の遅延時間
計算装置のオン抵抗関連データ付与手段は、所定の容量
依存型遅延計算式及び所定の抵抗・容量依存型遅延計算
式用の遅延パラメータ群からなる遅延パラメータデータ
をセル種別毎に規定した遅延パラメータデータを付与
し、遅延時間計算手段は、抵抗・容量モデルデータを採
用する場合は遅延パラメータ群を所定の抵抗・容量依存
型遅延計算式に適用することにより遅延時間を計算し、
容量モデルデータを採用する場合は遅延パラメータ群を
所定の容量依存型遅延計算式に適用することにより遅延
時間を計算することができるため、より緻密なレベルで
遅延計算を行うことができる。この発明の請求項６記載
の遅延時間計算装置においては、検証対象の回路の複数
の出力信号それぞれに、抵抗・容量モデル及び容量モデ
ルうちの一方のモデル選択を指示した出力信号データを
付与する出力信号データ付与手段と、回路接続データ及
び出力信号データに基づき、検証対象の回路の複数の出
力配線のうち、抵抗・容量モデルを指示する出力信号に
対応する出力配線に対して抵抗・容量モデルを指示する
モデル選択結果を出力するモデル選択手段とを備えてい
る。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正内容】

【００５３】Ｃモデル／ＲＣモデル抽出手段１は、ＬＳ
Ｉ回路接続データＤ１及びレイアウトデータＤ２から、
セル間をつなぐ配線データ（ポリゴンデータ）に基づ
き、その配線に負荷される寄生配線抵抗・容量を抽出す
る。そして、抽出した配線抵抗・容量のうち、ＬＳＩ回
路接続データＤ１で規定されたＬＳＩ回路の複数のセル
の出力信号が流れる複数の出力配線それぞれに寄生配線
容量のみを対応づけた予め決められたファイルフォーマ
ットのＣモデル出力結果Ｄ３を混合ＲＣモデル対応遅延
計算手段５に出力するとともに、上記複数の出力配線そ
れぞれに寄生配線抵抗・容量を対応づけた予め決められ
たファイルフォーマットのＲＣモデル出力結果Ｄ４を混
合ＲＣモデル対応遅延計算手段５に出力する。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００６４

【補正方法】変更

【補正内容】

【００６４】図３は、配線長抽出手段２の内部構成を示
すブロック図である。同図に示すように、配線長抽出手
段２は、部分配線別配線長抽出手段２１、信号対応デー
タ抽出手段２２及び配線長データ算出手段２３から構成
される。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００６５

【補正方法】変更

【補正内容】

【００６５】部分配線別配線長抽出手段２１は、レイア
ウトデータＤ２に基づき、各配線が分岐点ごとに分割さ
れた部分配線それぞれに対応した配線長及び配線層を抽
出して部分配線別配線長データＤ１２を配線長データ算
出手段２３に出力する。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００７２

【補正方法】変更

【補正内容】

【００７２】一方、混合ＲＣモデル対応遅延計算手段５
には、セル単位の遅延時間を規定した遅延パラメータ群
を含むセル毎遅延パラメータライブラリＤ８が、図示し
ないセル毎遅延パラメータライブラリ付与手段により付
与される。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００７３

【補正方法】変更

【補正内容】

【００７３】図１２はセル毎遅延パレメータライブラリ
Ｄ８の一部の例を示す説明図である。同図において、１
行目にセル機能名、２行目に入力部、３行名に出力部が
規定され、４行目に立ち上がり時間を規定するパラメー
タ、５行目に立ち下がり時間を規定するパラメータ、６
行目に立ち上がり及び立ち下がりのドライブ能力、７行
目にセル負荷容量、８行目にファンアウト数、９行目に
入出力の容量が記述されている。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００７４

【補正方法】変更

【補正内容】

【００７４】混合ＲＣモデル対応遅延計算手段５は、Ｃ
モデル出力結果Ｄ３、ＲＣモデル出力結果Ｄ４、配線遅
延素子挿入後ＬＳＩ回路接続データＤ７及びセル毎遅延
パラメータライブラリＤ８を受け、配線遅延素子が挿入
された出力配線とその出力配線をドライブするセルに対
して、ＲＣモデル出力結果Ｄ４とセル毎遅延パラメータ
ライブラリＤ８に基づき、既存の抵抗・容量データ依存
型遅延計算式を用いてＲＣモデルでの遅延値計算を行
い、配線遅延素子が挿入されていない信号をドライブす
るセルに対して、Ｃモデル出力結果Ｄ３とセル毎遅延パ
ラメータライブラリＤ８に基づき、既存の容量依存型遅
延計算式を用いて遅延計算を行って遅延値データＤ９を
出力する。

【手続補正１５】

【補正対象書類名】明細書

【補正対象項目名】００７５

【補正方法】変更

【補正内容】

【００７５】図１３は、容量依存型遅延計算式の一例を
示す説明図である。同図に示すように、立ち上がり遅延
時間Ｔｄ（rise）は(1) 式で規定され、立ち下がり遅延
時間Ｔｄ（fall）は(2) 式で規定される。なお、(1) 式
において、Ｃinは規格化入力容量、Ｃout は規格化出力
容量、Ｋ１（r ）〜Ｋ４（r ）は立ち上がりパラメータ
を示し、２式において、Ｃinは規格化入力容量、Ｃout
は規格化出力容量、Ｋ１（f ）〜Ｋ４（f ）は立ち下が
りパラメータを示す。

【手続補正１６】

【補正対象書類名】明細書

【補正対象項目名】００７６

【補正方法】変更

【補正内容】

【００７６】このように、混合ＲＣモデル対応遅延計算
手段５は、セル毎遅延パラメータライブラリＤ８の遅延
パラメータ群を容量依存型遅延計算式あるいは抵抗・容
量依存型遅延計算式に適用して遅延時間を計算すること
により、よりより緻密なレベルで遅延計算を行うことが
でき、遅延時間計算精度を向上させることができる。

【手続補正１７】

【補正対象書類名】明細書

【補正対象項目名】００７９

【補正方法】変更

【補正内容】

【００７９】同図を参照して、ステップＳ１で、Ｃモデ
ル／ＲＣモデル抽出手段１は、ＬＳＩ回路接続データＤ
１及びレイアウトデータＤ２を受け、ＬＳＩ回路接続デ
ータＤ１及びレイアウトデータＤ２から、セル間をつな
ぐ配線とその配線に負荷される寄生配線抵抗・容量を抽
出する。そして、抽出した配線抵抗・容量のうち、ＬＳ
Ｉ回路接続データＤ１で規定されたＬＳＩ回路の複数の
セルの出力信号が流れる複数の出力配線それぞれに寄生
配線容量のみを対応づけたＣモデル出力結果Ｄ３を混合
ＲＣモデル対応遅延計算手段５に出力するとともに、上
記複数の出力配線それぞれに寄生配線抵抗・容量を対応
づけたＲＣモデル出力結果Ｄ４を混合ＲＣモデル対応遅
延計算手段５に出力する。

【手続補正１８】

【補正対象書類名】明細書

【補正対象項目名】００８２

【補正方法】変更

【補正内容】

【００８２】例えば、モデル選択手段３が、図１４で示
すように、セルＣ１〜Ｃ６及び配線Ｌ１〜Ｌ１０からな
るＬＳＩ回路において、セルＣ２の第１出力Ｏ１からの
出力配線のみをＲＣモデルに選択した場合、セルＣ２の
第１出力からセルＣ４の第２入力Ｉ２、セルＣ５の第１
入力Ｉ１、セルＣ６の第１入力Ｉ１を結ぶ配線Ｌ５がＲ
Ｃモデルとして選択されることになり、他の配線Ｌ１〜
Ｌ４及びＬ６〜Ｌ１０がＣモデルとして選択される。

【手続補正１９】

【補正対象書類名】明細書

【補正対象項目名】００８５

【補正方法】変更

【補正内容】

【００８５】そして、ステップＳ５で、混合ＲＣモデル
対応遅延計算手段５は、Ｃモデル出力結果Ｄ３、ＲＣモ
デル出力結果Ｄ４、配線遅延素子挿入後ＬＳＩ回路接続
データＤ７及びセル毎遅延パラメータライブラリＤ８を
受け、配線遅延素子が挿入された出力配線及びその出力
配線をドライブするセルに対して、ＲＣモデル出力結果
Ｄ４とセル毎遅延パラメータライブラリＤ８とに基づ
き、既存の抵抗・容量データ依存型遅延計算式を用いて
ＲＣモデルでの遅延値計算を行い、配線遅延素子が挿入
されていない出力配線及びその出力配線をドライブする
セルに対して、Ｃモデル出力結果Ｄ３とセル毎遅延パラ
メータライブラリＤ８に基づき、既存の容量依存型遅延
計算式を用いて遅延計算を行って遅延値データＤ９を出
力する。

【手続補正２０】

【補正対象書類名】明細書

【補正対象項目名】００９０

【補正方法】変更

【補正内容】

【００９０】＜第２の実施例＞図１６は、この発明の第
２の実施例である遅延時間計算装置の構成を示すブロッ
ク図である。同図に示すように、モデル選択手段３０
は、ＬＳＩ回路接続データＤ１、ＲＣモデル出力結果Ｄ
４及びセル毎遅延パラメータライブラリＤ８を受け、各
セル毎の信号をドライブするトランジスタのオン抵抗値
に基づき、出力配線に選択モデル名を対応づけたモデル
選択結果Ｄ６を配線遅延素子挿入手段４に出力する。

【手続補正２１】

【補正対象書類名】明細書

【補正対象項目名】００９１

【補正方法】変更

【補正内容】

【００９１】なお、配線長抽出手段２及びその出力デー
タである配線長データＤ５が省かれた点をのぞき、他の
構成及びそれがもたらす効果は第１の実施例の遅延時間
計算装置と同様であるため説明は省略し、以下ではモデ
ル選択手段３０の詳細について述べる。

【手続補正２２】

【補正対象書類名】明細書

【補正対象項目名】００９２

【補正方法】変更

【補正内容】

【００９２】図１７は、モデル選択手段３０の内部構成
を示すブロック図である。同図に示すように、オン抵抗
対応データ抽出手段３１は、ＬＳＩ回路接続データＤ１
及びセル毎遅延パラメータライブラリＤ８に基づき、Ｌ
ＳＩ回路接続データＤ１で規定されるＬＳＩ回路の全出
力配線に対して、その出力信号をドライブしているセル
のトランジスタのオン抵抗を抽出して、各出力配線に対
応してオン抵抗を記述したオン抵抗データＤ１３を配線
抵抗有無判断手段３２に出力する。

【手続補正２３】

【補正対象書類名】明細書

【補正対象項目名】００９３

【補正方法】変更

【補正内容】

【００９３】なお、セル毎遅延パラメータライブラリＤ
８には、遅延パラメータ群に加え、セルの出力ドライブ
能力がわかるパラメータ（例えば図１２の６行目）があ
り、オン抵抗対応データ抽出手段３１は、そのパラメー
タを用いてオン抵抗値を抽出することができる。

【手続補正２４】

【補正対象書類名】明細書

【補正対象項目名】００９６

【補正方法】変更

【補正内容】

【００９６】同図を参照して、ステップＳ１１で、Ｃモ
デル／ＲＣモデル抽出手段１は、ＬＳＩ回路接続データ
Ｄ１及びレイアウトデータＤ２から、セル間をつなぐ配
線とその配線に負荷される寄生配線抵抗・容量を抽出す
る。そして、抽出した配線抵抗・容量のうち、ＬＳＩ回
路接続データＤ１で規定されたＬＳＩ回路の複数のセル
の出力信号が流れる複数の出力配線それぞれに寄生配線
容量のみを対応づけたＣモデル出力結果Ｄ３を混合ＲＣ
モデル対応遅延計算手段５に出力するとともに、上記複
数の出力配線それぞれに寄生配線抵抗・容量を対応づけ
たＲＣモデル出力結果Ｄ４を混合ＲＣモデル対応遅延計
算手段５に出力する。

【手続補正２５】

【補正対象書類名】明細書

【補正対象項目名】００９７

【補正方法】変更

【補正内容】

【００９７】そして、ステップＳ１２で、モデル選択手
段３０は、ＬＳＩ回路接続データＤ１、ＲＣモデル出力
結果Ｄ４及びセル毎遅延パラメータライブラリＤ８を受
け、各セル毎の出力配線（出力信号）をドライブするセ
ル内のトランジスタのオン抵抗値に基づき、信号名に選
択モデル名を対応づけたモデル選択結果Ｄ６を配線遅延
素子挿入手段４に出力する。

【手続補正２６】

【補正対象書類名】明細書

【補正対象項目名】００９９

【補正方法】変更

【補正内容】

【００９９】そして、ステップＳ１４で、混合ＲＣモデ
ル対応遅延計算手段５は、Ｃモデル出力結果Ｄ３、ＲＣ
モデル出力結果Ｄ４、配線遅延素子挿入後ＬＳＩ回路接
続データＤ７及びセル毎遅延パラメータライブラリＤ８
を受け、配線遅延素子が挿入された出力配線及びその出
力配線をドライブするセルに対して、ＲＣモデル出力結
果Ｄ４とセル毎遅延パラメータライブラリＤ８の遅延パ
ラメータ群とに基づき、既存の抵抗・容量データ依存型
遅延計算式を用いてＲＣモデルでの遅延値計算を行い、
配線遅延素子が挿入されていない出力信号及びその出力
信号をドライブするセルに対して、Ｃモデル出力結果Ｄ
３とセル毎遅延パラメータライブラリＤ８の遅延パラメ
ータ群に基づき、既存の容量依存型遅延計算式を用いて
遅延計算を行って遅延値データＤ９を出力する。

【手続補正２７】

【補正対象書類名】明細書

【補正対象項目名】０１００

【補正方法】変更

【補正内容】

【０１００】このように、第２の実施例の遅延時間計算
装置は、ＬＳＩ回路接続データＤ１で規定されたＬＳＩ
回路の各出力配線のうち、配線抵抗ＬＲとオン抵抗ＲＯ
Ｎとの抵抗比ＲＲ（＝ＬＲ／ＲＯＮ）が基準抵抗比ＳＲ
を越え、オン抵抗値に対する配線抵抗値が大きく、配線
抵抗による遅延時間が無視できないレベルと判定する場
合のみ、その出力配線に配線遅延素子を挿入して、Ｃモ
デル，ＲＣモデル混在の遅延値計算を行っている。

【手続補正２８】

【補正対象書類名】明細書

【補正対象項目名】０１０８

【補正方法】変更

【補正内容】

【０１０８】例えば、ＲＣモデル対応信号名・信号パス
名入力データＤ１６が、セルＣ３１の出力部Ｏからの出
力信号ＳＩＧ３１をＲＣモデル指定の出力信号と指示し
た場合、図２２に示すように、セルＣ３１の出力部Ｏか
ら、セルＣ３２の入力部Ｉ、セルＣ３３の入力部Ｉ１、
セルＣ３４の入力部Ｉ２、セルＣ３５の入力部Ｉ１、セ
ルＣ３６の入力部Ｉ２それぞれは至る配線Ｌ２０がセル
Ｃ３１の出力配線としてＲＣモデル対象となる。

【手続補正２９】

【補正対象書類名】明細書

【補正対象項目名】０１１６

【補正方法】変更

【補正内容】

【０１１６】同図を参照して、ステップＳ２１で、Ｃモ
デル／ＲＣモデル抽出手段１は、ＬＳＩ回路接続データ
Ｄ１及びレイアウトデータＤ２から、セル間をつなぐ配
線とその配線に負荷される寄生配線容量・抵抗を抽出す
る。そして、抽出した配線容量・抵抗のうち、ＬＳＩ回
路接続データＤ１で規定されたＬＳＩ回路の複数のセル
の出力信号が流れる複数の出力配線それぞれに寄生配線
容量のみを対応づけたＣモデル出力結果Ｄ３を混合ＲＣ
モデル対応遅延計算手段５に出力するとともに、上記複
数の出力配線それぞれに寄生配線容量・抵抗を対応づけ
たＲＣモデル出力結果Ｄ４を混合ＲＣモデル対応遅延計
算手段５に出力する。

【手続補正３０】

【補正対象書類名】明細書

【補正対象項目名】０１２０

【補正方法】変更

【補正内容】

【０１２０】そして、ステップＳ２５で、混合ＲＣモデ
ル対応遅延計算手段５は、Ｃモデル出力結果Ｄ３、ＲＣ
モデル出力結果Ｄ４、配線遅延素子挿入後ＬＳＩ回路接
続データＤ７及びセル毎遅延パラメータライブラリＤ８
を受け、配線遅延素子が挿入された出力配線及びその出
力配線をドライブするセルに対して、ＲＣモデル出力結
果Ｄ４とセル毎遅延パラメータライブラリＤ８の遅延パ
ラメータ群とに基づき、既存の抵抗・容量データ依存型
遅延計算式を用いてＲＣモデルでの遅延値計算を行い、
配線遅延素子が挿入されていない出力配線及びその出力
配線をドライブするセルに対して、Ｃモデル出力結果Ｄ
３とセル毎遅延パラメータライブラリＤ８の遅延パラメ
ータ群に基づき、既存の容量依存型遅延計算式を用いて
遅延計算を行って遅延値データＤ９を出力する。

【手続補正３１】

【補正対象書類名】明細書

【補正対象項目名】０１２１

【補正方法】変更

【補正内容】

【０１２１】このように、第３の実施例の遅延時間計算
装置は、ＬＳＩ回路接続データＤ１で規定されたＬＳＩ
回路の各信号に対して、ＲＣモデル対応信号名・信号パ
ス名入力データＤ１６の指示に基づき、Ｃモデル，ＲＣ
モデル混在の遅延値計算を行っている。

【手続補正３２】

【補正対象書類名】明細書

【補正対象項目名】０１２４

【補正方法】変更

【補正内容】

【０１２４】なお、この実施例では、ＲＣモデル対応の
出力信号あるいは信号パスのみを記述したＲＣモデル対
応信号名・信号パス名入力データＤ１６を示したが、Ｃ
モデル対応の出力信号あるいは信号パスをも併せて記述
するようにしてもよく、逆にＣモデル対応の出力信号あ
るいは信号パスのみを記述したＣモデル対応信号名・信
号パス名入力データをモデル選択手段３３に付与するよ
うに構成することもできる。

【手続補正３３】

【補正対象書類名】明細書

【補正対象項目名】０１３３

【補正方法】変更

【補正内容】

【０１３３】また、この発明の請求項５記載の遅延時間
計算装置のオン抵抗関連データ付与手段は、所定の容量
依存型遅延計算式及び所定の抵抗・容量依存型遅延計算
式用の遅延パラメータ群からなる遅延パラメータデータ
をセル種別毎に規定した遅延パラメータデータを付与
し、遅延時間計算手段は、抵抗・容量モデルデータを採
用する場合は遅延パラメータ群を所定の抵抗・容量依存
型遅延計算式に適用することにより遅延時間を計算し、
容量モデルデータを採用する場合は遅延パラメータ群を
所定の容量依存型遅延計算式に適用することにより遅延
時間を計算することができるため、より緻密なレベルで
遅延計算を行うことができ、計算精度がより向上する。
この発明の請求項６記載の遅延時間計算装置において
は、検証対象の回路の複数の出力信号それぞれに、抵抗
・容量モデル及び容量モデルうちの一方のモデル選択を
指示した出力信号データを付与する出力信号データ付与
手段と、回路接続データ及び出力信号データに基づき、
検証対象の回路の複数の出力配線のうち、抵抗・容量モ
デルを指示する出力信号に対応する出力配線に対して抵
抗・容量モデルを指示するモデル選択結果を出力するモ
デル選択手段とを備えている。

【手続補正３４】

【補正対象書類名】明細書

【補正対象項目名】０１４０

【補正方法】変更

【補正内容】

【０１４０】また、この発明の請求項８記載の遅延時間
計算装置の遅延パラメータデータ付与手段は、所定の容
量依存型遅延計算式及び所定の抵抗・容量依存型遅延計
算式に用いられる遅延パラメータ群からなる遅延パラメ
ータデータをセル種別毎に規定した遅延パラメータデー
タを付与し、遅延時間計算手段は、抵抗・容量モデルデ
ータを採用する場合は遅延パラメータ群を所定の抵抗・
容量依存型遅延計算式に適用することにより遅延時間を
計算し、容量モデルデータを採用する場合は遅延パラメ
ータ群を所定の容量依存型遅延計算式に適用することに
より遅延時間を計算することができるため、より緻密な
レベルでの遅延計算を行うことができ、遅延計算精度が
向上する。

【手続補正３５】

【補正対象書類名】明細書

【補正対象項目名】図１２

【補正方法】変更

【補正内容】

【図１２】セル毎遅延パラメータライブラリの一例を示
す説明図である。

【手続補正３６】

【補正対象書類名】明細書

【補正対象項目名】図２７

【補正方法】変更

【補正内容】

【図２７】従来の遅延時間計算装置によるＣモデル対応
遅延時間計算方法を示すフローチャートである。

【手続補正３７】

【補正対象書類名】明細書

【補正対象項目名】図２８

【補正方法】変更

【補正内容】

【図２８】従来の遅延時間計算装置によるＲＣモデル対
応遅延時間計算方法を示すフローチャートである。

【手続補正３８】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

【手続補正３９】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正４０】

【補正対象書類名】図面

【補正対象項目名】図１４

【補正方法】変更

【補正内容】

【図１４】

【手続補正４１】

【補正対象書類名】図面

【補正対象項目名】図１５

【補正方法】変更

【補正内容】

【図１５】

【手続補正４２】

【補正対象書類名】図面

【補正対象項目名】図１８

【補正方法】変更

【補正内容】

【図１８】

【手続補正４３】

【補正対象書類名】図面

【補正対象項目名】図１９

【補正方法】変更

【補正内容】

【図１９】

【手続補正４４】

【補正対象書類名】図面

【補正対象項目名】図２６

【補正方法】変更

【補正内容】

【図２６】

【手続補正４５】

【補正対象書類名】図面

【補正対象項目名】図２８

【補正方法】変更

【補正内容】

【図２８】

Claims (13)

【特許請求の範囲】
1. 【請求項１】 各々が所定の論理機能を有する複数のセ
   ル及びその接続関係を記述することにより検証対象の回
   路を規定した回路接続データを付与する回路接続データ
   付与手段と、 前記検証対象の回路のレイアウトパターンを規定したレ
   イアウトデータを付与するレイアウトデータ付与手段
   と、 前記回路接続データ及び前記レイアウトデータに基づ
   き、前記検証対象の回路のセル間をつなぐ配線及びその
   配線上に寄生する寄生容量及び寄生抵抗を抽出し、前記
   検証対象の回路の前記複数のセルの出力信号が流れる複
   数の出力配線それぞれに寄生容量のみを対応づけた容量
   モデルデータと、前記複数の出力配線それぞれに前記寄
   生容量及び前記寄生抵抗を対応づけた抵抗・容量モデル
   データとを出力するモデルデータ抽出手段と、 前記検証対象の回路の前記複数のセル及びその出力配線
   それぞれに対し、容量モデル及び抵抗・容量モデルのう
   ち、一方のモデルを指示するモデル指示データを付与す
   るモデル指示データ付与手段と、 前記容量モデルデータ、前記抵抗・容量モデルデータ及
   び前記モデル指示データに基づき、前記モデル指示デー
   タが容量モデルを指示するセル及びその出力配線に対
   し、前記容量モデルデータを採用して所定の容量依存型
   遅延計算方法を用いて遅延時間を計算し、前記モデル指
   示データが抵抗・容量モデルを指示するセル及びその出
   力配線に対し、前記抵抗・容量モデルデータを採用して
   所定の抵抗・容量依存型遅延計算方法を用いて遅延時間
   を計算する遅延時間計算手段を備えた遅延時間計算装
   置。
2. 【請求項２】 各々が所定の論理機能を有する複数のセ
   ル及びその接続関係を記述することにより検証対象の回
   路を規定した回路接続データを付与する回路接続データ
   付与手段と、 前記検証対象の回路のレイアウトパターンを規定したレ
   イアウトデータを付与するレイアウトデータ付与手段
   と、 前記回路接続データ及び前記レイアウトデータに基づ
   き、前記検証対象の回路のセル間をつなぐ配線及びその
   配線上に寄生する寄生容量及び寄生抵抗を抽出し、前記
   検証対象の回路の前記複数のセルの出力信号が流れる複
   数の出力配線それぞれに寄生容量のみを対応づけた容量
   モデルデータと、前記複数の出力配線それぞれに前記寄
   生容量及び前記寄生抵抗を対応づけた抵抗・容量モデル
   データとを出力するモデルデータ抽出手段と、 前記回路接続データ及び前記レイアウトデータに基づ
   き、前記検証対象の回路の前記複数の出力配線の配線長
   をそれぞれ抽出して配線長データを出力する信号別配線
   長データ抽出手段と、 前記回路接続データ及び前記配線長データを受け、前記
   複数の出力配線それぞれの配線長と予め定められた基準
   配線長との比較結果に基づき、前記検証対象の回路の前
   記複数の出力配線それぞれに対し、配線長が基準配線長
   より長い場合に抵抗・容量モデルを指示し、そうでない
   場合に容量モデルを指示するモデル選択結果を出力する
   モデル選択手段と、 前記回路接続データ及び前記モデル選択結果に基づき、
   前記検証対象の回路の前記複数の出力配線のうち、前記
   モデル選択結果が抵抗・容量モデルを指示する出力配線
   のみに対し、配線遅延素子を挿入して配線遅延素子挿入
   済み回路接続データを出力する配線遅延素子挿入手段
   と、 前記容量モデルデータ、前記抵抗・容量モデルデータ及
   び配線遅延素子挿入済み回路接続データに基づき、前記
   配線遅延素子が挿入された出力配線及びその出力配線を
   もつセルに対し、前記抵抗・容量モデルデータを採用し
   て所定の抵抗・容量依存型遅延計算式を用いて遅延時間
   を計算し、前記配線遅延素子が挿入されていない出力配
   線及びその出力配線をもつセルに対し、前記容量モデル
   データを採用して所定の容量依存型遅延計算式を用いて
   遅延時間を計算する遅延時間計算手段とを備えた遅延時
   間計算装置。
3. 【請求項３】 前記配線長抽出手段は、 前記レイアウトデータに基づき、各配線が分岐点ごとに
   分割された部分配線毎に配線長を抽出して部分配線別配
   線長データを出力する部分配線別配線長抽出手段と、 回路接続データ及びレイアウトデータに基づき、前記検
   証対象の回路の前記複数の出力信号がそれぞれ流れる前
   記複数の出力配線に対応する少なくとも１つの前記部分
   配線を抽出して出力配線対応データを出力する出力配線
   対応データ抽出手段と、 前記出力配線対応データ及び前記部分配線別配線長デー
   タに基づき、前記複数の出力配線それぞれの配線長を算
   出して前記配線長データを出力する配線長算出手段とを
   備える請求項２記載の遅延時間計算装置。
4. 【請求項４】 各々が所定の論理機能を有し、トランジ
   スタにより出力信号がドライブされる複数のセル及びそ
   の接続関係を記述することにより検証対象の回路を規定
   した回路接続データを付与する回路接続データ付与手段
   と、 前記検証対象の回路のレイアウトパターンを規定したレ
   イアウトデータを付与するレイアウトデータ付与手段
   と、 前記回路接続データ及び前記レイアウトデータに基づ
   き、前記検証対象の回路のセル間をつなぐ配線及びその
   配線上に寄生する寄生容量及び寄生抵抗を抽出し、前記
   検証対象の回路の前記複数のセルの出力信号が流れる複
   数の出力配線それぞれに寄生容量のみを対応づけた容量
   モデルデータと、前記複数の出力配線それぞれに前記寄
   生容量及び前記寄生抵抗を対応づけた抵抗・容量モデル
   データとを出力するモデルデータ抽出手段と、 セルをドライブするトランジスタのオン抵抗値に関連し
   たオン抵抗関連データを付与するオン抵抗関連データ付
   与手段と、 前記回路接続データ、前記抵抗・容量モデルデータ及び
   前記オン抵抗関連データを受け、前記オン抵抗関連デー
   タに基づき前記検証対象の回路の前記複数のセルそれぞ
   れのオン抵抗値を算出し、前記複数のセルそれぞれのオ
   ン抵抗値と当該セルの出力配線それぞれの配線抵抗値と
   の関連性に基づき、前記検証対象の回路の前記複数の出
   力配線それぞれに対し、容量モデル及び抵抗・容量モデ
   ルのうち一方のモデルの選択を指示したモデル選択結果
   を出力するモデル選択手段と、 前記回路接続データ及び前記モデル選択結果に基づき、
   前記検証対象の回路の前記複数の出力配線のうち、前記
   モデル選択結果が抵抗・容量モデルを指示する出力配線
   のみに対し、配線遅延素子を挿入して配線遅延素子挿入
   済み回路接続データを出力する配線遅延素子挿入手段
   と、 前記容量モデルデータ、前記抵抗・容量モデルデータ及
   び配線遅延素子挿入済み回路接続データに基づき、前記
   配線遅延素子が挿入された出力配線及びその出力配線を
   もつセルに対し、前記抵抗・容量モデルデータを採用し
   て所定の抵抗・容量依存型遅延計算式を用いて遅延時間
   を計算し、前記配線遅延素子が挿入されていない出力配
   線及びその出力配線をもつセルに対し、前記容量モデル
   データを採用して所定の容量依存型遅延計算式を用いて
   遅延時間を計算する遅延時間計算手段とを備えた遅延時
   間計算装置。
5. 【請求項５】 前記オン抵抗関連データ付与手段は、前
   記所定の容量依存型遅延計算式及び前記所定の抵抗・容
   量依存型遅延計算式に適用される遅延パラメータ群から
   なる遅延パラメータデータをセル種別毎に規定した遅延
   パラメータデータをさらに付与し、 前記遅延時間計算手段は、前記容量モデルデータ、前記
   抵抗・容量モデルデータ、配線遅延素子挿入済み回路接
   続データ及び前記遅延パラメータデータに基づき、前記
   配線遅延素子が挿入された出力配線及びその出力配線を
   もつセルに対し、前記抵抗・容量モデルデータを採用し
   て前記遅延パラメータ群を前記所定の抵抗・容量依存型
   遅延計算式に適用することにより遅延時間を計算し、前
   記配線遅延素子が挿入されていない出力配線及びその出
   力配線をもつセルに対し、前記容量モデルデータを採用
   して前記遅延パラメータ群を前記所定の容量依存型遅延
   計算式に適用することにより遅延時間を計算する請求項
   ４記載の遅延時間計算装置。
6. 【請求項６】 各々が所定の論理機能を有し、トランジ
   スタにより出力信号がドライブされる複数のセル及びそ
   の接続関係を記述することにより検証対象の回路を規定
   した回路接続データを付与する回路接続データ付与手段
   と、 前記検証対象の回路のレイアウトパターンを規定したレ
   イアウトデータを付与するレイアウトデータ付与手段
   と、 前記回路接続データ及び前記レイアウトデータに基づ
   き、前記検証対象の回路のセル間をつなぐ配線及びその
   配線上に寄生する寄生容量及び寄生抵抗を抽出し、前記
   検証対象の回路の前記複数のセルの出力信号が流れる複
   数の出力配線それぞれに寄生容量のみを対応づけた容量
   モデルデータと、前記複数の出力配線それぞれに前記寄
   生容量及び前記寄生抵抗を対応づけた抵抗・容量モデル
   データとを出力するモデルデータ抽出手段と、 前記検証対象の回路の前記複数の出力信号それぞれに、
   抵抗・容量モデル及び容量モデルうちの一方のモデル選
   択を指示した出力信号データを付与する出力信号データ
   付与手段と、 回路接続データ及び出力信号データに基づき、前記検証
   対象の回路の前記複数の出力配線のうち、抵抗・容量モ
   デルの選択を指示された出力信号に対応する出力配線に
   対して抵抗・容量モデルを指示するモデル選択結果を出
   力するモデル選択手段と、 前記回路接続データ及び前記モデル選択結果に基づき、
   前記検証対象の回路の前記複数の出力配線のうち、前記
   モデル選択結果が抵抗・容量モデルを指示する出力配線
   のみに対し、配線遅延素子を挿入して配線遅延素子挿入
   済み回路接続データを出力する配線遅延素子挿入手段
   と、 前記容量モデルデータ、前記抵抗・容量モデルデータ及
   び配線遅延素子挿入済み回路接続データに基づき、前記
   配線遅延素子が挿入された出力配線及びその出力配線を
   もつセルに対し、前記抵抗・容量モデルデータを採用し
   て所定の抵抗・容量依存型遅延計算式を用いて遅延時間
   を計算し、前記配線遅延素子が挿入されていない出力配
   線及びその出力配線をもつセルに対し、前記容量モデル
   データを採用して所定の容量依存型遅延計算式を用いて
   遅延時間を計算する遅延時間計算手段とを備えた遅延時
   間計算装置。
7. 【請求項７】 各々が所定の論理機能を有し、トランジ
   スタにより出力信号がドライブされる複数のセル及びそ
   の接続関係を記述することにより検証対象の回路を規定
   した回路接続データを付与する回路接続データ付与手段
   と、 前記検証対象の回路のレイアウトパターンを規定したレ
   イアウトデータを付与するレイアウトデータ付与手段
   と、 前記回路接続データ及び前記レイアウトデータに基づ
   き、前記検証対象の回路のセル間をつなぐ配線及びその
   配線上に寄生する寄生容量及び寄生抵抗を抽出し、前記
   検証対象の回路の前記複数のセルの出力信号が流れる複
   数の出力配線それぞれに寄生容量のみを対応づけた容量
   モデルデータと、前記複数の出力配線それぞれに前記寄
   生容量及び前記寄生抵抗を対応づけた抵抗・容量モデル
   データとを出力するモデルデータ抽出手段と、 抵抗・容量モデル及び容量モデルうちの一方のモデルを
   選択する前記検証対象の回路上の信号経路を指示する信
   号経路データを付与する信号経路データ付与手段と、 前記回路接続データ及び前記信号経路データに基づき、
   前記検証対象の回路の前記複数の出力配線のうち、前記
   抵抗・容量モデルの選択を指示された信号経路上にある
   すべての出力配線に対して抵抗・容量モデルを指示する
   モデル選択結果を出力するモデル選択手段と、 前記回路接続データ及び前記モデル選択結果に基づき、
   前記検証対象の回路の前記複数の出力配線のうち、前記
   モデル選択結果が抵抗・容量モデルを指示する出力配線
   のみに対し、配線遅延素子を挿入して配線遅延素子挿入
   済み回路接続データを出力する配線遅延素子挿入手段
   と、 前記容量モデルデータ、前記抵抗・容量モデルデータ及
   び配線遅延素子挿入済み回路接続データに基づき、前記
   配線遅延素子が挿入された出力配線及びその出力配線を
   もつセルに対し、前記抵抗・容量モデルデータを採用し
   て所定の抵抗・容量依存型遅延計算式を用いて遅延時間
   を計算し、前記配線遅延素子が挿入されていない出力配
   線及びその出力配線をもつセルに対し、前記容量モデル
   データを採用して所定の容量依存型遅延計算式を用いて
   遅延時間を計算する遅延時間計算手段とを備えた遅延時
   間計算装置。
8. 【請求項８】 前記所定の容量依存型遅延計算式及び前
   記所定の抵抗・容量依存型遅延計算式に用いられる遅延
   パラメータ群からなる遅延パラメータデータをセル種別
   毎に規定した遅延パラメータデータを付与する遅延パラ
   メータデータ付与手段をさらに備え、 前記遅延時間計算手段は、前記容量モデルデータ、前記
   抵抗・容量モデルデータ、配線遅延素子挿入済み回路接
   続データ及び前記遅延パラメータデータに基づき、前記
   配線遅延素子が挿入された出力配線及び該出力配線をも
   つセルに対し、前記抵抗・容量モデルデータを採用して
   前記遅延パラメータ群を前記所定の抵抗・容量依存型遅
   延計算式に適用することにより遅延時間を計算し、前記
   配線遅延素子が挿入されていない出力配線及びその出力
   配線をもつセルに対し、前記容量モデルデータを採用し
   て前記遅延パラメータ群を前記所定の容量依存型遅延計
   算式に適用することにより遅延時間を計算する請求項
   ３、請求項６あるいは請求項７記載の遅延時間計算装
   置。
9. 【請求項９】 各々が所定の論理機能を有する複数のセ
   ル及びその接続関係を記述することにより検証対象の回
   路を規定した回路接続データと、前記検証対象の回路の
   レイアウトパターンを規定したレイアウトデータとを受
   け、前記回路接続データ及び前記レイアウトデータに基
   づき、前記検証対象の回路のセル間をつなぐ配線及びそ
   の配線上に寄生する寄生容量及び寄生抵抗を抽出し、前
   記検証対象の回路の前記複数のセルの出力信号が流れる
   複数の出力配線それぞれに寄生容量のみを対応づけた容
   量モデルデータと、前記複数の出力配線それぞれに前記
   寄生容量及び前記寄生抵抗を対応づけた抵抗・容量モデ
   ルデータとを出力するステップと、 前記検証対象の回路の前記複数のセル及びその出力配線
   それぞれに対し、容量モデル及び抵抗・容量モデルのう
   ち、一方のモデルを指示するモデル指示データを付与す
   るステップと、 前記容量モデルデータ、前記抵抗・容量モデルデータ及
   び前記モデル指示データに基づき、前記モデル指示デー
   タが容量モデルを指示するセル及びその出力配線に対
   し、前記容量モデルデータを採用して所定の容量依存型
   遅延計算方法を用いて遅延時間を計算し、前記モデル指
   示データが抵抗・容量モデルを指示するセル及びその出
   力配線に対し、前記抵抗・容量モデルデータを採用して
   所定の抵抗・容量依存型遅延計算方法を用いて遅延時間
   を計算するステップとを備えた遅延時間計算方法。
10. 【請求項１０】 各々が所定の論理機能を有する複数の
    セル及びその接続関係を記述することにより検証対象の
    回路を規定した回路接続データと、前記検証対象の回路
    のレイアウトパターンを規定したレイアウトデータとを
    受け、前記回路接続データ及び前記レイアウトデータに
    基づき、前記検証対象の回路のセル間をつなぐ配線及び
    その配線上に寄生する寄生容量及び寄生抵抗を抽出し、
    前記検証対象の回路の前記複数のセルの出力信号が流れ
    る複数の出力配線それぞれに寄生容量のみを対応づけた
    容量モデルデータと、前記複数の出力配線それぞれに前
    記寄生容量及び前記寄生抵抗を対応づけた抵抗・容量モ
    デルデータとを出力するステップと、 前記回路接続データ及び前記レイアウトデータに基づ
    き、前記検証対象の回路の前記複数の出力配線の配線長
    をそれぞれ抽出して配線長データを出力するステップ
    と、 前記回路接続データ及び前記配線長データを受け、前記
    複数の出力配線それぞれの配線長と予め定められた基準
    配線長との比較結果に基づき、前記検証対象の回路の前
    記複数の出力配線それぞれに対し、配線長が基準配線長
    より長い場合に抵抗・容量モデルを指示し、そうでない
    場合に容量モデルを指示するモデル選択結果を出力する
    ステップと、 前記回路接続データ及び前記モデル選択結果に基づき、
    前記検証対象の回路の前記複数の出力配線のうち、前記
    モデル選択結果が抵抗・容量モデルを指示する出力配線
    のみに対し、配線遅延素子を挿入して配線遅延素子挿入
    済み回路接続データを出力するステップと、 前記容量モデルデータ、前記抵抗・容量モデルデータ及
    び配線遅延素子挿入済み回路接続データに基づき、前記
    配線遅延素子が挿入された出力配線及びその出力配線を
    もつセルに対し、前記抵抗・容量モデルデータを採用し
    て所定の抵抗・容量依存型遅延計算式を用いて遅延時間
    を計算し、前記配線遅延素子が挿入されていない出力配
    線及びその出力配線をもつセルに対し、前記容量モデル
    データを採用して所定の容量依存型遅延計算式を用いて
    遅延時間を計算するステップとを備えた遅延時間計算方
    法。
11. 【請求項１１】 各々が所定の論理機能を有し、トラン
    ジスタにより出力信号がドライブされる複数のセル及び
    その接続関係を記述することにより検証対象の回路を規
    定した回路接続データと、前記検証対象の回路のレイア
    ウトパターンを規定したレイアウトデータとを受け、前
    記回路接続データ及び前記レイアウトデータに基づき、
    前記検証対象の回路のセル間をつなぐ配線及びその配線
    上に寄生する寄生容量及び寄生抵抗を抽出し、前記検証
    対象の回路の前記複数のセルの出力信号が流れる複数の
    出力配線それぞれに寄生容量のみを対応づけた容量モデ
    ルデータと、前記複数の出力配線それぞれに前記寄生容
    量及び前記寄生抵抗を対応づけた抵抗・容量モデルデー
    タとを出力するステップと、 セルをドライブするトランジスタのオン抵抗値に関連し
    たオン抵抗関連データ、前記回路接続データ及び前記抵
    抗・容量モデルデータを受け、前記オン抵抗関連データ
    に基づき前記検証対象の回路の前記複数のセルそれぞれ
    のオン抵抗値を算出し、前記複数のセルそれぞれのオン
    抵抗値と当該セルの出力配線それぞれの配線抵抗値との
    関連性に基づき、前記検証対象の回路の前記複数の出力
    配線それぞれに対し、容量モデル及び抵抗・容量モデル
    のうち一方のモデルの選択を指示したモデル選択結果を
    出力するステップと、 前記回路接続データ及び前記モデル選択結果に基づき、
    前記検証対象の回路の前記複数の出力配線のうち、前記
    モデル選択結果が抵抗・容量モデルを指示する出力配線
    のみに対し、配線遅延素子を挿入して配線遅延素子挿入
    済み回路接続データを出力するステップと、 前記容量モデルデータ、前記抵抗・容量モデルデータ及
    び配線遅延素子挿入済み回路接続データに基づき、前記
    配線遅延素子が挿入された出力配線及びその出力配線を
    もつセルに対し、前記抵抗・容量モデルデータを採用し
    て所定の抵抗・容量依存型遅延計算式を用いて遅延時間
    を計算し、前記配線遅延素子が挿入されていない出力配
    線及びその出力配線をもつセルに対し、前記容量モデル
    データを採用して所定の容量依存型遅延計算式を用いて
    遅延時間を計算するステップとを備えた遅延時間計算方
    法。
12. 【請求項１２】 各々が所定の論理機能を有し、トラン
    ジスタにより出力信号がドライブされる複数のセル及び
    その接続関係を記述することにより検証対象の回路を規
    定した回路接続データと、前記検証対象の回路のレイア
    ウトパターンを規定したレイアウトデータとを受け、前
    記回路接続データ及び前記レイアウトデータに基づき、
    前記検証対象の回路のセル間をつなぐ配線及びその配線
    上に寄生する寄生容量及び寄生抵抗を抽出し、前記検証
    対象の回路の前記複数のセルの出力信号が流れる複数の
    出力配線それぞれに寄生容量のみを対応づけた容量モデ
    ルデータと、前記複数の出力配線それぞれに前記寄生容
    量及び前記寄生抵抗を対応づけた抵抗・容量モデルデー
    タとを出力するステップと、 前記検証対象の回路の前記複数の出力信号それぞれに、
    抵抗・容量モデル及び容量モデルうちの一方のモデル選
    択を指示した出力信号データを付与するステップと、 回路接続データ及び出力信号データに基づき、前記検証
    対象の回路の前記複数の出力配線のうち、抵抗・容量モ
    デルの選択を指示された出力信号に対応する出力配線に
    対して抵抗・容量モデルを指示するモデル選択結果を出
    力するステップと、 前記回路接続データ及び前記モデル選択結果に基づき、
    前記検証対象の回路の前記複数の出力配線のうち、前記
    モデル選択結果が抵抗・容量モデルを指示する出力配線
    のみに対し、配線遅延素子を挿入して配線遅延素子挿入
    済み回路接続データを出力するステップと、 前記容量モデルデータ、前記抵抗・容量モデルデータ及
    び配線遅延素子挿入済み回路接続データに基づき、前記
    配線遅延素子が挿入された出力配線及びその出力配線を
    もつセルに対し、前記抵抗・容量モデルデータを採用し
    て所定の抵抗・容量依存型遅延計算式を用いて遅延時間
    を計算し、前記配線遅延素子が挿入されていない出力配
    線及びその出力配線をもつセルに対し、前記容量モデル
    データを採用して所定の容量依存型遅延計算式を用いて
    遅延時間を計算するステップとを備えた遅延時間計算方
    法。
13. 【請求項１３】 各々が所定の論理機能を有し、トラン
    ジスタにより出力信号がドライブされる複数のセル及び
    その接続関係を記述することにより検証対象の回路を規
    定した回路接続データと、前記検証対象の回路のレイア
    ウトパターンを規定したレイアウトデータとを受け、前
    記回路接続データ及び前記レイアウトデータに基づき、
    前記検証対象の回路のセル間をつなぐ配線及びその配線
    上に寄生する寄生容量及び寄生抵抗を抽出し、前記検証
    対象の回路の前記複数のセルの出力信号が流れる複数の
    出力配線それぞれに寄生容量のみを対応づけた容量モデ
    ルデータと、前記複数の出力配線それぞれに前記寄生容
    量及び前記寄生抵抗を対応づけた抵抗・容量モデルデー
    タとを出力するステップと、 抵抗・容量モデル及び容量モデルうちの一方のモデルを
    選択する前記検証対象の回路上の信号経路を指示する信
    号経路データを付与するステップと、 前記回路接続データ及び前記信号経路データに基づき、
    前記検証対象の回路の前記複数の出力配線のうち、前記
    抵抗・容量モデルの選択を指示された信号経路上にある
    すべての出力配線に対して抵抗・容量モデルを指示する
    モデル選択結果を出力するステップと、 前記回路接続データ及び前記モデル選択結果に基づき、
    前記検証対象の回路の前記複数の出力配線のうち、前記
    モデル選択結果が抵抗・容量モデルを指示する出力配線
    のみに対し、配線遅延素子を挿入して配線遅延素子挿入
    済み回路接続データを出力するステップと、 前記容量モデルデータ、前記抵抗・容量モデルデータ及
    び配線遅延素子挿入済み回路接続データに基づき、前記
    配線遅延素子が挿入された出力配線及びその出力配線を
    もつセルに対し、前記抵抗・容量モデルデータを採用し
    て所定の抵抗・容量依存型遅延計算式を用いて遅延時間
    を計算し、前記配線遅延素子が挿入されていない出力配
    線及びその出力配線をもつセルに対し、前記容量モデル
    データを採用して所定の容量依存型遅延計算式を用いて
    遅延時間を計算するステップとを備えた遅延時間計算方
    法。