JPH09260498A - 集積回路における指定ノード間の遅延時間算出装置 - Google Patents

Abstract

(57)【要約】 【課題】 任意の指定ノード間の遅延時間を自動的に算
出する。 【解決手段】 ノード指定手段１により、セル相互の接
続関係をオペレータに提示し、オペレータはマウスまた
はキーボードにより始点ノードと終点ノードとを指定す
る。経路探索手段２は、レイアウトデータＬに基づい
て、両ノード間の経路を探索する。探索経路上の個々の
セルの遅延時間は、セルライブラリＣ内の遅延特性に基
づいてセル遅延時間算出手段３によって算出され、探索
経路上の個々のセル間配線の遅延時間は、プロセスデー
タＰおよびレイアウトデータＬを参照して、ＣＲ回路の
遅延特性に基づいて配線遅延時間算出手段４によって算
出される。探索経路上の全遅延時間は、遅延時間加算手
段５による加算結果として出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路における
指定ノード間の遅延時間算出装置、特に、スタティック
解析法に基づいて遅延時間を自動的に算出する装置に関
する。

【０００２】

【従来の技術】大規模集積回路を設計する場合、通常、
過去の設計資産として構築されたセルライブラリを利用
し、このセルライブラリ内のセルを組み合わせることに
より所望の集積回路を実現する方法が採られる。実際に
は、セルに関する種々の情報をデジタルデータとしても
ったセルライブラリが用意され、コンピュータを用いた
自動レイアウトツールにより、このセルライブラリ内の
デジタルデータを利用した回路設計作業が行われること
になる。こうして、セルの組み合わせにより大規模集積
回路の設計が完了すると、続いて、その回路動作の検証
が行われ、問題点があれば設計変更が行われる。このよ
うな回路動作の検証を行う上では、特に、回路各部の遅
延時間を考慮することが重要である。遅延時間が予想外
の値になると、当初の設計どおりの論理動作が正常に行
われなくなる可能性がある。

【０００３】一般に、大規模集積回路における任意の２
つのノード間の遅延時間を求める方法としては、ダイナ
ミック解析法とスタティック解析法とが知られている。
ダイナミック解析法は、設計した回路の物理的性質（各
層の幅、厚み、不純物濃度など）に基づいて、実際の信
号伝播過程をリアルタイムでシミュレーションする方法
であり、ＳＰＩＣＥなどの論理シミュレータを用いて行
われる。一方、スタティック解析法は、２つのノード間
の経路上に存在する各要素ごとにそれぞれ遅延時間を求
め、これらの遅延時間の総和をこの２つのノード間の遅
延時間として求める方法である。スタティック解析法で
は、ダイナミック解析法に比べて、検証精度は多少低く
なるが、コンピュータの演算負担は格段に軽減される。

【０００４】

【発明が解決しようとする課題】上述したスタティック
解析法により２つのノード間の遅延時間を求める場合、
従来は、目的となる経路を手作業で抽出し、個々の要素
の遅延時間を手作業で計算していたため、無駄が多く、
作業効率が低いという問題があった。

【０００５】そこで本発明は、集積回路における任意の
指定ノード間の遅延時間を自動的に算出することができ
る装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】

(1) 本発明の第１の態様は、予め用意されたセルライ
ブラリ内のセルを組み合わせることにより設計された集
積回路において、指定された２つのノード間の遅延時間
を算出するための装置において、設計された集積回路の
構成を示すレイアウトデータに基づいてセル相互の接続
関係をオペレータに提示し、セル間に存在する複数のノ
ードの中から始点ノードと終点ノードとを指定する情報
を入力するノード指定手段と、レイアウトデータに基づ
いて、始点ノードから終点ノードに至るまでの経路を探
索する経路探索手段と、セルライブラリ内に用意されて
いる各セルごとの遅延特性を参照することにより、探索
された経路上に存在する個々のセルごとの遅延時間を算
出するセル遅延時間算出手段と、この集積回路を実際に
製造する上で用いるプロセスデータおよび上述のレイア
ウトデータを参照することにより、セル間配線の抵抗値
および容量値を算出し、この抵抗値および容量値に基づ
いて、探索された経路上に存在する個々のセル間配線ご
との遅延時間を算出する配線遅延時間算出手段と、セル
遅延時間算出手段により算出された個々の遅延時間と、
配線遅延時間算出手段により算出された個々の遅延時間
と、を加算し、その合計を、始点ノードと終点ノードと
の間の遅延時間として出力する遅延時間加算手段と、を
設けるようにしたものである。

【０００７】(2) 本発明の第２の態様は、上述の第１
の態様に係る遅延時間算出装置において、ノード指定手
段が、セル相互の接続関係をディスプレイ画面上に表示
することによりオペレータへの提示を行い、この画面上
の１点をマウスで指定することによりノード指定を行う
第１の指定機能と、セル間ノードの各ノード名をオペレ
ータに提示し、特定のノード名をキーボードから入力す
ることによりノード指定を行う第２の指定機能と、を選
択的に実行できるように構成したものである。

【０００８】(3) 本発明の第３の態様は、上述の第１
または第２の態様に係る遅延時間算出装置において、経
路探索手段が、始点ノードから終点ノードに至るまで、
一方向に信号が流れる経路が形成されているか否かを判
断し、そのような経路が形成されていない場合には、オ
ペレータに対してエラーの通知を行う機能を有するよう
にしたものである。

【０００９】(4) 本発明の第４の態様は、上述の第１
〜第３の態様に係る遅延時間算出装置において、セル遅
延時間算出手段が、特定のセルについての遅延時間を算
出する際に、算出対象となるセルについて後段に接続さ
れた負荷容量と遅延時間との相関関係を示す情報と、こ
の算出対象となるセルの後段のセルについての入力容量
を示す情報と、をセルライブラリから抽出し、この相関
関係を用いて算出対象となるセルの遅延時間を求めるよ
うにしたものである。

【００１０】

【発明の実施の形態】以下、本発明を図示する実施形態
に基づいて説明する。図１は、一般的な大規模集積回路
の設計方法を示す概念図である。現在、一般的な集積回
路の設計は、コンピュータを用いた自動レイアウトツー
ル１０を利用して行われる。これまでの設計資産とし
て、既に多数のセルについてのセルライブラリＣが構築
されており、設計者は、このセルライブラリＣ内のセル
を組み合わせることにより、所望の集積回路を設計する
ことができる。このような設計作業を行うと、自動レイ
アウトツール１０によって、自動的にレイアウトデータ
Ｌが作成される。このレイアウトデータＬ内には、半導
体ウエハ上に形成される個々の層を示す図形レベルのデ
ータまでが含まれており、このレイアウトデータＬに基
づいて作成されるマスクパターンを用いて、実際の半導
体素子を製造することができる。

【００１１】図２は、自動レイアウトツール１０によっ
て設計された大規模集積回路２０の一例を示す概念図で
ある。通常は、図示のように、多数のセル２１が列状に
隣接して配置され、そのような列が互いに所定間隔をお
いて複数配置されることになる。そして、個々のセルと
セルとの間は、列間の空隙部に形成された配線２２によ
って連結される。図２では、説明の便宜上、５つのセル
からなるセル列を３本配置した状態が示されているが、
実際の大規模集積回路では、非常に多数のセルがこのよ
うな形態で配置され、セル相互間にも多数の配線がなさ
れることになる。もっとも、セル２１とセル間の配線２
２とによって大規模集積回路が形成されるという本質的
な部分については、図２の概念図に示されている大規模
集積回路２０も実際の大規模集積回路も変わりはない。
このような大規模集積回路２０の動作検証を行う上で、
２つのノード間の遅延時間を求める必要が生じる。本発
明は、このように予め用意されたセルライブラリ内のセ
ルを組み合わせることにより設計された大規模集積回路
２０において、指定されたノード間の遅延時間を自動的
に算出することができる装置を提供するものである。

【００１２】図３は、本発明に係る遅延時間算出装置の
基本構成を示すブロック図である。この装置の主たる構
成要素は、ノード指定手段１、経路探索手段２、セル遅
延時間算出手段３、配線遅延時間算出手段４、遅延時間
加算手段５である。これらの各手段は、実際には特定の
コンピュータソフトウエアによって実現され、図におけ
る円筒状のブロックは、これら各手段によって取り扱わ
れるデータを示している。レイアウトデータＬは、図１
で説明したように、自動レイアウトツール１０による設
計作業によって得られるデータであり、図２に示す大規
模集積回路２０の構成を示すデータである。

【００１３】ノード指定手段１は、このレイアウトデー
タＬに基づいて、セル相互の接続関係をオペレータに提
示し、セル間に存在する複数のノードの中から始点ノー
ドと終点ノードとを指定する情報を入力する機能を有す
る。この実施形態では、ディスプレイ画面上に、図２に
示すような表示を行い、オペレータに個々のセルの接続
関係を提示し、オペレータにマウスを用いてこの画面上
の１点を指定させることによりノード指定を行う第１の
指定機能と、ディスプレイ画面上に個々のノード名を表
示し、オペレータにキーボードを用いてこのノード名を
指定する入力を行わせることによりノード指定を行う第
２の指定機能とを用意してある。オペレータはいずれか
の機能を選択して、始点ノードと終点ノードとの入力を
行うことになる。

【００１４】具体的には、たとえば、図２に示すような
表示がディスプレイ画面上になされることになる。オペ
レータが第１の機能を選択した場合は、画面上に表示さ
れている配線２２上のセル間ノードＮ１〜Ｎ５の位置を
マウスで入力することにより、始点ノードおよび終点ノ
ードの指定を行うことになる。第２の機能を選択した場
合には、「Ｎ１」というような個々のノード名をキーボ
ードから入力して、始点ノードおよび終点ノードの指定
を行うことになる。

【００１５】経路探索手段２は、レイアウトデータＬに
基づいて、ノード指定手段１で指定された始点ノードか
ら終点ノードに至るまでの経路を探索する処理を実行す
る。ここでは、たとえば、図２に示す大規模集積回路２
０において、ノードＮ１が始点ノード、ノードＮ２が終
点ノードとして指定された場合を例にとって説明しよ
う。レイアウトデータＬ内には、個々のセル内の各構成
要素、それらの接続状態、信号の伝達方向などの情報が
含まれているので、経路探索手段２は、始点ノードＮ１
と終点ノードＮ２とが指定されると、このレイアウトデ
ータＬを参照することにより、始点ノードＮ１から終点
ノードＮ２へ至る経路を探索することができる。この例
の場合、ノードＮ１→セルＣ２２→ノードＮ３→セルＣ
３２→ノードＮ５→セルＣ３４→ノードＮ４→セルＣ２
５→ノードＮ２なる経路が探索されることになる。ここ
で、各ノードはセル間の配線２２に対応するものである
から、結局、このように探索された経路は、セルまたは
セル間配線によって構成されることになる。

【００１６】セル遅延時間算出手段３は、探索された経
路上に存在する個々のセルごとの遅延時間を算出する手
段である。大規模集積回路２０の設計に用いたセルライ
ブラリＣ内には、個々のセルについての遅延特性の情報
が含まれている。したがって、このセルライブラリＣを
用いれば、大規模集積回路２０を構成するすべてのセル
についての遅延特性の情報を得ることができ、この遅延
特性の情報に基づいて、各セルの上記経路に関する遅延
時間を算出することができる。上述の例の場合、経路上
にあるセルＣ２２，Ｃ３２，Ｃ３４，Ｃ２５について、
それぞれ上記経路に関する遅延時間が算出される。

【００１７】一方、配線遅延時間算出手段４は、探索さ
れた経路上に存在する個々のセル間配線ごとの遅延時間
を算出する手段である。個々のセル間配線層の平面的な
図形データは、レイアウトデータＬ内に含まれている。
そこで、この大規模集積回路２０を実際に製造する上で
用いるプロセスデータＰ（各配線層のシート抵抗値、単
位容量値などの他、セル内に存在する各トランジスタを
構成する各層の厚みや不純物濃度などを指定するデー
タ）と、レイアウトデータＬ内の平面的な図形データと
を参照すれば、個々のセル間配線層の電気抵抗値および
静電容量値を演算により算出することができる。セル間
配線層について、このような寄生抵抗値および寄生容量
値が求まれば、一般的なＣＲ遅延回路における遅延時間
の算出手法を適用して、個々の配線ごとの遅延時間の算
出が可能になる。上述の例の場合、ノードＮ３，Ｎ５，
Ｎ４に対応する個々の配線ごとの遅延時間が算出され
る。

【００１８】遅延時間加算手段５は、セル遅延時間算出
手段３によって算出された遅延時間と、配線遅延時間算
出手段４によって算出された遅延時間とを加算し、全経
路の遅延時間の合計を求め、この合計遅延時間を、始点
ノードから終点ノードに至る経路の遅延時間として出力
する機能を有する。上述の例の場合、セル遅延時間算出
手段３によって算出されたセルＣ２２，Ｃ３２，Ｃ３
４，Ｃ２５のそれぞれの遅延時間と、配線遅延時間算出
手段４によって算出されたノードＮ３，Ｎ５，Ｎ４に対
応する個々の配線ごとの遅延時間との全合計が求めら
れ、始点ノードＮ１から終点ノードＮ２に至る経路の遅
延時間として出力されることになる。

【００１９】図４は、図３に示す装置による遅延時間算
出処理の手順を示す流れ図である。この手順は、前段の
ノード指定処理と後段の遅延時間算出処理とによって構
成される。まず、ステップＳ１において、オペレータは
ノード指定方法を選択する。前述したように、ノード指
定手段１は、マウスによる表示画面上でのノード指定機
能と、キーボードによるノード名入力によるノード指定
機能とを有している。前者が選択された場合には、ステ
ップＳ２においてマウスを用いたノード指定が行われ、
後者が選択された場合には、ステップＳ３においてキー
ボードを用いたノード指定が行われる。こうして、始点
ノードおよび終点ノードの指定が完了すると、ステップ
Ｓ４において、経路探索が行われる。この経路探索処理
では、前述したように、レイアウトデータＬを参照しな
がら、始点ノードから終点ノードに至る経路が探索され
る。続くステップＳ５では、この経路探索処理の結果、
始点ノードと終点ノードとが連続しているか否かが判断
され、連続していない場合には、ステップＳ６におい
て、オペレータにエラーを通知する処理が実行され、ス
テップＳ１へと戻ることになる。

【００２０】なお、ステップＳ５における判断処理は、
始点ノードと終点ノードとが単に電気的に連続している
か否かの判断を行うだけでなく、信号の伝達方向をも考
慮して、両ノード間が連続しているか否かが判断され
る。たとえば、図５に示すように、ノードＮ１１→Ｎ１
２→Ｎ１５という信号の流れと、ノードＮ１３→Ｎ１４
→Ｎ１５という信号の流れとが定義されており、更にノ
ードＮ１５→Ｎ１６という信号の流れが定義されていた
場合、始点ノードをＮ１１とし終点ノードをＮ１６とす
る指定や、始点ノードをＮ１３とし終点ノードをＮ１６
とする指定を行った場合には、ノード間は連続と判断さ
れるが、始点ノードをＮ１１とし終点ノードをＮ１３と
する指定を行ったような場合には、両ノード間は信号の
伝達方向を考慮することにより不連続と判断されること
になる。要するに、始点ノードから終点ノードに至るま
で、一方向に信号が流れる経路が形成されているか否か
が判断され、そのような経路が形成されていない場合に
は、ステップＳ６において、オペレータに対するエラー
通知処理が行われることになる。

【００２１】こうして、前段のノード指定処理が完了す
ると、続いて、後段の遅延時間算出処理が実行される。
すなわち、まずステップＳ７において、始点ノードから
順に経路をたどり、算出対象となるセルもしくは配線を
選択する。ここで、セルが選択された場合には、ステッ
プＳ８からステップＳ９へと進み、セル遅延時間算出手
段３によって、選択されたセルについての遅延時間が算
出される。一方、配線が選択された場合には、ステップ
Ｓ８からステップＳ１０へと進み、ステップＳ１０にお
いて、プロセスデータＰを参照することにより、選択さ
れた配線についての抵抗値および容量値が算出され、続
くステップＳ１１において、配線遅延時間の算出が行わ
れる。

【００２２】こうして算出された遅延時間は、ステップ
Ｓ１２において累積加算されてゆき、このような処理が
ステップＳ１３を経て繰り返し実行され、終点ノードま
で到達したら、全処理は完了する。前述した具体例の場
合、まず、ステップＳ７において、セルＣ２２が選択さ
れ、ステップＳ９において、セルＣ２２の遅延時間が算
出され、この遅延時間がステップＳ１２における累積加
算処理の初期値となる。続いて、ステップＳ１３からス
テップＳ７へと戻り、今度はノードＮ３に対応する配線
が選択され、ステップＳ１０，Ｓ１１において、この配
線の遅延時間が算出され、ステップＳ１２において、初
期値に累積加算される。続いて、再びステップＳ１３か
らステップＳ７へと戻り、セルＣ３２が選択されること
になる。以下、同様に処理が繰り返され、セルＣ２５に
ついての遅延時間が加算された時点で、全処理が完了す
ることになる。このときの最終累積加算値が、始点ノー
ドＮ１から終点ノードＮ２までのノード間遅延時間とし
て出力されることになる。

【００２３】なお、本発明に係る装置では、セル遅延時
間の算出は、セルライブラリＣ内の遅延特性を参照した
スタティック解析法に基づいて行っているが、より精度
の高いセル遅延時間を算出するためには、セル遅延時間
算出手段３において、特定のセルについての遅延時間を
算出する際に、算出対象となるセルについて後段に接続
された負荷容量と遅延時間との相関関係を示す情報と、
この算出対象となるセルの後段のセルについての入力容
量を示す情報と、をセルライブラリＣから抽出し、この
相関関係を用いて算出対象となるセルの遅延時間を求め
るようにすることも可能である。通常、セルの遅延時間
は、その後段に接続される別なセルの負荷容量によって
異なる。たとえば、図２において、セルＣ２２について
の遅延時間を算出する場合を考えると、この算出対象と
なるセルの後段に接続される要素（ノードＮ３に対応す
る配線、セルＣ３２、など）の負荷容量によって、算出
対象となるセルＣ２２自身の遅延時間も変化する。図６
は、算出対象セルの遅延時間と後段の負荷容量との一般
的な相関関係を示すグラフであり、後段の負荷容量が増
加すると、遅延時間も増加するような相関関係が得られ
るのが一般的である。そこで、個々のセルについて、こ
の図６に示すような相関関係を示す情報を含んだセルラ
イブラリＣを用意しておけば、後段に接続される要素の
負荷容量をも考慮したより正確なセル遅延時間の算出が
可能になる。

【００２４】もっとも、大まかな遅延時間を求める目的
でこの装置を用いるのであれば、後段の負荷容量を考慮
に入れない算出処理を行っても支障はなく、本発明にお
いて、このような後段の負荷容量を考慮することは必ず
しも必要な条件ではない。

【００２５】

【発明の効果】以上のとおり本発明に係る指定ノード間
の遅延時間算出装置によれば、集積回路における任意の
指定ノード間の遅延時間を自動的に算出することができ
るようになる。

【図面の簡単な説明】

【図１】一般的な大規模集積回路の設計方法を示す概念
図である。

【図２】自動レイアウトツールによって設計された大規
模集積回路の一例を示す概念図である。

【図３】本発明に係る遅延時間算出装置の基本構成を示
すブロック図である。

【図４】図３に示す装置による遅延時間算出処理の手順
を示す流れ図である。

【図５】図４に示す流れ図のステップＳ５におけるノー
ド間の連続判断の方法を説明するためのノード結合図で
ある。

【図６】算出対象セルの遅延時間と後段の負荷容量との
一般的な相関関係を示すグラフである。

【符号の説明】 １…ノード指定手段 ２…経路探索手段 ３…セル遅延時間算出手段 ４…配線遅延時間算出手段 ５…遅延時間加算手段 １０…自動レイアウトツール ２０…大規模集積回路 ２１…セル ２２…セル間の配線 Ｃ…セルライブラリ Ｃ１１〜Ｃ３５…個々のセル Ｌ…レイアウトデータ Ｎ１〜Ｎ５，Ｎ１１〜Ｎ１６…ノード Ｐ…プロセスデータ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 予め用意されたセルライブラリ内のセル
   を組み合わせることにより設計された集積回路におい
   て、指定された２つのノード間の遅延時間を算出するた
   めの装置であって、 前記集積回路の構成を示すレイアウトデータに基づいて
   セル相互の接続関係をオペレータに提示し、セル間に存
   在する複数のノードの中から始点ノードと終点ノードと
   を指定する情報を入力するノード指定手段と、 前記レイアウトデータに基づいて、前記始点ノードから
   前記終点ノードに至るまでの経路を探索する経路探索手
   段と、 前記セルライブラリ内に用意されている各セルごとの遅
   延特性を参照することにより、探索された経路上に存在
   する個々のセルごとの遅延時間を算出するセル遅延時間
   算出手段と、 前記集積回路を実際に製造する上で用いるプロセスデー
   タおよび前記レイアウトデータを参照することにより、
   セル間配線の抵抗値および容量値を算出し、この抵抗値
   および容量値に基づいて、探索された経路上に存在する
   個々のセル間配線ごとの遅延時間を算出する配線遅延時
   間算出手段と、 前記セル遅延時間算出手段により算出された個々の遅延
   時間と、前記配線遅延時間算出手段により算出された個
   々の遅延時間と、を加算し、その合計を、前記始点ノー
   ドと前記終点ノードとの間の遅延時間として出力する遅
   延時間加算手段と、 を備えることを特徴とする集積回路における指定ノード
   間の遅延時間算出装置。
2. 【請求項２】 請求項１に記載の遅延時間算出装置にお
   いて、 ノード指定手段が、セル相互の接続関係をディスプレイ
   画面上に表示することによりオペレータへの提示を行
   い、この画面上の１点をマウスで指定することによりノ
   ード指定を行う第１の指定機能と、セル間ノードの各ノ
   ード名をオペレータに提示し、特定のノード名をキーボ
   ードから入力することによりノード指定を行う第２の指
   定機能と、を選択的に実行できるように構成されている
   ことを特徴とする集積回路における指定ノード間の遅延
   時間算出装置。
3. 【請求項３】 請求項１または２に記載の遅延時間算出
   装置において、 経路探索手段が、始点ノードから終点ノードに至るま
   で、一方向に信号が流れる経路が形成されているか否か
   を判断し、そのような経路が形成されていない場合に
   は、オペレータに対してエラーの通知を行う機能を有す
   ることを特徴とする集積回路における指定ノード間の遅
   延時間算出装置。
4. 【請求項４】 請求項１〜３のいずれかに記載の遅延時
   間算出装置において、 セル遅延時間算出手段が、特定のセルについての遅延時
   間を算出する際に、算出対象となるセルについて後段に
   接続された負荷容量と遅延時間との相関関係を示す情報
   と、この算出対象となるセルの後段のセルについての入
   力容量を示す情報と、をセルライブラリから抽出し、前
   記相関関係を用いて算出対象となるセルの遅延時間を求
   めることを特徴とする集積回路における指定ノード間の
   遅延時間算出装置。