JPH07176534A - バンプ並びにその製造方法及び製造装置 - Google Patents

バンプ並びにその製造方法及び製造装置

Info

Publication number
JPH07176534A
JPH07176534A JP5317587A JP31758793A JPH07176534A JP H07176534 A JPH07176534 A JP H07176534A JP 5317587 A JP5317587 A JP 5317587A JP 31758793 A JP31758793 A JP 31758793A JP H07176534 A JPH07176534 A JP H07176534A
Authority
JP
Japan
Prior art keywords
bump
conductive material
outer diameter
substrate
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5317587A
Other languages
English (en)
Other versions
JP2687856B2 (ja
Inventor
Takashi Tanaka
敬 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5317587A priority Critical patent/JP2687856B2/ja
Priority to US08/339,680 priority patent/US5508561A/en
Priority to US08/467,386 priority patent/US5633204A/en
Publication of JPH07176534A publication Critical patent/JPH07176534A/ja
Application granted granted Critical
Publication of JP2687856B2 publication Critical patent/JP2687856B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Abstract

(57)【要約】 【目的】半導体チップをバンプを用いて信頼性の高い、
かつ交換の容易な配線基への接続を行う。 【構成】半導体チップ1のAI電極2に、上面の中央部
に突起を有する第1バンプ3を固着し、第1バンプ3上
に第1バンプ3よりも径の小さい金属粒子を含む樹脂材
料またははんだによりなる第2バンプ4を被せる。配線
基板5上の基板電極6への接続は第2バンプ4を変形さ
せ、必要により加熱する。 【効果】第2バンプは第1バンプよりも径が小さいた
め、狭ピッチの接続においても隣接する配線とのショー
トなどの接続不良の発生を防げる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップ等の電子
部品を配置基板と電気的に接続するために半導体基板な
どに設けられる電極上に形成されるバンプ及びその製造
方法及び製造装置に関する。
【0002】
【従来の技術】従来の半導体チップのバンプを図7に示
す。図7(a)〜(c)はバンプ3上に設ける導電性樹
脂材料の形成方法を示し、図7(d)は配線基板上にバ
ンプを用いて搭載した半導体チップを示す。
【0003】図7(a)に示すように半導体チップ1の
Al電極1上にバンプ3’が設けられている。平坦なガ
ラス基板21上に厚さ20〜30μmの導電性樹脂膜7
を形成し、その膜7に上から半導体チップ1のバンプ
3’を押し当てる(図7(b))。その後半導体チップ
1を上昇させてバンプ3’を導電性樹脂膜から離すとバ
ンプ3’上に導電性樹脂材料22が付着する(図7
(c))。この付着した樹脂材22は、バンプ3’の径
と同じ、もしくはより大きい径で付着し、さらに半導体
チップ1をガラス基板21上の膜7に押し付けたときに
バンプ3’の周囲の導電性樹脂膜7に盛り上がり23が
生じ、盛り上がり方によってバンプ3’へ付着する導電
性樹脂材料22の量がばらつく。
【0004】図7(d)に示すように半導体チップ1を
配線基板上5に搭載するとバンプ3’上の付着樹脂材料
22は配線基板5上に広がり、半導体チップ1と配線基
板5との機械的、電気的接続を行う。
【0005】また導電性樹脂材料をバンプ上に形成する
従来の第2の方法は「特開平1−143291」の様な
方法がある。この方法は図8に示すようにメタルマスク
10の開口部9に導電性樹脂材料7をあらかじめ充填し
ておき、この開口部9を半導体チップ1のバンプ3’に
位置合わせした後に、導入口24からの高圧空気の噴出
により導電性樹脂材料7をバンプ3’上に付着させる方
法である。
【0006】
【発明が解決しようとする課題】図7に示した従来の半
導体チップのバンプは、半導体チップ1のAl電極2上
のバンプ3’に付着する導電性樹脂材料22の径は、バ
ンプ3’の径に対してほぼ同じかもしくは大きくなって
いる。これはバンプ3’を直接導電樹脂材料膜7に浸し
てしまうことにより大きくなる。この半導体チップ1を
基板電極6へ接続すると、導電樹脂材料22はさらに広
がり、電極6が狭ピッチで設けられていると導電性樹脂
22により隣接する電極がショートしやすくなるといっ
た問題点があった。また半導体チップ1の不良により半
導体チップ1を交換する場合に、導電樹脂材料22の付
着している面積が広いため、半導体チップ1を配線基板
5から剥離した際に、基板電極6と半導体チップ1の両
方へのダメージが大きくなるといった問題点があった.
図8に示した従来の方法では、付着する導電性樹脂材料
がバンプ3’の側面に回り込み、バンプ3’の上部に安
定して形成することが難しいといった問題点があった。
【0007】
【課題を解決するための手段】本発明のバンプは、基板
の電極上に底面が固定されたほぼ円筒形状で上面の中央
部に突起を有する導電性材料からなる第1バンプと、こ
の第1バンプ上に前記突起を覆うように形成され外径が
前記第1バンプの外径よりも小さい導電性材料からなる
第2バンプとを備えている。
【0008】本発明は、基板に設けられた電極に底面が
固着されほぼ円筒形状で上面の中央部に突起を有する第
1の導電性材料からなる第1バンプ上に前記突起を覆う
ように外径が前記第1バンプの外径より小さい第2の導
電性材料からなる第2バンプを形成するバンプの製造方
法において、液状の前記第2の導電性材料の液面に接し
て前記基板上の前記第1バンプに対応して外径が前記第
1バンプの外径より小さい開口部を配置したマスクを置
き、前記突起を前記開口部に挿入させて前記第1バンプ
を前記マスクに押し当てから前記第1バンプが前記第2
の導電性材料の液面から離れるように前記基板を引き上
げて前記第1バンプの先端部に前記第2の導電性材料を
付着させて前記第2バンプを形成することを特徴とす
る。
【0009】本発明は基板に設けられた電極に底面が固
着されほぼ円筒形状で上面の中央部に突起を有する第1
の導電性材料からなる第1バンプ上に前記突起を覆うよ
うに外径が前記第1バンプの外径より小さい第2の導電
性材料からなる第2バンプを形成するバンプの製造方法
において、前記基板上の前記第1バンプに対応して外径
が前記第1バンプの外径より小さい開口部が配置され水
平に置かれたマスクの下側に満たされた液状の前記第2
の導電性材料を加圧して前記開口部に前記第2の導電性
材料の隆起を形成し、この隆起に前記第1バンプの前記
突起を沈みこませてから前記第1バンプが前記隆起から
離れるよう前記基板を引き上げて前記第1バンプの先端
部に前記第2の導電性材料を付着させて前記第2バンプ
を形成することを特徴とする。
【0010】本発明は基板に設けられた電極に底面が固
着されほぼ円筒形状で上面の中央部に突起を有する第1
の導電性材料からなる第1バンプ上に前記突起を覆うよ
うに外径が前記第1バンプの外径より小さい第2の導電
性材料から第2バンプを形成するためのバンプの製造装
置において、液状の前記第2の導電性材料を収容する材
料槽と、この 材料槽の上面を覆い前記基板上の前記第
1バンプに対応して開口部が配置された水平なマスク
と、前記第2の導電性材料を貯蔵するシリンジと、前記
シリンジから前記材料槽への前記第2の導電性材料の供
給及び前記材料槽内の前記第2の導電性材料の加圧を制
御するディスペンサとを備えている。
【0011】
【実施例】次に、本発明について図面を参照して説明す
る。
【0012】図1(a)は本発明の一実施例のバンプを
示す断面図である。
【0013】半導体チップ1のAl電極2へAu、C
u、Pd、Ni等の金属で構成される直径が50〜80
μm、突起を含まない部分の高さが30〜50μmの上
部に突起を有する第1バンプ3が形成されており、第1
バンプ3上に導電性樹脂材料またははんだよりなる第2
バンプ4が形成されている。第1バンプ3の形状は図1
(c)に示すように、突起を除く部分がほぼ円筒上にな
っており、その上面の中央部に突起3aを有している。
突起3aの回りは環状の平面3bとなっている。突起3
aの直径は20〜40μm、高さは10〜30μmの範
囲である。
【0014】第2バンプ4は図1(d)に示すように第
1バンプ3のドーナツ上の平面3bの上に形成され、第
1バンプ3の突起3aを覆い隠すように形成されてい
る。第2バンプ4は第1バンプ3よりも体積が小さく、
かつ第2バンプ4の直径は第1バンプ3の径の40〜8
0%の大きさになっている。
【0015】図1(b)は半導体チップ1を配線基板5
上に搭載したものの断面図であり、バンプの枝葉形態を
示すものである。半導体チップ1はガラスエポキシやセ
ラミックの配線基板5に位置合わせして搭載され、バン
プを介して配線基板5との接続を行う。第2バンプ4は
基板電極6へ押し付けられ変形している。この第2バン
プ4の変形により、第1バンプ3の高さのばらつきや配
線基板5の反りにより発生する半導体チップ1と配線基
板5との間隙量のばらつきを吸収し、半導体チップ1上
の前記バンプと基板電極6との接続を可能にしている。
第2バンプ4は高さ方向が圧縮されてつぶれるように変
形するため、配線基板5接続後の第1バンプ4の径は接
続前よりも大きくなっている。しかし、第2バンプ4の
径は第1バンプ3の径よりも小さく形成しているため、
変形後の第2バンプ4のけいも第1バンプ3の径程度の
大きさであり、隣接するAl電極2、配線電極6とのシ
ョートは発生しない。
【0016】第2バンプ4が導電樹脂材料からなる場合
は、基板電極6との接続後、第2バンプ4を加熱硬化さ
せ電気的接続をとる。ここで使用する導電性樹脂材料は
例えば住友ベークライト社製の1085Xのようなエキ
ポシ樹脂を基材とし、Ag粉、AgPd合金粉、Pdメ
ッキAg粉、PdメッキNi粉などの金属粒子を分散さ
せたものである。また、導電性樹脂材料の変わりに、は
んだを用いることも可能である。はんだは、SnPb、
SnPbAg、SnAg、PbIn等がある。はんだの
場合は配線基板5との接続時に、配線基板5を加熱しは
んだを溶融させて接続させる。
【0017】図2は第1バンプ3上に第2バンプ4を形
成する製造装置を示す断面図であり、図3(a)〜
(c)は製造工程の流れを表す図である。ここでは第2
バンプを導電性樹脂材料を使用した場合について述べ
る。
【0018】第2バンプ4の材料である、導電性樹脂材
料25は液体で樹脂材料槽8内に満たされており、その
液面高さには、半導体チップ1の第1バンプ3と同位置
に配置されかつ第1バンプ3の直径よりも小さいが突起
3dを通すことのできる円形の開口部9を有するメタル
マスク10が固定されている。樹脂材料槽8の下部に
は、導電性樹脂材料25の補充を行う補充口11が設け
られており、補充口11にはシリンジ12が接続されて
おり、シリンジ12内には補充用の導電性樹脂材料25
が収納されている。導電性樹脂材料25の補充はディス
ペンサ13にてコントロールする。
【0019】次に製造工程を順を追って説明する。第1
バンプの製造工程は、従来技術と同じく銅等のワイヤに
よるボールボンディング技術により形成されるのでここ
では説明を省略する。
【0020】図3(a)のようにAl電極2の位置を開
口部9に合わせた状態から半導体チップ1を下降させメ
タルますク10の開口部9へ第1バンプ3を押し当て、
第1バンプ3の突起3(a)を開口部9に挿入する(図
3(b))。その後半導体チップ1を上昇させると第1
バンプ3の先端に導電性樹脂材料25による第2バンプ
4が形成される(図3(c))。第2バンプ4に使用さ
れた分の導電性樹脂材料25はディスペンサ13の制御
により補充され樹脂材料槽は図3(a)のもとの状態に
戻る。
【0021】導電性樹脂材料25の替わりにはんだを使
用する場合は、図2と同様に開口部9を有するメタルマ
スクを設けたはんだ槽に入れたはんだをヒーターで溶融
させて、図3に示すのと同様は方法で第2バンプの形成
を行う。
【0022】第1バンプ3上に第2バンプ4を形成する
他の方法を図4に示す。図2に示す製造装置において、
ディスペンサ13によりシリンジ12および樹脂材料槽
8内の導電性樹脂材料25を加圧し、メタルマスク10
の開口部9へ導電性樹脂材料25の隆起15を形成する
(図4(a))。Al電極2の位置を開口部9に合わせ
て半導体チップ1を下降させ樹脂材料隆起15へ第1バ
ンプ3を押し当て、第1バンプ3の先端の突起3aを樹
脂材料隆起15に沈み込ませる(図4(b))。その後
半導体チップ1を上昇させると第1バンプ3の先端に導
電性樹脂材料7によるバンプ4が形成される(図4
(c))。第2バンプ4に使用された分、樹脂材料隆起
15は低くなるが、ディスペンサ13により加圧し樹脂
材料隆起15は図4(a)に示す元の状態に戻る。この
方法においても導電性樹脂材料25のかわりにはんだを
使用することができる。本発明の半導体装置は、半導体
チップ1のAl電極2上の第1バンプ3に形成される第
2バンプ4は、第1バンプ3の直径に対して40〜80
%の大きさにしているため、半導体チップ1を基板電極
へ接続したときに第2バンプ4が変形しても第2バンプ
4は、第1バンプ3もしくはAl電極2の接続ピッチと
比較して小さいため、隣接する電極とのショートが発生
しないため狭ピッチ接続に適しているといったメリット
を有する。
【0023】具体的なデータを以下に示す。図5は本発
明による半導体チップ1の第2バンプ4の径と剥離強度
およびショートの発生率の関係を表したものである。図
6(a)〜(c)は第2バンプ4が種々の大きさの場合
の第1バンプ3と第2バンプ4の平面拡大図である。図
6(a)は、第2バンプ4の径が第1バンプ3の径の9
0%である場合で、この場合は図5に示す通り、1バン
プ当たりの剥離強度は十分であるが、隣接する電極との
ショートが発生することがある。
【0024】図6(b)は、第2バンプ4の径が第1バ
ンプ3の径の50%である場合で、この場合は図5によ
れば剥離強度は図6(a)の場合に比べてやや小さいが
実用には十分な値を得ており、隣接する電極とのショー
トも発生しない。図6(c)は、第2バンプ4の径が第
1バンプ3の径の30%である場合で、この場合は図5
によれば隣接する電極とのショーは発生していないが剥
離強度は不足している以上により第2バンプ4の径は第
1バンプの径の40〜80%が適正な範囲である。
【0025】
【発明の効果】以上説明したように本発明は、基板の隣
接する電極とショートが発生しないため狭ピッチの電極
を用いた接続に適している。
【0026】また半導体チップ等の不良により半導体チ
ップなどを交換する場合に、変形した第2バンプの付着
している面積が狭いため、半導体チップ等を剥離した際
の基板電極と半導体チップ等へのダメージが小さく、か
つ、半導体チップ等の剥離後の配線基板上の第2バンプ
の残量が少なく、除去作業が容易になるといった効果を
有する。
【0027】また本発明のバンプの製造方法により、一
定体積の第2バンプが安定にかつ容易に形成できるとい
う効果を有する。
【0028】また本発明のバンプの製造装置では第2の
導電性材料がメタルマスクの開口部以外は空気に触れて
いないため、第2の導電性材料が導電樹脂材料の場合に
溶剤が揮発しにくく、粘度等の特性が変化しにくいとい
う硬化を有する。
【0029】またメタルマスクの開口部を介して第2バ
ンプを形成するため、半導体チップの他の部分に第2バ
ンプ材料が付着するという不良が発生しないという効果
を有する。
【図面の簡単な説明】
【図1】(a)は本発明のバンプの一実施例を示す断面
図であり、(b)は(a)に示す実施例を配線基板と接
続した状態を示す断面図である。(c)は(a)に示す
実施例の一部の第1バンプ3の拡大斜視図、(b)は
(a)に示す実施例の拡大斜視図である。
【図2】本発明のバンプの製造方装置の一実施例を示す
構成図である。
【図3】本発明のバンプの製造方法の一実施例の工程の
流れを表す図である。
【図4】本発明のバンプの製造方法の他の実施例の工程
の流れを表す図である。
【図5】図1に示す実施例の第2バンプの径と接続特性
の関係について表した図である。
【図6】図1に示す実施例の第1バンプと種々の大きさ
にした第2バンプの平面拡大図である。
【図7】(a)〜(c)は従来のバンプの製造方法を工
程順に表す図である。(d)は配線基板5の基板電極に
接続した従来のバンプを示す断面図である。
【図8】従来の他のバンプの製造方法を示す図である。
【符号の説明】
1 半導体チップ 2 AI電極 3 第1バンプ 3a 突起 3b ドーナツ上平面 4 微小第2バンプ 5 配線基板 6 基板電極 7 導電性樹脂材料 8 樹脂材料槽 9 開口部 10 メタルマスク 11 補充口 12 シリンジ 13 ディスペンサ 14 ヒーター 15 樹脂材料隆起 21 ガラス基板 22 付着樹脂材料 23 樹脂材料盛り上がり 24 高圧空気導入口 25 導電性樹脂材料

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板の電極上に底面が固定されたほぼ円
    筒形状で上面の中央部に突起を有する導電性材料からな
    る第1バンプと、この第1バンプ上に前記突起を覆うよ
    うに形成され外径が前記第1バンプの外径よりも小さい
    導電性材料からなる第2バンプとを含むことを特徴とす
    るバンプ。
  2. 【請求項2】 第2バンプの外径は第1バンプの外径の
    40〜80%である請求項1記載のバンプ。
  3. 【請求項3】 第2バンプが導電樹脂材料からなる請求
    項1又は2記載のバンプ。
  4. 【請求項4】 第2バンプがはんだからなる請求項1又
    は2記載のバンプ。
  5. 【請求項5】 基板は半導体チップである請求項1,
    2,3又は4記載のバンプ。
  6. 【請求項6】 基板に設けられた電極に底面が固着され
    ほぼ円筒形状で上面の中央部に突起を有する第1の導電
    性材料からなる第1バンプ上に前記突起を覆うように外
    径が前記第1バンプの外径より小さい第2の導電性材料
    からなる第2バンプを形成するバンプの製造方法におい
    て、 液状の前記第2の導電性材料の液面に接して前記基板上
    の前記第1バンプに対応して外径が前記第1バンプの外
    径より小さい開口部を配置したマスクを置き、前記突起
    を前記開口部に挿入させて前記第1バンプを前記マスク
    に押し当てから前記第1バンプが前記第2の導電性材料
    の液面から離れるように前記基板を引き上げて前記第1
    バンプの先端部に前記第2の導電性材料を付着させて前
    記第2バンプを形成することを特徴とするバンプの製造
    方法。
  7. 【請求項7】 基板に設けられた電極に底面が固着され
    ほぼ円筒形状で上面の中央部に突起を有する第1の導電
    性材料からなる第1バンプ上に前記突起を覆うように外
    径が前記第1バンプの外径より小さい第2の導電性材料
    からなる第2バンプを形成するバンプの製造方法におい
    て、 前記基板上の前記第1バンプに対応して外径が前記第1
    バンプの外径より小さい開口部が配置され水平に置かれ
    たマスクの下側に満たされた液状の前記第2の導電性材
    料を加圧して前記開口部に前記第2の導電性材料の隆起
    を形成し、この隆起に前記第1バンプの前記突起を沈み
    こませてから前記第1バンプが前記隆起から離れるよう
    前記基板を引き上げて前記第1バンプの先端部に前記第
    2の導電性材料を付着させて前記第2バンプを形成する
    ことを特徴とするバンプの製造方法。
  8. 【請求項8】 基板に設けられた電極に底面が固着され
    ほぼ円筒形状で上面の中央部に突起を有する第1の導電
    性材料からなる第1バンプ上に前記突起を覆うように外
    径が前記第1バンプの外径より小さい第2の導電性材料
    から第2バンプを形成するためのバンプの製造装置にお
    いて、 液状の前記第2の導電性材料を収容する材料槽と、この
    材料槽の上面を覆い前記基板上の前記第1バンプに対応
    して開口部が配置された水平なマスクと、前記第2の導
    電性材料を貯蔵するシリンジと、前記シリンジから前記
    材料槽への前記第2の導電性材料の供給及び前記材料槽
    内の前記第2の導電性材料の加圧を制御するディスペン
    サとを含むことを特徴とするバンプの製造装置。
  9. 【請求項9】 第2の導電性材料ははんだで材料槽内の
    はんだを加熱するヒーターを備えた請求項8記載のバン
    プの製造装置。
JP5317587A 1993-11-15 1993-12-17 バンプの製造方法及び製造装置 Expired - Fee Related JP2687856B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5317587A JP2687856B2 (ja) 1993-12-17 1993-12-17 バンプの製造方法及び製造装置
US08/339,680 US5508561A (en) 1993-11-15 1994-11-14 Apparatus for forming a double-bump structure used for flip-chip mounting
US08/467,386 US5633204A (en) 1993-11-15 1995-06-06 Method and apparatus for forming bump structure used for flip-chip mounting, the bump structure and the flip-chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5317587A JP2687856B2 (ja) 1993-12-17 1993-12-17 バンプの製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JPH07176534A true JPH07176534A (ja) 1995-07-14
JP2687856B2 JP2687856B2 (ja) 1997-12-08

Family

ID=18089900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5317587A Expired - Fee Related JP2687856B2 (ja) 1993-11-15 1993-12-17 バンプの製造方法及び製造装置

Country Status (1)

Country Link
JP (1) JP2687856B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0753890A3 (en) * 1995-07-14 1997-03-05 Matsushita Electric Ind Co Ltd Electrode structure for semiconductor device, method of making the same, and mounted body comprising a semiconductor device
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
US6177730B1 (en) 1997-09-10 2001-01-23 Fujitsu Limited Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
US6744122B1 (en) 1999-10-04 2004-06-01 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6786385B1 (en) 1997-09-08 2004-09-07 Fujitsu Limited Semiconductor device with gold bumps, and method and apparatus of producing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228935A (ja) * 1988-07-19 1990-01-31 Omron Tateisi Electron Co 実装用接合金属粒の形成法
JPH04214631A (ja) * 1990-12-12 1992-08-05 Matsushita Electron Corp バンプ電極の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228935A (ja) * 1988-07-19 1990-01-31 Omron Tateisi Electron Co 実装用接合金属粒の形成法
JPH04214631A (ja) * 1990-12-12 1992-08-05 Matsushita Electron Corp バンプ電極の形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0753890A3 (en) * 1995-07-14 1997-03-05 Matsushita Electric Ind Co Ltd Electrode structure for semiconductor device, method of making the same, and mounted body comprising a semiconductor device
US6603207B2 (en) 1995-07-14 2003-08-05 Matsushita Electric Industrial Co., Ltd. Electrode structure for semiconductor device, method for forming the same, mounted body including semiconductor device and semiconductor device
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
US6786385B1 (en) 1997-09-08 2004-09-07 Fujitsu Limited Semiconductor device with gold bumps, and method and apparatus of producing the same
US6177730B1 (en) 1997-09-10 2001-01-23 Fujitsu Limited Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
US6291269B1 (en) 1997-09-10 2001-09-18 Fujitsu Limited Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
US6744122B1 (en) 1999-10-04 2004-06-01 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device

Also Published As

Publication number Publication date
JP2687856B2 (ja) 1997-12-08

Similar Documents

Publication Publication Date Title
US5633204A (en) Method and apparatus for forming bump structure used for flip-chip mounting, the bump structure and the flip-chip
JP3239335B2 (ja) 電気的接続用構造体の形成方法およびはんだ転写用基板
US6555764B1 (en) Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor
WO2006126361A1 (ja) ハンダバンプ形成方法および半導体素子の実装方法
JP4186756B2 (ja) 回路基板及びその製造方法
JP4097378B2 (ja) 電子部品の実装方法及びその装置
JP2687856B2 (ja) バンプの製造方法及び製造装置
KR100432325B1 (ko) 전극형성방법 및 그에 이용되는 범프 전극 피형성체
EP0544305A2 (en) Method of forming a contact bump using a composite film
JPH0997816A (ja) 半導体装置の実装方法および実装構造
JPH08340001A (ja) はんだバンプ形成方法及び装置
JP5036397B2 (ja) チップ内蔵基板の製造方法
JPH09246319A (ja) フリップチップ実装方法
JPH03108734A (ja) 半導体装置及びその製造方法
JPH0957432A (ja) 半田供給用キャリア
JP3211325B2 (ja) 電子部品の製造方法、及び装置、並びに実装方法。
JP3961876B2 (ja) 半導体装置用はんだバンプの製造方法
JP2010062589A (ja) 電子部品の実装方法
JP4459258B2 (ja) 電子部品の実装方法
JPH08203909A (ja) 半導体素子のバンプ形成方法
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
JP3752836B2 (ja) 電子部品のボンディング方法
JP2001257457A (ja) 電子部品、回路基板または半導体デバイスへの導電材料供給方法
JPH05102251A (ja) Tabテープ及びその製造方法並びに該tabテープを用いたicチツプの実装方法
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970722

LAPS Cancellation because of no payment of annual fees