JP3752836B2 - 電子部品のボンディング方法 - Google Patents
電子部品のボンディング方法 Download PDFInfo
- Publication number
- JP3752836B2 JP3752836B2 JP11531698A JP11531698A JP3752836B2 JP 3752836 B2 JP3752836 B2 JP 3752836B2 JP 11531698 A JP11531698 A JP 11531698A JP 11531698 A JP11531698 A JP 11531698A JP 3752836 B2 JP3752836 B2 JP 3752836B2
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bump
- electronic component
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バンプ及びそのバンプを用いた電子部品のボンディング方法に関する。
【０００２】
【従来の技術】
近年、電子製品において、大規模集積回路（以下、ＬＳＩという）等の電子部品を、その電子製品を構成するその他の部品の電極と接続する場合、ＬＳＩ等にバンプを形成し、該バンプを介して、接続する方法が多く用いられている。
例えば、バンプを利用した接続方法の１つである、ＣＯＧ（Chip On Glass）方式でＬＳＩと液晶表示パネルとを接続する様子を図８及び図９に示した。図８及び図９において、同一の部材については、同符号を付している。
これらの図において、ガラス基板１の上部に形成されているＩＴＯ電極２、２…と、ＬＳＩ３に形成されているバンプ４、４…は、導電性フィラー５、５…を樹脂に分散させてなる異方性導電膜（Anisotoropic Conductive Film）６を介して電気的に接続されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、図８に示すように、他のバンプ４…と比較して高さが不足しているバンプ４ａや、図９に示すように、表面の凹凸が大きいバンプ４ｂがあると、その部分においては、それらのバンプと対向するＩＴＯ電極２との間隔が導電性フィラー５…の粒径より大きくなってしまうので、電気的に接続されなくなってしまう。
この課題を解決するために、導電性フィラー５…の粒径を大きくする方法も考えられるが、導電性フィラー５…の直径を大きくすると、隣接するバンプ間でのショートが発生し易くなり、そのためにバンプ間のピッチを大きくしなければならず、高密度実装には適さない。
【０００４】
さらに、上記のような異方性導電膜を用いるＣＯＧ方式に限らず、ＴＡＢ（Tape Automated Bonding）方式で、フィルムフャリアのインナリード電極とＬＳＩを、半田接続する場合においても、ＬＳＩ側の各バンプが均一な高さや平坦な面を有していないと、接続不良が生じることがあった。
【０００５】
上記の問題点に鑑み、本発明は、良好な接続状態を得ることができ、高密度実装にも適しているバンプ、及びそのようなバンプが得られるバンプの形成方法、さらには、本発明のバンプを利用して、確実に電気的な接続が得られるボンディング方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
以上の課題を解決すべく、本発明の請求項１に記載の発明は、電子部品を該電子部品の平坦な外面に形成されている複数のバンプを介して他の部品に導電性粒子を含有する異方性導電膜により導通可能に接続するための電子部品のボンディング方法であって、
平坦面に断面形状が略三角形でその幅が前記導電性粒子の直径と同程度の突条を均等に形成した実質的に平坦な成形面を備えた成形台を準備し、
前記電子部品の前記外面が前記成形面に平行な状態を保ちつつ複数の前記バンプ先端面を前記成形面に押し当てて、前記バンプ先端面に、前記導電性粒子を入り込ませるための前記突条に対応した凹部が均等に形成された実質的に平坦な面を成形し、
この後、前記電子部品の外面と前記他の部品の電極の表面とがほぼ平行な状態で、前記複数のバンプと前記電極とを前記導電性粒子を含有する異方性導電膜を介在させて導電接続することを特徴とする。
【０００７】
請求項１に記載のバンプによれば、電子部品の平坦な外面に形成されている複数のバンプが、その外面に対してほぼ平行する、平坦な端面をそれぞれ有していて、かつ、それらバンプが同じ高さであることから、この電子部品を、他の部品と、これらバンプを介して接続する際に、全てのバンプが、前記他の部品の電極に対して、同じ状態で密着することができ、一部のバンプが接続に寄与できないといったことが生じることがなく、電子部品全体として、良好な接続状態が得られる。
また、バンプと、他の部品の電極とを導電性粒子を介在させて、接続するような場合にも、導電性粒子の粒径等に関係なく良好な状態で接続することができることから、バンプ間のピッチを大きくしなくてもよく、高密度実装にも適したバンプとなる。
【０００８】
ここで、電子部品とは、バンプが形成され得る外面を有し、バンプを介して電気的に他の部品等と接続され得るものであればよく、例えば、大規模集積回路（ＬＳＩ）等が挙げられる。
また、バンプは、一般的にバンプ材料として用いられているものからなり、たとえば、金、銅、あるいは、半田からなる。
【００１０】
さらに、バンプ先端に、突条に対応した凹部を均等に形成することにより、より一層、強固な状態で接続できるバンプとなる。具体的には、例えば、異方性導電膜を用い、この異方性導電膜中の導電性粒子を介して、バンプと他の部品の電極とを間接的に接続する場合、成形台の突条によって形成される凹部に導電性粒子がはまることで、個々の導電性粒子が固定され、より確実に接続される。また、バンプと、他の部品の電極を、直接接続するような場合、凸部や、凹部によって区切られる凸状の部分が、その電極に、食い込むような状態になり、より確実に接続される。
【００１１】
ここで、凸部としては、例えば、直線状あるいは曲線状の突条や、突起が挙げられ、また、凹部としては、例えば、直線状あるいは曲線状の溝や、窪みなどが挙げられる。
さらに、凸部や凹部は、前記端面に局所的に形成されるものではなく、端面にほぼ一様に形成されることが好ましい。具体的には、格子状や、うずまき状に形成するといったことが挙げられる。
【００１２】
また、凸部や凹部の大きさや形状は、バンプと他の部品の電極との具体的な接続方法により適宜変更すればよい。
例えば、パンプを、他の部品の電極と、異方性導電膜の導電性粒子を用いて接続する場合、凸部によって形成される凹所や、凹部に導電性粒子が入り込んだ場合に、導電性粒子が、バンプと前記電極の双方に接触できるような、大きさ、形状である。
また、バンプを、前記電極と直接接続するような場合には、凸部や、凹部によって区切られる凸状の部分が、電極を傷つけずに食い込むことができ、かつ、必要とされる接触面積が得られるような、幅のある形状である。
【００１４】
この発明の電子部品のボンディング方法によれば、平坦なバンプ先端面を容易に形成して信頼性の高い導通接続を安定的に得ることができる。
【００１５】
ここで、電子部品と接続される他の部品とは、例えば、電子部品であるＬＳＩによって駆動される液晶表示パネルのガラス基板であって、電極とは該ガラス基板に形成されるＩＴＯなどの透明電極である。また、ＴＡＢ方式で接続する場合、他の部品としてはフィルムキャリアテープであり、電極は、フィルムキャリアテープのインナリードである。
【００１６】
【発明の実施の形態】
以下、本発明について図面を参照して説明する。
（第１の実施の形態）
本発明のバンプの形成方法の一例を、図１〜図３に示した。これらの図において、１０はＬＳＩ（大規模集積回路）、１２はフォーミング板、１３はＬＣＤパネルのガラス基板である。
【００１７】
まず、電子部品であるＬＳＩ１０の平坦な表面（外面）１０ａに、従来用いられているバンプの形成方法を用いて、バンプを形成する。
具体的には、表面１０ａに、チタンやクロム等からなる第１の金属層、タングステン、プラチナ、銀等からなる第２の金属層を形成し、これら金属層からなるバリアメタル層を形成する。次に、バリアメタル層上に、電解めっき法により、金（Ａｕ）からなるバンプ１１、１１、１１を形成する。バンプ１１…は、ＬＳＩ１０内部の図示しない回路と電気的に通じるような位置に形成される。
バンプ１１、１１、１１は、図１に示すように、高さが揃っていなかったり、また、端面１８…に凹凸が形成されている。
【００１８】
次に、フォーミング板１２（板部材）を用意する。該フォーミング板１２は、金より硬質の金属からなる、一定の厚さを有する平板で、十分な平坦度を有するよう、加工されたものである。
このフォーミング板１２の上面に対して、ＬＳＩ１０上に形成されたバンプ１１、１１、１１を、ＬＳＩ１０ごと、所定の大きさの荷重をかけて、押し付ける（図１の矢印方向）。この場合、フォーミング板１２の上面と、ＬＳＩ１０の表面１０ａが、互いに平行であるような状態で、押し付け、また、この際、必要に応じて、加熱する。
その後、フォーミング板１２とＬＳＩ１０とを離すと、図２に示すような、成形し直された、フォーミングバンプ１１ａ、１１ａ、１１ａが得られる。これらフォーミングバンプ１１ａ…は、それぞれの高さがほぼ等しく、また、端面１８…にあった凹凸等もフォーミング板１２の平坦な表面に、押しつぶされることによって、ならされ、十分に平坦な端面１８ａ…となっている。
【００１９】
次に、図２のＬＳＩ１０と、液晶表示パネルのガラス基板（他の部品）１３とをＣＯＧ方式によって接続する。
ガラス基板１３上にはＩＴＯ（Indium Tin Oxide）電極１４、１４、１４が形成されていて、ＩＴＯ電極１４…は、表面が十分に平坦で、互いにほぼ同じ高さを有する（図３）。
これらＩＴＯ電極１４、１４、１４上に、導電性フィラー（導電性粒子）１６が樹脂１５に分散されてなる異方性導電膜（導電部材）１７を載置する。
【００２０】
異方性導電膜１７に含有される導電性フィラー１６は、ニッケル等の金属粒子、カーボン粒子、金属膜が被覆されたプラスチック粒子等であって、粒径が１０ミクロン程度である。これら導電性フィラー１６を分散させた状態で保持するバインダー樹脂は、接着性を有する樹脂で、例えば、ポリエチレン系などの熱可塑性樹脂、エポキシ系などの熱硬化性樹脂などである。さらに、異方性導電膜１７は、必要に応じて、シリカなどの分散剤を含有していてもよい。
【００２１】
次に、異方性導電膜１７の上から、図２の個々のフォーミングバンプ１１ａ…が、ＩＴＯ電極１４…のそれぞれに対応する位置に来るように、ＬＳＩ１０の位置合わせを行い、位置が定まったところで、ＬＳＩ１０を、その上から、図示しないボンディングツールによって、所定の条件下、加熱加圧する。
加熱加圧を始めてから、所定時間経過後、前記ボンディングツールを取り外すと、図３に示すように、フォーミングバンプ１１ａ…と、ＩＴＯ電極１４…が、異方性導電膜１７中の導電性フィラー１６、１６…を介して接続される。
【００２２】
以上の本発明のフォーミングバンプ１１ａ、１１ａ、１１ａによれば、それぞれの高さがほぼ同じであって、十分に平坦な端面１８ａ…を有することから、平坦で均一な高さを有するガラス電極１４、１４、１４と接続する際に、全てのフォーミングバンプ１１ａは、対向するガラス電極１４と、同じ状態で密着することができ、ＬＳＩ１０とガラス基板１３は、良好な接続状態になり、電気的に確実に接続される。
【００２３】
（第２の実施の形態）
本発明のバンプの形成方法の他の例を、図４〜図７に示した。これらの図において、２０はＬＳＩ、２２はフォーミング板である。ＬＣＤパネルのガラス基板、ＩＴＯ電極、異方性導電膜等については、第１の実施の形態と同じ符号を付している。
まず、ＬＳＩ２０の平坦な表面（外面）２０ａに、第１の実施の形態と同様に、バンプ２１、２１、２１を形成する。バンプ２１…は、ＬＳＩ２０内部の図示しない回路と電気的に通じる位置に形成される。また、バンプ２１…は、図４に示すように、高さが揃っていなかったり、端面２８…に凹凸が形成されている。
【００２４】
次に、フォーミング板（板部材）２２を用意する。該フォーミング板２２は、金より硬質の金属からなる平板で、図７に示すように、上面の全面には、突条２２ａ、２２ａ…が、縦横に格子状に形成されている。これら突条２２ａ…は、全て同じ高さであって、断面形状が、略三角形で、その幅が後述の導電性フィラー１６…の粒径と同程度であるように、形成されている。
また、前記突条２２ａ…以外の、フォーミング板２２の上面を形成する、主たる面は、十分な平坦度を有するよう、加工されている。
【００２５】
このフォーミング板２２の上面に対して、ＬＳＩ２０上に形成されたバンプ２１、２１、２１を、ＬＳＩ２０ごと、第１の実施の形態と同様に、押し付ける（図４の矢印方向）。この場合、フォーミング板２２の上面の主たる面と、ＬＳＩ２０の表面２０ａが、互いに平行であるような状態で、押し付け、また、必要に応じて、加熱する。
その後、フォーミング板２２とＬＳＩ２０とを離すと、図５に示すような、フォーミングバンプ２１ａ、２１ａ、２１ａが得られる。これらフォーミングバンプ２１ａ…は、それぞれの高さがほぼ等しく、また、端面２８…にあった凹凸等もフォーミング板１２の上面の主たる面によって、押しつぶされることによって充分にならされ、フォーミング板２２の突条２２ａ…に対応する溝２１ｂ、２１ｂ・・・が形成されているが他の大部分の面が平坦である実質的に平坦な端面２８ａ…を備えたものとなる。
【００２６】
次に、図５のＬＳＩ２０と、液晶表示パネルのガラス基板（他の部品）１３とをＣＯＧ方式によって接続する。
ガラス基板１３上にはＩＴＯ電極１４、１４、１４が形成されていて、ＩＴＯ電極１４…は、表面が十分に平坦で、互いにほぼ同じ高さを有する。
ＩＴＯ電極１４、１４、１４と、フォーミングバンプ２１ａ、２１ａ、２１ａとを、第１の実施の形態と同様の方法で、図６に示すように、異方性導電膜１７を介して、接続する。
この接続工程によって、フォーミングバンプ２１ａ…に形成されている溝２１ｂ…に、異方性導電膜１７の導電性フィラー１６、１６…がはまりこんだ状態になる。
【００２７】
以上の本発明のフォーミングバンプ２１ａ、２１ａ、２１ａによれば、それぞれの高さがほぼ同じであって、十分に平坦な端面２８ａ…を有することから、平坦で均一な高さを有するガラス電極１４、１４、１４と接続する際に、全てのフォーミングバンプ２１ａは、対向するガラス電極１４と、同じ状態で密着することができ、しかも、溝２１ｂ…に、導電性フィラー１６が入り込むことから、溝２１ｂ…によって導電性フィラー１６が捕捉されたような状態になって固定されるから、加熱加圧の際に導電性フィラー１６が移動して不均一な分布状態となることが防止され、ＬＳＩ２０とガラス基板１３は、常に良好な接続状態になり、電気的により確実に接続される。
加えて、導電性フィラー１６…が、フォーミングバンプ２１ａ…とＩＴＯ電極１４…間に固定されやすくなっているので、接続に関与する導電性フィラー１６の数が多くなり、フォーミングバンプ２１ａ…とＩＴＯ電極１４…間の抵抗が小さくなる。
【００２８】
なお、上記第１及び第２の実施の形態のＣＯＧ方式の接続においては、バンプとＩＴＯ電極を導通させるものとして、異方性導電膜を用いたが、本発明はこれに限らず、例えば、銀系などの導電性ペーストをバンプに塗布して接続する方法や、導電層としてプラスチックボールを用いる方法等の、各種方法に適用することができる。
【００２９】
（その他の実施の形態）
ＴＡＢ方式で実装する場合、ＬＳＩ上に、上記第１の実施の形態または第２の実施の形態と同様の方法で、フォーミングバンプを形成して、そのフォーミングバンプとフィルムキャリアのリード電極とを、共晶合金化反応を利用したり、熱圧着を利用して接続すれば、各バンプの高さが均一なことから、良好な状態で接続できる。
さらに、ＴＡＢ方式で実装する場合、第２の実施の形態におけるフォーミング板２２を使用する代わりに、上面に複数の溝が格子状に交差しているフォーミング板を用いて、他は第２の実施の形態同様に、フォーミングバンプを形成する。この場合、フォーミングバンプには、フォーミング板の溝に対応する、凸部が形成される。このようなフォーミングバンプと、リード電極とを接続すれば、各バンプの高さが均一なことに加えて、バンプには同じ高さの凸部が形成されているので、その凸部が、リード電極の面に対して、食い込むように接触し、強固で安定した接続となる。
【００３０】
その他、本発明は、ＣＯＦ（Chip On Film）方式等の、バンプを介して接続する、各種実装方式に、有用である。
【００３１】
【発明の効果】
請求項１に記載の発明によれば、電子部品を、これらバンプを介して、他の部品と接続する際に、全てのバンプが、前記他の部品の電極等に対して、同じ状態で接触することができ、一部のバンプが接続に寄与できないといったことが生じることがなく、良好な接続状態が得られる。
また、バンプと、他の部品の電極とを導電性粒子を介在させて、接続するような場合にも、導電性粒子の粒径等に関係なく良好な状態で接続することができることから、バンプ間のピッチを大きくしなくてもよく、高密度実装にも適したバンプとなる。
【００３２】
さらに、バンプ先端面に、前記導電性粒子を入り込ませるための凹部が均等に形成されていることから、より一層、強固な接続を行うことができるバンプとなる。
【００３３】
また、バンプ先端面を容易に平坦化することができ、このバンプを介することにより電子部品間の信頼性の高い導通接続を安定して得ることができる。
【００３４】
またさらに、平坦面に凹凸が均等に形成された実質的に平坦なバンプ先端面を容易に成形でき、より信頼性の高い導通接続を安定的に得ることができる。
【００３５】
そして、先端面に凹部が形成されたバンプと接続電極との間に異方性導電膜を介するから、バンプと接続電極とが電気的により確実に接続される。
【図面の簡単な説明】
【図１】本発明のバンプの形成方法の一例を示す断面図である。
【図２】図１のバンプの形成方法で得られたバンプを示す断面図である。
【図３】図２のバンプと、ＩＴＯ電極とを接続した状態を示す断面図である。
【図４】本発明のバンプの形成方法の他の例を示す断面図である。
【図５】図４のバンプの形成方法で得られたバンプを示す断面図である。
【図６】図５のバンプと、ＩＴＯ電極とを接続した状態を示す断面図である。
【図７】図４のバンプの形成方法において、用いられるフォーミング板を示す斜視図である。
【図８】従来のバンプとＩＴＯ電極との接続の状態の一例を示す断面図である。
【図９】従来のバンプとＩＴＯ電極との接続の状態の他の例を示す断面図である。
【符号の説明】
１０、２０ ＬＳＩ（電子部品）
１１、２１ バンプ
１１ａ、２１ａ フォーミングバンプ
２１ｂ 溝（凹部）
１２、２２ フォーミング板（板部材）
２２ａ 突条（凸部）
１３ ガラス基板（他の部品）
１４ ＩＴＯ電極（他の部品の電極）
１５ 樹脂
１６ 導電性フィラー（導電性粒子）
１７ 異方性導電膜（導電部材）
１８、２８ 端面
【発明の属する技術分野】
本発明は、バンプ及びそのバンプを用いた電子部品のボンディング方法に関する。
【０００２】
【従来の技術】
近年、電子製品において、大規模集積回路（以下、ＬＳＩという）等の電子部品を、その電子製品を構成するその他の部品の電極と接続する場合、ＬＳＩ等にバンプを形成し、該バンプを介して、接続する方法が多く用いられている。
例えば、バンプを利用した接続方法の１つである、ＣＯＧ（Chip On Glass）方式でＬＳＩと液晶表示パネルとを接続する様子を図８及び図９に示した。図８及び図９において、同一の部材については、同符号を付している。
これらの図において、ガラス基板１の上部に形成されているＩＴＯ電極２、２…と、ＬＳＩ３に形成されているバンプ４、４…は、導電性フィラー５、５…を樹脂に分散させてなる異方性導電膜（Anisotoropic Conductive Film）６を介して電気的に接続されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、図８に示すように、他のバンプ４…と比較して高さが不足しているバンプ４ａや、図９に示すように、表面の凹凸が大きいバンプ４ｂがあると、その部分においては、それらのバンプと対向するＩＴＯ電極２との間隔が導電性フィラー５…の粒径より大きくなってしまうので、電気的に接続されなくなってしまう。
この課題を解決するために、導電性フィラー５…の粒径を大きくする方法も考えられるが、導電性フィラー５…の直径を大きくすると、隣接するバンプ間でのショートが発生し易くなり、そのためにバンプ間のピッチを大きくしなければならず、高密度実装には適さない。
【０００４】
さらに、上記のような異方性導電膜を用いるＣＯＧ方式に限らず、ＴＡＢ（Tape Automated Bonding）方式で、フィルムフャリアのインナリード電極とＬＳＩを、半田接続する場合においても、ＬＳＩ側の各バンプが均一な高さや平坦な面を有していないと、接続不良が生じることがあった。
【０００５】
上記の問題点に鑑み、本発明は、良好な接続状態を得ることができ、高密度実装にも適しているバンプ、及びそのようなバンプが得られるバンプの形成方法、さらには、本発明のバンプを利用して、確実に電気的な接続が得られるボンディング方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
以上の課題を解決すべく、本発明の請求項１に記載の発明は、電子部品を該電子部品の平坦な外面に形成されている複数のバンプを介して他の部品に導電性粒子を含有する異方性導電膜により導通可能に接続するための電子部品のボンディング方法であって、
平坦面に断面形状が略三角形でその幅が前記導電性粒子の直径と同程度の突条を均等に形成した実質的に平坦な成形面を備えた成形台を準備し、
前記電子部品の前記外面が前記成形面に平行な状態を保ちつつ複数の前記バンプ先端面を前記成形面に押し当てて、前記バンプ先端面に、前記導電性粒子を入り込ませるための前記突条に対応した凹部が均等に形成された実質的に平坦な面を成形し、
この後、前記電子部品の外面と前記他の部品の電極の表面とがほぼ平行な状態で、前記複数のバンプと前記電極とを前記導電性粒子を含有する異方性導電膜を介在させて導電接続することを特徴とする。
【０００７】
請求項１に記載のバンプによれば、電子部品の平坦な外面に形成されている複数のバンプが、その外面に対してほぼ平行する、平坦な端面をそれぞれ有していて、かつ、それらバンプが同じ高さであることから、この電子部品を、他の部品と、これらバンプを介して接続する際に、全てのバンプが、前記他の部品の電極に対して、同じ状態で密着することができ、一部のバンプが接続に寄与できないといったことが生じることがなく、電子部品全体として、良好な接続状態が得られる。
また、バンプと、他の部品の電極とを導電性粒子を介在させて、接続するような場合にも、導電性粒子の粒径等に関係なく良好な状態で接続することができることから、バンプ間のピッチを大きくしなくてもよく、高密度実装にも適したバンプとなる。
【０００８】
ここで、電子部品とは、バンプが形成され得る外面を有し、バンプを介して電気的に他の部品等と接続され得るものであればよく、例えば、大規模集積回路（ＬＳＩ）等が挙げられる。
また、バンプは、一般的にバンプ材料として用いられているものからなり、たとえば、金、銅、あるいは、半田からなる。
【００１０】
さらに、バンプ先端に、突条に対応した凹部を均等に形成することにより、より一層、強固な状態で接続できるバンプとなる。具体的には、例えば、異方性導電膜を用い、この異方性導電膜中の導電性粒子を介して、バンプと他の部品の電極とを間接的に接続する場合、成形台の突条によって形成される凹部に導電性粒子がはまることで、個々の導電性粒子が固定され、より確実に接続される。また、バンプと、他の部品の電極を、直接接続するような場合、凸部や、凹部によって区切られる凸状の部分が、その電極に、食い込むような状態になり、より確実に接続される。
【００１１】
ここで、凸部としては、例えば、直線状あるいは曲線状の突条や、突起が挙げられ、また、凹部としては、例えば、直線状あるいは曲線状の溝や、窪みなどが挙げられる。
さらに、凸部や凹部は、前記端面に局所的に形成されるものではなく、端面にほぼ一様に形成されることが好ましい。具体的には、格子状や、うずまき状に形成するといったことが挙げられる。
【００１２】
また、凸部や凹部の大きさや形状は、バンプと他の部品の電極との具体的な接続方法により適宜変更すればよい。
例えば、パンプを、他の部品の電極と、異方性導電膜の導電性粒子を用いて接続する場合、凸部によって形成される凹所や、凹部に導電性粒子が入り込んだ場合に、導電性粒子が、バンプと前記電極の双方に接触できるような、大きさ、形状である。
また、バンプを、前記電極と直接接続するような場合には、凸部や、凹部によって区切られる凸状の部分が、電極を傷つけずに食い込むことができ、かつ、必要とされる接触面積が得られるような、幅のある形状である。
【００１４】
この発明の電子部品のボンディング方法によれば、平坦なバンプ先端面を容易に形成して信頼性の高い導通接続を安定的に得ることができる。
【００１５】
ここで、電子部品と接続される他の部品とは、例えば、電子部品であるＬＳＩによって駆動される液晶表示パネルのガラス基板であって、電極とは該ガラス基板に形成されるＩＴＯなどの透明電極である。また、ＴＡＢ方式で接続する場合、他の部品としてはフィルムキャリアテープであり、電極は、フィルムキャリアテープのインナリードである。
【００１６】
【発明の実施の形態】
以下、本発明について図面を参照して説明する。
（第１の実施の形態）
本発明のバンプの形成方法の一例を、図１〜図３に示した。これらの図において、１０はＬＳＩ（大規模集積回路）、１２はフォーミング板、１３はＬＣＤパネルのガラス基板である。
【００１７】
まず、電子部品であるＬＳＩ１０の平坦な表面（外面）１０ａに、従来用いられているバンプの形成方法を用いて、バンプを形成する。
具体的には、表面１０ａに、チタンやクロム等からなる第１の金属層、タングステン、プラチナ、銀等からなる第２の金属層を形成し、これら金属層からなるバリアメタル層を形成する。次に、バリアメタル層上に、電解めっき法により、金（Ａｕ）からなるバンプ１１、１１、１１を形成する。バンプ１１…は、ＬＳＩ１０内部の図示しない回路と電気的に通じるような位置に形成される。
バンプ１１、１１、１１は、図１に示すように、高さが揃っていなかったり、また、端面１８…に凹凸が形成されている。
【００１８】
次に、フォーミング板１２（板部材）を用意する。該フォーミング板１２は、金より硬質の金属からなる、一定の厚さを有する平板で、十分な平坦度を有するよう、加工されたものである。
このフォーミング板１２の上面に対して、ＬＳＩ１０上に形成されたバンプ１１、１１、１１を、ＬＳＩ１０ごと、所定の大きさの荷重をかけて、押し付ける（図１の矢印方向）。この場合、フォーミング板１２の上面と、ＬＳＩ１０の表面１０ａが、互いに平行であるような状態で、押し付け、また、この際、必要に応じて、加熱する。
その後、フォーミング板１２とＬＳＩ１０とを離すと、図２に示すような、成形し直された、フォーミングバンプ１１ａ、１１ａ、１１ａが得られる。これらフォーミングバンプ１１ａ…は、それぞれの高さがほぼ等しく、また、端面１８…にあった凹凸等もフォーミング板１２の平坦な表面に、押しつぶされることによって、ならされ、十分に平坦な端面１８ａ…となっている。
【００１９】
次に、図２のＬＳＩ１０と、液晶表示パネルのガラス基板（他の部品）１３とをＣＯＧ方式によって接続する。
ガラス基板１３上にはＩＴＯ（Indium Tin Oxide）電極１４、１４、１４が形成されていて、ＩＴＯ電極１４…は、表面が十分に平坦で、互いにほぼ同じ高さを有する（図３）。
これらＩＴＯ電極１４、１４、１４上に、導電性フィラー（導電性粒子）１６が樹脂１５に分散されてなる異方性導電膜（導電部材）１７を載置する。
【００２０】
異方性導電膜１７に含有される導電性フィラー１６は、ニッケル等の金属粒子、カーボン粒子、金属膜が被覆されたプラスチック粒子等であって、粒径が１０ミクロン程度である。これら導電性フィラー１６を分散させた状態で保持するバインダー樹脂は、接着性を有する樹脂で、例えば、ポリエチレン系などの熱可塑性樹脂、エポキシ系などの熱硬化性樹脂などである。さらに、異方性導電膜１７は、必要に応じて、シリカなどの分散剤を含有していてもよい。
【００２１】
次に、異方性導電膜１７の上から、図２の個々のフォーミングバンプ１１ａ…が、ＩＴＯ電極１４…のそれぞれに対応する位置に来るように、ＬＳＩ１０の位置合わせを行い、位置が定まったところで、ＬＳＩ１０を、その上から、図示しないボンディングツールによって、所定の条件下、加熱加圧する。
加熱加圧を始めてから、所定時間経過後、前記ボンディングツールを取り外すと、図３に示すように、フォーミングバンプ１１ａ…と、ＩＴＯ電極１４…が、異方性導電膜１７中の導電性フィラー１６、１６…を介して接続される。
【００２２】
以上の本発明のフォーミングバンプ１１ａ、１１ａ、１１ａによれば、それぞれの高さがほぼ同じであって、十分に平坦な端面１８ａ…を有することから、平坦で均一な高さを有するガラス電極１４、１４、１４と接続する際に、全てのフォーミングバンプ１１ａは、対向するガラス電極１４と、同じ状態で密着することができ、ＬＳＩ１０とガラス基板１３は、良好な接続状態になり、電気的に確実に接続される。
【００２３】
（第２の実施の形態）
本発明のバンプの形成方法の他の例を、図４〜図７に示した。これらの図において、２０はＬＳＩ、２２はフォーミング板である。ＬＣＤパネルのガラス基板、ＩＴＯ電極、異方性導電膜等については、第１の実施の形態と同じ符号を付している。
まず、ＬＳＩ２０の平坦な表面（外面）２０ａに、第１の実施の形態と同様に、バンプ２１、２１、２１を形成する。バンプ２１…は、ＬＳＩ２０内部の図示しない回路と電気的に通じる位置に形成される。また、バンプ２１…は、図４に示すように、高さが揃っていなかったり、端面２８…に凹凸が形成されている。
【００２４】
次に、フォーミング板（板部材）２２を用意する。該フォーミング板２２は、金より硬質の金属からなる平板で、図７に示すように、上面の全面には、突条２２ａ、２２ａ…が、縦横に格子状に形成されている。これら突条２２ａ…は、全て同じ高さであって、断面形状が、略三角形で、その幅が後述の導電性フィラー１６…の粒径と同程度であるように、形成されている。
また、前記突条２２ａ…以外の、フォーミング板２２の上面を形成する、主たる面は、十分な平坦度を有するよう、加工されている。
【００２５】
このフォーミング板２２の上面に対して、ＬＳＩ２０上に形成されたバンプ２１、２１、２１を、ＬＳＩ２０ごと、第１の実施の形態と同様に、押し付ける（図４の矢印方向）。この場合、フォーミング板２２の上面の主たる面と、ＬＳＩ２０の表面２０ａが、互いに平行であるような状態で、押し付け、また、必要に応じて、加熱する。
その後、フォーミング板２２とＬＳＩ２０とを離すと、図５に示すような、フォーミングバンプ２１ａ、２１ａ、２１ａが得られる。これらフォーミングバンプ２１ａ…は、それぞれの高さがほぼ等しく、また、端面２８…にあった凹凸等もフォーミング板１２の上面の主たる面によって、押しつぶされることによって充分にならされ、フォーミング板２２の突条２２ａ…に対応する溝２１ｂ、２１ｂ・・・が形成されているが他の大部分の面が平坦である実質的に平坦な端面２８ａ…を備えたものとなる。
【００２６】
次に、図５のＬＳＩ２０と、液晶表示パネルのガラス基板（他の部品）１３とをＣＯＧ方式によって接続する。
ガラス基板１３上にはＩＴＯ電極１４、１４、１４が形成されていて、ＩＴＯ電極１４…は、表面が十分に平坦で、互いにほぼ同じ高さを有する。
ＩＴＯ電極１４、１４、１４と、フォーミングバンプ２１ａ、２１ａ、２１ａとを、第１の実施の形態と同様の方法で、図６に示すように、異方性導電膜１７を介して、接続する。
この接続工程によって、フォーミングバンプ２１ａ…に形成されている溝２１ｂ…に、異方性導電膜１７の導電性フィラー１６、１６…がはまりこんだ状態になる。
【００２７】
以上の本発明のフォーミングバンプ２１ａ、２１ａ、２１ａによれば、それぞれの高さがほぼ同じであって、十分に平坦な端面２８ａ…を有することから、平坦で均一な高さを有するガラス電極１４、１４、１４と接続する際に、全てのフォーミングバンプ２１ａは、対向するガラス電極１４と、同じ状態で密着することができ、しかも、溝２１ｂ…に、導電性フィラー１６が入り込むことから、溝２１ｂ…によって導電性フィラー１６が捕捉されたような状態になって固定されるから、加熱加圧の際に導電性フィラー１６が移動して不均一な分布状態となることが防止され、ＬＳＩ２０とガラス基板１３は、常に良好な接続状態になり、電気的により確実に接続される。
加えて、導電性フィラー１６…が、フォーミングバンプ２１ａ…とＩＴＯ電極１４…間に固定されやすくなっているので、接続に関与する導電性フィラー１６の数が多くなり、フォーミングバンプ２１ａ…とＩＴＯ電極１４…間の抵抗が小さくなる。
【００２８】
なお、上記第１及び第２の実施の形態のＣＯＧ方式の接続においては、バンプとＩＴＯ電極を導通させるものとして、異方性導電膜を用いたが、本発明はこれに限らず、例えば、銀系などの導電性ペーストをバンプに塗布して接続する方法や、導電層としてプラスチックボールを用いる方法等の、各種方法に適用することができる。
【００２９】
（その他の実施の形態）
ＴＡＢ方式で実装する場合、ＬＳＩ上に、上記第１の実施の形態または第２の実施の形態と同様の方法で、フォーミングバンプを形成して、そのフォーミングバンプとフィルムキャリアのリード電極とを、共晶合金化反応を利用したり、熱圧着を利用して接続すれば、各バンプの高さが均一なことから、良好な状態で接続できる。
さらに、ＴＡＢ方式で実装する場合、第２の実施の形態におけるフォーミング板２２を使用する代わりに、上面に複数の溝が格子状に交差しているフォーミング板を用いて、他は第２の実施の形態同様に、フォーミングバンプを形成する。この場合、フォーミングバンプには、フォーミング板の溝に対応する、凸部が形成される。このようなフォーミングバンプと、リード電極とを接続すれば、各バンプの高さが均一なことに加えて、バンプには同じ高さの凸部が形成されているので、その凸部が、リード電極の面に対して、食い込むように接触し、強固で安定した接続となる。
【００３０】
その他、本発明は、ＣＯＦ（Chip On Film）方式等の、バンプを介して接続する、各種実装方式に、有用である。
【００３１】
【発明の効果】
請求項１に記載の発明によれば、電子部品を、これらバンプを介して、他の部品と接続する際に、全てのバンプが、前記他の部品の電極等に対して、同じ状態で接触することができ、一部のバンプが接続に寄与できないといったことが生じることがなく、良好な接続状態が得られる。
また、バンプと、他の部品の電極とを導電性粒子を介在させて、接続するような場合にも、導電性粒子の粒径等に関係なく良好な状態で接続することができることから、バンプ間のピッチを大きくしなくてもよく、高密度実装にも適したバンプとなる。
【００３２】
さらに、バンプ先端面に、前記導電性粒子を入り込ませるための凹部が均等に形成されていることから、より一層、強固な接続を行うことができるバンプとなる。
【００３３】
また、バンプ先端面を容易に平坦化することができ、このバンプを介することにより電子部品間の信頼性の高い導通接続を安定して得ることができる。
【００３４】
またさらに、平坦面に凹凸が均等に形成された実質的に平坦なバンプ先端面を容易に成形でき、より信頼性の高い導通接続を安定的に得ることができる。
【００３５】
そして、先端面に凹部が形成されたバンプと接続電極との間に異方性導電膜を介するから、バンプと接続電極とが電気的により確実に接続される。
【図面の簡単な説明】
【図１】本発明のバンプの形成方法の一例を示す断面図である。
【図２】図１のバンプの形成方法で得られたバンプを示す断面図である。
【図３】図２のバンプと、ＩＴＯ電極とを接続した状態を示す断面図である。
【図４】本発明のバンプの形成方法の他の例を示す断面図である。
【図５】図４のバンプの形成方法で得られたバンプを示す断面図である。
【図６】図５のバンプと、ＩＴＯ電極とを接続した状態を示す断面図である。
【図７】図４のバンプの形成方法において、用いられるフォーミング板を示す斜視図である。
【図８】従来のバンプとＩＴＯ電極との接続の状態の一例を示す断面図である。
【図９】従来のバンプとＩＴＯ電極との接続の状態の他の例を示す断面図である。
【符号の説明】
１０、２０ ＬＳＩ（電子部品）
１１、２１ バンプ
１１ａ、２１ａ フォーミングバンプ
２１ｂ 溝（凹部）
１２、２２ フォーミング板（板部材）
２２ａ 突条（凸部）
１３ ガラス基板（他の部品）
１４ ＩＴＯ電極（他の部品の電極）
１５ 樹脂
１６ 導電性フィラー（導電性粒子）
１７ 異方性導電膜（導電部材）
１８、２８ 端面
Claims (1)
- 電子部品を該電子部品の平坦な外面に形成されている複数のバンプを介して他の部品に導電性粒子を含有する異方性導電膜により導通可能に接続するための電子部品のボンディング方法であって、
平坦面に断面形状が略三角形でその幅が前記導電性粒子の直径と同程度の突条を均等に形成した実質的に平坦な成形面を備えた成形台を準備し、
前記電子部品の前記外面が前記成形面に平行な状態を保ちつつ複数の前記バンプ先端面を前記成形面に押し当てて、前記バンプ先端面に、前記導電性粒子を入り込ませるための前記突条に対応した凹部が均等に形成された実質的に平坦な面を成形し、
この後、前記電子部品の外面と前記他の部品の電極の表面とがほぼ平行な状態で、前記複数のバンプと前記電極とを前記導電性粒子を含有する異方性導電膜を介在させて導電接続することを特徴とする電子部品のボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11531698A JP3752836B2 (ja) | 1998-04-24 | 1998-04-24 | 電子部品のボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11531698A JP3752836B2 (ja) | 1998-04-24 | 1998-04-24 | 電子部品のボンディング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307578A JPH11307578A (ja) | 1999-11-05 |
| JP3752836B2 true JP3752836B2 (ja) | 2006-03-08 |
Family
ID=14659600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11531698A Expired - Fee Related JP3752836B2 (ja) | 1998-04-24 | 1998-04-24 | 電子部品のボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3752836B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5134221B2 (ja) * | 2006-08-24 | 2013-01-30 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| JP6032667B2 (ja) * | 2012-08-31 | 2016-11-30 | 国立研究開発法人産業技術総合研究所 | 接合方法 |
-
1998
- 1998-04-24 JP JP11531698A patent/JP3752836B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307578A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0827632B1 (en) | Semiconductor device having a semiconductor chip electrically connected to a wiring substrate | |
| US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
| KR100386758B1 (ko) | 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 | |
| EP0662256B1 (en) | An electrical connecting structure and a method for electrically connecting terminals to each other | |
| JP3491415B2 (ja) | 液晶表示装置の製造方法 | |
| JP4097378B2 (ja) | 電子部品の実装方法及びその装置 | |
| JP2817704B2 (ja) | テープキャリアパッケージ及び接続方法 | |
| JP4097379B2 (ja) | 電子部品の実装方法及びその装置 | |
| JP3752836B2 (ja) | 電子部品のボンディング方法 | |
| JP2647047B2 (ja) | 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤 | |
| JP5075569B2 (ja) | 配線基板及びｉｃチップの実装方法 | |
| JPS6331904B2 (ja) | ||
| JP3810064B2 (ja) | 液晶表示装置 | |
| JP4977194B2 (ja) | 電子部品の実装方法 | |
| JPH05290946A (ja) | 電子部品実装方法 | |
| JP2009135447A (ja) | 回路接続方法 | |
| KR101008824B1 (ko) | 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지 | |
| JP5218725B2 (ja) | 接続方法 | |
| JPH10261852A (ja) | ヒートシールコネクタとフレキシブル配線板 | |
| JPH10233401A (ja) | 半導体装置 | |
| JP4459258B2 (ja) | 電子部品の実装方法 | |
| JPH06140554A (ja) | 電子部品の引出しリードおよびその接合法 | |
| CN211125640U (zh) | 一种封装结构、封装模块及计算机设备 | |
| JP2003262882A (ja) | 電極の接続構造および該接続構造を用いる液晶表示素子 | |
| JP2009032948A (ja) | Ｉｃチップ及びｉｃチップの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |