JPH0713960B2 - ドライエッチング装置 - Google Patents
ドライエッチング装置Info
- Publication number
- JPH0713960B2 JPH0713960B2 JP61314855A JP31485586A JPH0713960B2 JP H0713960 B2 JPH0713960 B2 JP H0713960B2 JP 61314855 A JP61314855 A JP 61314855A JP 31485586 A JP31485586 A JP 31485586A JP H0713960 B2 JPH0713960 B2 JP H0713960B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- lower electrode
- dry etching
- electrode
- etching apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドライエッチング装置に関し、特に多層レジ
スト法における下層勇気膜の異方性エッチングを行うド
ライエッチング装置に関する。
スト法における下層勇気膜の異方性エッチングを行うド
ライエッチング装置に関する。
従来、半導体基板上の段差上に微細なパターンを形成す
る方法として、上層にフォトレジストや、絶縁膜、金属
膜層を形成し、パターニング後、該上層膜をマスクに下
層有機膜をエッチングするという、多層レジスト法があ
る。この時の下層有機膜の異方性エッチングは、第３図
に示す様な、平行平板型リアクティブイオンエッチング
装置で行っている。この時、半導体基板の冷却は、水冷
のみによる冷却であり、半導体基板と下部電極の間にす
き間が生じるため、熱伝導率が悪く、半導体基板上の温
度を20℃以下に保つのは、むずかしい。半導体基板上の
温度が20℃を越えるとO2ガスを用いたリアクティブイオ
ンエッチングにおいて、解離したO*（ラジカル）がエッ
チングに寄与するため、等方性エッチングとなり、第４
図に示す様なエッチング形状となる。
る方法として、上層にフォトレジストや、絶縁膜、金属
膜層を形成し、パターニング後、該上層膜をマスクに下
層有機膜をエッチングするという、多層レジスト法があ
る。この時の下層有機膜の異方性エッチングは、第３図
に示す様な、平行平板型リアクティブイオンエッチング
装置で行っている。この時、半導体基板の冷却は、水冷
のみによる冷却であり、半導体基板と下部電極の間にす
き間が生じるため、熱伝導率が悪く、半導体基板上の温
度を20℃以下に保つのは、むずかしい。半導体基板上の
温度が20℃を越えるとO2ガスを用いたリアクティブイオ
ンエッチングにおいて、解離したO*（ラジカル）がエッ
チングに寄与するため、等方性エッチングとなり、第４
図に示す様なエッチング形状となる。
上述した従来のドライエッチング装置においては半導体
基板表面の温度が20℃以上となるためO2ガスによる下層
有機膜のエッチングにおいて、マスクからのサイドエッ
チングが入るという欠点がある。
基板表面の温度が20℃以上となるためO2ガスによる下層
有機膜のエッチングにおいて、マスクからのサイドエッ
チングが入るという欠点がある。
本発明のドライエッチング装置は、上部電極と、ウエハ
が載置されこのウエハを冷却するための冷却剤によって
冷却されている下部電極と、前記上部電極および下部電
極との間に電圧をかける手段とを備えウエハ表面を低温
にして異方性エッチングを行うドライエッチング装置に
おいて、前記下部極上に設けられた誘電体膜と、前記下
部電極にバイアス電圧をかけるバイアス手段とをさらに
設け、前記下部電極に加えられたバイアス電圧によって
前記ウエハを前記誘電体膜を介して前記下部電極に静電
吸着して熱伝導率を向上させ、前記ウエハの表面温度を
低温に保持すること、または、上部電極と、ウエハが載
置されこのウエハを冷却するために冷却剤によって冷却
されている下部電極と、前記上部電極および下部電極と
の間に電圧をかける手段とを備えウエハ表面を低温にし
て異方性エッチングを行うドライエッチング装置におい
て、前記下部電極に開口部を設け当該開口部を塞ぐよう
に前記ウエハを載置することにより、前記ウエハの裏面
に直接前記冷却剤を流し、前記ウエハの表面温度を低温
に保持することを特徴とする。
が載置されこのウエハを冷却するための冷却剤によって
冷却されている下部電極と、前記上部電極および下部電
極との間に電圧をかける手段とを備えウエハ表面を低温
にして異方性エッチングを行うドライエッチング装置に
おいて、前記下部極上に設けられた誘電体膜と、前記下
部電極にバイアス電圧をかけるバイアス手段とをさらに
設け、前記下部電極に加えられたバイアス電圧によって
前記ウエハを前記誘電体膜を介して前記下部電極に静電
吸着して熱伝導率を向上させ、前記ウエハの表面温度を
低温に保持すること、または、上部電極と、ウエハが載
置されこのウエハを冷却するために冷却剤によって冷却
されている下部電極と、前記上部電極および下部電極と
の間に電圧をかける手段とを備えウエハ表面を低温にし
て異方性エッチングを行うドライエッチング装置におい
て、前記下部電極に開口部を設け当該開口部を塞ぐよう
に前記ウエハを載置することにより、前記ウエハの裏面
に直接前記冷却剤を流し、前記ウエハの表面温度を低温
に保持することを特徴とする。
次に、本発明について図面を参照して説明する。
第１図に本発明を適用するためのエッチング装置例を示
す。（（ａ））は下部電極にDCバイアスを印加し、静電
吸着を用いてウェハーを電極密着させる方法。
（（ｂ））は、熱伝導率の良いガスを、ウェハーの下に
流し、冷却する例である。
す。（（ａ））は下部電極にDCバイアスを印加し、静電
吸着を用いてウェハーを電極密着させる方法。
（（ｂ））は、熱伝導率の良いガスを、ウェハーの下に
流し、冷却する例である。
第２図は本発明を適用した実施例の縦断面図である。第
１の実施例としてまず下層レジストとしてフェノール樹
脂系ポジレジストを２μｍ厚で塗布し、250℃N21hrのベ
ークをしたあと、約1000ÅのSOGをスピン塗布し、200
℃，N2,30分のベークを行う。その後、上層をポジレジ
ストを用いて、パターニングし、そのレジストをマスク
にSOGをCF4ガスを用いて、ドライエッチングする。その
後、上層レジストと中間層SOGをマスクに、第１図で示
した平行平板型リアクティブイオンエッチング装置を用
い、ウェハー表面の温度を20℃以下に保ちながらO2ガス
を用いて、下層レジストの異方性エッチングを行った。
１の実施例としてまず下層レジストとしてフェノール樹
脂系ポジレジストを２μｍ厚で塗布し、250℃N21hrのベ
ークをしたあと、約1000ÅのSOGをスピン塗布し、200
℃，N2,30分のベークを行う。その後、上層をポジレジ
ストを用いて、パターニングし、そのレジストをマスク
にSOGをCF4ガスを用いて、ドライエッチングする。その
後、上層レジストと中間層SOGをマスクに、第１図で示
した平行平板型リアクティブイオンエッチング装置を用
い、ウェハー表面の温度を20℃以下に保ちながらO2ガス
を用いて、下層レジストの異方性エッチングを行った。
また、第２図で下層有機膜にポリイミド樹脂膜を２μｍ
ほど塗布し、300℃，N2,1hrベークを行った後、上記第
１の実施例と同様の工程を経て、下層ポリイミド系樹脂
膜の異方性エッチングを行うことも可能であった。
ほど塗布し、300℃，N2,1hrベークを行った後、上記第
１の実施例と同様の工程を経て、下層ポリイミド系樹脂
膜の異方性エッチングを行うことも可能であった。
以上、説明したように本発明は、下層有機膜のエッチン
グ中の半導体基板表面の温度を20℃以下に保つことで、
下層有機膜のエッチングにおけるサイドエッチング量を
抑制することができる効果がある。
グ中の半導体基板表面の温度を20℃以下に保つことで、
下層有機膜のエッチングにおけるサイドエッチング量を
抑制することができる効果がある。
第１図は、本発明を適用するためのエッチング装置の
例、第２図は本発明を適用した２層レジストにおける下
層レジストドライエッチング後の形状を示す。第３図
は、従来のエッチング装置の例であり、第４図は従来の
エッチング装置によるエッチング形状を示す。 １……Siウェハー、２……ポリイミドテープ、３……ス
テンレス電極、４……冷却された水（入水）、５……冷
却水（排水）、６……DCバイアス、７……RF電源、８…
…上部電極、９……Siウェハー、10……クランプ、11…
…ステンレス電極、12……RF電源、13,14……ガス冷
却、15……上部電極、16……レジストまたはポリイミド
樹脂、17……SOG（マスク材）、18……SiO2、19……シ
リコン基板、20……Siウェハー、21……スレンレス下部
電極、22……冷却水（注水）、23……冷却水（排水）、
24……RF電源、25……上部電極、26……SOG、27……レ
ジスト、28……SiO2,29……シリコン基板
例、第２図は本発明を適用した２層レジストにおける下
層レジストドライエッチング後の形状を示す。第３図
は、従来のエッチング装置の例であり、第４図は従来の
エッチング装置によるエッチング形状を示す。 １……Siウェハー、２……ポリイミドテープ、３……ス
テンレス電極、４……冷却された水（入水）、５……冷
却水（排水）、６……DCバイアス、７……RF電源、８…
…上部電極、９……Siウェハー、10……クランプ、11…
…ステンレス電極、12……RF電源、13,14……ガス冷
却、15……上部電極、16……レジストまたはポリイミド
樹脂、17……SOG（マスク材）、18……SiO2、19……シ
リコン基板、20……Siウェハー、21……スレンレス下部
電極、22……冷却水（注水）、23……冷却水（排水）、
24……RF電源、25……上部電極、26……SOG、27……レ
ジスト、28……SiO2,29……シリコン基板
Claims (2)
- 【請求項１】上部電極と、ウエハが載置されこのウエハ
を冷却するために冷却剤によって冷却されている下部電
極と、前記上部電極および下部電極との間に電圧をかけ
る手段とを備え、ウエハ表面を低温にしてO2ガスにより
レジスト若しくは有機膜の異方性エッチングを行うドラ
イエッチング装置であって、前記下部電極上に設けられ
た誘電体膜と、前記下部電極にバイアス電圧をかけるバ
イアス手段とをさらに設け、前記下部電極に加えられた
バイアス電圧によって前記ウエハを前記誘電体膜を介し
て前記下部電極に静電吸着して熱電導率を向上させ、前
記ウエハの表面温度を20℃以下に保持することを特徴と
するドライエッチング装置。 - 【請求項２】上部電極と、ウエハが載置されこのウエハ
を冷却するために冷却剤によって冷却されている下部電
極と、前記上部電極および下部電極との間に電圧をかけ
る手段とを備え、ウエハ表面を低温にしてO2ガスにより
レジスト若しくは有機膜の異方性エッチングを行うドラ
イエッチング装置であって、前記下部電極に開口部を設
け当該開口部を塞ぐように前記ウエハを載置することに
より、前記ウエハの裏面に直接前記冷却剤を流し、前記
ウエハの表面温度を20℃以下に保持することを特徴とす
るドライエッチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314855A JPH0713960B2 (ja) | 1986-12-23 | 1986-12-23 | ドライエッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314855A JPH0713960B2 (ja) | 1986-12-23 | 1986-12-23 | ドライエッチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63160227A JPS63160227A (ja) | 1988-07-04 |
| JPH0713960B2 true JPH0713960B2 (ja) | 1995-02-15 |
Family
ID=18058423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314855A Expired - Lifetime JPH0713960B2 (ja) | 1986-12-23 | 1986-12-23 | ドライエッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713960B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453157A (en) * | 1994-05-16 | 1995-09-26 | Texas Instruments Incorporated | Low temperature anisotropic ashing of resist for semiconductor fabrication |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4261762A (en) * | 1979-09-14 | 1981-04-14 | Eaton Corporation | Method for conducting heat to or from an article being treated under vacuum |
| JPH0614518B2 (ja) * | 1984-01-27 | 1994-02-23 | 株式会社日立製作所 | 表面反応の制御方法 |
| JPS60175424A (ja) * | 1984-02-22 | 1985-09-09 | Hitachi Ltd | プラズマ処理装置 |
| JPS60189950A (ja) * | 1984-03-09 | 1985-09-27 | Tokuda Seisakusho Ltd | 静電チヤツクの帯電除去方法 |
| JPS61103531A (ja) * | 1984-10-25 | 1986-05-22 | Ulvac Corp | 真空処理装置における基板の冷却機構 |
| JPS61103530A (ja) * | 1984-10-25 | 1986-05-22 | Ulvac Corp | 真空処理装置における基板の冷却機構 |
-
1986
- 1986-12-23 JP JP61314855A patent/JPH0713960B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63160227A (ja) | 1988-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523976A (en) | Method for forming semiconductor devices | |
| EP0223994B1 (en) | Method of forming a sub-micrometer trench structure on a semiconductor substrate | |
| US6291315B1 (en) | Method for etching trench in manufacturing semiconductor devices | |
| EP0146038B1 (en) | Planarization of multi-level interconnected metallization system | |
| US4541168A (en) | Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes | |
| JPS62272535A (ja) | 微細分解能ホトリソグラフイ用のトライレベルレジスト方法 | |
| JPH0445974B2 (ja) | ||
| JPH0713960B2 (ja) | ドライエッチング装置 | |
| JP3229550B2 (ja) | Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法 | |
| JP3684433B2 (ja) | 二重ゲート絶縁膜を有するゲート電極の形成方法 | |
| JPH01150342A (ja) | 多層配線構造体及びその製造方法 | |
| JPH08235528A (ja) | プレーナ薄膜構造体の製造方法 | |
| JP3022740B2 (ja) | 半導体装置の製造方法 | |
| JPH0290623A (ja) | 半導体装置の製造方法 | |
| JP3139877B2 (ja) | 半導体装置の製造装置およびその製造方法 | |
| JPH04257239A (ja) | 半導体装置の製造方法 | |
| JPH08262744A (ja) | 基体上に金属ラインを形成する接触フォトリソグラフ処理方法 | |
| JPH0447886B2 (ja) | ||
| JPS62263656A (ja) | 半導体装置 | |
| JPS5913342A (ja) | 半導体装置の製造方法 | |
| JPS58223346A (ja) | 素子分離領域の形成方法 | |
| JPH01296625A (ja) | 平坦化方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH04257238A (ja) | 半導体装置の製造方法 |