JPH07107777B2 - バイフェ−ズ信号復元回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、8mmビデオテープレコーダ（以下、8mmVTR
と記す）のように、バイフェーズ信号化されたパルスコ
ード変調（PCM）信号の記録再生を行なう磁気記録再生
装置に於いて、上記バイフェーズ信号化されたPCM信号
の再生出力をデジタル処理可能な波形に復元するバイフ
ェーズ信号復元回路に関する。

（従来の技術） 8mmVTRに於いては、音声信号のPCM記録が可能となって
いる。そしてこの場合、PCM音声信号はバイフェーズ信
号化されて記録されている。

このような8mmVTRに於ける上記PCM音声信号の記録再生
回路を第２図に示す。図に於いて、再生時の動作を説明
すると、回転ヘッド11,12によって磁気テープ（図示せ
ず）から再生されたバイフェーズ信号化されたPCM音声
信号は、記録・再生アンプ13を介してインターフェース
回路14に供給され、デジタル処理可能な波形をもつ信号
に復元される。この復元出力は、例えば、マイクロプロ
セッサによって構成される副処理回路15及び主処理回路
16によって所定のデジタル処理を施された後、アナログ
／デジタル・デジタル／アナログ変換器（A/D・D/A変換
器）17によってアナログの音声信号に変換される。そし
て、この交換出力はノイズリダクション回路18に通さ
れ、ノイズを除去される。なお、19は副信号処理回路15
や主処理回路16の作業用RAM等として使われるRAMであ
る。

バイフェーズ信号化されたPCM音声信号の再生処理の概
略は上述したようなものであるが、ここで、第３図を参
照しながらバイフェーズ信号化されたPCM音声信号をデ
ジタル処理可能な波形をもつ信号に復元するバイフェー
ズ信号復元回路の構成を説明する。なお、図示のバイフ
ェーズ信号復元回路は、上記インターフェース回路14に
組み込まれているものである。

第３図に於いて、端子21には、先の第２図に示す記録／
再生アンプ13から出力されるバイフェーズ信号化された
PCM音声信号が供給される。この再生信号は、波形整形
回路22に於いて、矩形波に整形された後、サンプリング
クロック発生回路23及びサンプリング回路24に供給され
る。サンプリングクロック発生回路23は、フェーズロッ
クドループ回路として構成され、波形整形回路22から与
えられる再生信号に同期し、かつ、この信号のビット周
波数の２倍の周波数をもつサンプリングクロックを発生
する。

このサンプリングクロック発生回路23の中心周波数は、
ICの外付部品として端子25,26間に並列接続される可変
コイル27とコンデンサ28によって設定される。例えば、
可変コイル27のインダクタンスを13.8μmHとし、コンデ
ンサ28の容量を10dpFとすると、中心周波数は約5.8MHz
に設定される。また、サンプリングクロック発生回路23
のロックレンジは、中心周波数の前後約±５％に対応す
るから、約5.8MHz±300KHzになる。これは、サンプリン
グクロックの段階で見れば、約11.6MHz±600KHz（11.0M
Hz〜11.2MHz）となる。

サンプリング回路24は、上記サンプリングクロックに従
って、波形整形回路22から与えられる矩形波の再生信号
をサンプリングし、デジタル処理可能な振幅値等をもつ
信号に復元する。この復元出力は、端子29を介してPCM
音声信号処理回路30に供給され、復号される。この復号
出力は、デジタル／アナログ変換回路31でアナログの音
声信号に変換され、端子31に出力される。

なお、上記PCM音声信号処理回路30は、先の第２図に示
す副処理回路15や主処理回路16に組み込まれているもの
であり、デジタル／アナログ変換回路27は、同じくアナ
ログ／デジタル・デジタル／アナログ変換回路17に組み
込まれているものである。

バイフェーズ信号化されたPCM音声信号をデジタル処理
可能な波形信号に復元する従来のバイフェーズ信号復元
回路の構成は上述したようなものであるが、ここで、上
記サンプリングクロック発生回路23の中心周波数は、上
記の如く、可変コイル27及びコンデンサ28によって設定
される固定値である。つまり、記録速度と同じ速度で順
方向に再生する通常再生モード、記録速度よりは早い速
度で順方向に再生する順方向高速再生モード、記録速度
よりは早い速度で逆方向に再生する逆方向高速再生モー
ドのいずれの再生モードに於いても、サンプリングクロ
ック発生回路23の中心周波数は変らない。

しかし、このような構成では、高速再生モードを利用し
て目的の曲を高速でサーチする場合、倍速数を大きくと
れないという問題がある。すなわち、磁気テープと回転
ヘッドとの相対速度が変化すると、再生信号の周波数が
変化する。両者の関係は次式（１）で示される。

但し、Δf:再生周波数の変化率 n:倍速数 v co:回転ヘッドの走査速度 3761.91mm/s v to:通常再生モードでのテープ 走行速度 14.345mm/s cosθ：テープ停止時のビデオト ラックアングル この式によれば、順方向高速再生モードでは、通常再生
モードに比べ再生周波数が下がり、逆に、逆方向高速再
生モードでは、再生周波数が下がる。したがって、倍速
数を高めた場合、再生周波数が上述したサンプリングク
ロック発生回路23のロックレンジから外れることがあ
る。サンプリングクロック回路23のロックレンジを上述
した11.0MHz〜12.2MHzとすると、高速サーチの倍速数
は、約13倍速が限度となる。これ以上の倍速数になる
と、再生周波数がロックレンジからはずれ、サンプリン
グクロック発生回路23の同期が乱れる。これにより、所
望の周波数をもつサンプリングクロックを得ることがで
きなくなり、曲の識別に使われるID信号を検出すること
ができなくなる。その結果、目的とする曲のサーチが不
可能となる。

なお、高速サーチ時に、ヘッド走査速度v coを上げれ
ば、磁気テープと回転ヘッドとの相対速度の上昇を抑え
ることができるので、高速サーチ可能な倍速数を高める
ことができるが、それでも、20〜24程度の倍速数が限度
である。

（発明が解決しようとする問題点） 以上述べたように従来のバイフェーズ信号復元回路に於
いては、サンプリングクロック発生回路の中心周波数が
固定であるため、テープと回転ヘッドとの相対速度の変
化によって再生周波数が変化すると、これがサンプリン
グクロック発生回路のロックレンズから外れる可能性が
極めて高く、高速サーチ時の倍速数を大きくとることが
できないという問題があった。

そこで、この発明は、高速サーチ時の倍速数を高めるこ
とができるバイフェーズ信号復元回路を提供することを
目的とする。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するためにこの発明は、再生モードに応
じて、サンプリングクロック発生回路の中心周波数を変
えるようにしたものである。

（作用） 上記構成によれば、サンプリングクロックの中心周波数
を、順方向高速再生モードでは、通常再生モードのそれ
よりも低く設定し、逆に、逆方向高速再生モードでは、
高く設定することにより、結果的に、サンプリングクロ
ック発生回路のロックレンジを広げることができる。し
たがって、通常再生モードに於けるサンプリングクロッ
ク発生回路のロックレンジを越えてしまうような再生周
波数に対しても、サンプリングクロック発生回路の同期
をとることができ、高速サーチの倍速数を高めることが
できる。

（実施例） 以下、図面を参照してこの発明の一実施例を詳細に説明
する。

第１図はこの発明の一実施例の構成を示す回路図であ
る。なお、第１図に於いて、先の第３図と同一部には同
一符号を付して詳細な説明を省略する。

第１図に於いて、上記端子25には、コンデンサ33,34の
一端が接続されている。これらコンデンサ33,34の他端
は、それぞれ電界効果トランジスタ（以下、FETと記
す）のソース電極に接続されている。これらFET35,36の
ドレイン電極はそれぞれ上記端子26に接続され、ゲート
電極はそれぞれ端子37,38に接続されている。

上記構成に於いて、動作を説明する。

通常再生モード（PB）に於いては、次表に示すように、
端子37,38にそれぞれハイレベル（Ｈ）、ローレベル
（Ｌ）の信号が印加される。これにより、FET35がオン
し、FET36がオフするので、可変コイル27にコンデンサ2
8,33が並列に接続される。

次に、順方向高速再生モード（FF）では、端子37,38に
いずれもハイレベル（Ｈ）の制御信号が印加される。こ
れにより、FET35,36がいずれもオンするので、可変コイ
ル27に３つのコンデンサ28,33,34が並列に接続される。
その結果、サンプリングクロック発生回路23の中心周波
数は、通常再生モード（PB）のそれよりも低くなる。

最後に、逆方向高速再生モード（REW）に於いては、端
子37,38にはいずれもローレベル（Ｌ）の制御信号が印
加される。これにより、FET35,36はいずれもオフし、可
変コイル27には、コンデンサ34のみが並列接続される。
その結果、サンプリングクロック発生回路23の中心周波
数は、通常再生モード（PB）のそれよりも高くなる。

ここで、可変コイル27のインダクタンスを13.8μＨと
し、各コンデンサ27,33,34の容量をいずれも5pFとする
と、サンプリングクロック発生回路23のロックレンジは
9.0MHz〜14.0MHzとなる。これは、従来回路のロックレ
ンジ11.0MHz〜12.2MHzの約４倍の大きさである。このよ
うな大きなロックレンジによれば、先の式（１）から換
算して、高速サーチ時、約50倍速という非常に大きな倍
速数を設定することができる。

なお、上記9.0MHz〜14.0MHzというロックレンジにおい
て、上限の値14.0MHzはICのデジタル処理能力の制約に
よるものである。したがって、デジタル処理能力が向上
すれば、さらに高い倍速数を設定することができること
は勿論である。

以上詳述したようにこの実施例は、再生モードに応じ
て、サンプリングクロック発生回路23の中心周波数を変
えることにより、結果的に、サンプリングクロック発生
回路23のロックレンジを拡大するようにしたものであ
る。

したがって、この実施例によれば、再生周波数が通常再
生モード（PB）のロックレンジから外れるような場合で
も、サンプリングクロック発生回路23の動作を再生信号
に同期させることができる。これにより、高速サーチ時
の高倍速数化が可能となり、目的とする曲のサーチ速度
の向上を図ることができる。

以上この発明の一実施例を詳細に説明したが、この発明
はこのような実施例に限定されるものではない。

例えば、先の実施例では、再生モードに関係なくヘッド
走査速度v coを一定に保つシステムにこの発明を適用す
る場合を説明したが、磁気テープと回転ヘッドの相対速
度の上昇のしすぎあるいは下降のしすぎを抑えるため
に、再生モードに応じて、回転ヘッドの走査速度v coを
変えるシステムにも適用可能なことは勿論である。この
場合には、現状のデジタル処理能力であっても、高速サ
ーチの倍速数を100倍速まで高めることが可能である。

この他にも、発明の要旨を逸脱しない範囲で種々様々変
形実施可能なことは勿論である。

［発明の効果］ 以上述べたようにこの発明によれば、サンプリングクロ
ック発生回路のロックレンジの拡大によって、サンプリ
ングクロック発生回路のロックレンジから再生周波数が
外れることを防止し、高速サーチの倍速数を高めること
ができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は8mmVTRに於ける音声信号の記録再生回路の構成を示
す回路図、第３図は従来のバイフェーズ信号復元回路の
構成を示す回路図である。 21,25,26,29,32,37,38……端子、22……波形整形回路、
23……サンプリングクロック発生回路、24……サンプリ
ング回路、27……可変コイル、28,33,34……コンデン
サ、30……PCM音声信号処理回路、31……デジタル／ア
ナログ変換器、35,36……FET。

Claims (1)

【特許請求の範囲】
1. 【請求項１】バイフェーズ信号化されたパルスコード変
   調信号が記録されたテープから回転ヘッドによって上記
   バイフェーズ信号化されたパルスコード変調信号を再生
   するとともに、記録速度と同じ速度で再生する通常再生
   モード、記録速度よりは早い速度で順方向に再生する順
   方向高速再生モード、記録速度よりは早い速度で逆方向
   に再生する逆方向高速再生モードを設定可能な磁気記録
   再生装置のバイフェーズ信号復元回路において、 フェイズロックドループ回路として構成され、上記回転
   ヘッドによって上記テープから再生された上記バイフェ
   ーズ信号化された上記パルスコード変調信号に同期し、
   かつこのパルスコード変調信号に同期し、かつこのパル
   スコード変調信号のビット周波数の２倍の周波数をもつ
   サンプリングクロックを発生するサンプリングクロック
   発生手段と、 このサンプリングクロック発生手段から出力されるサン
   プリングクロックに従って上記回転ヘッドによって上記
   テープから再生された上記バイフェーズ信号化された上
   記パルスコード変調信号をサンプリングし、デジタル処
   理可能な信号に復元するサンプリング手段と、 上記再生モードに応じて上記サンプリングクロック発生
   手段の中心周波数を、その共振回路を切り換えることに
   より変える中心周波数可変手段とを具備したことを特徴
   とするバイフェーズ信号復元回路。