JPH07101860B2 - 信号切替方式 - Google Patents
信号切替方式Info
- Publication number
- JPH07101860B2 JPH07101860B2 JP63225636A JP22563688A JPH07101860B2 JP H07101860 B2 JPH07101860 B2 JP H07101860B2 JP 63225636 A JP63225636 A JP 63225636A JP 22563688 A JP22563688 A JP 22563688A JP H07101860 B2 JPH07101860 B2 JP H07101860B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signals
- signal
- order
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信号切替方式に関し、特に消費電流削減に関す
る。
る。
従来、この種の信号切替方式は第２図に示すように、ｎ
本の信号S1〜Snに同期検出回路５をそれぞれ設け、同期
を監視し順番を現わす信号を検出し制御回路３によって
信号切替回路２を制御し分割回路１から出力されるｎ本
の信号を正規の順番に切替えていた。
本の信号S1〜Snに同期検出回路５をそれぞれ設け、同期
を監視し順番を現わす信号を検出し制御回路３によって
信号切替回路２を制御し分割回路１から出力されるｎ本
の信号を正規の順番に切替えていた。
上述した従来の信号切替方式は、信号の同期監視と順番
を表わす信号の検出するために信号１本に対し１個の同
期検出回路を設けてあるため、信号の多重数が増した時
ｎ本の信号に対してｎ個の同期検出回路が必要になり回
路規模も大きく消費電流も大きくなるという欠点があ
る。
を表わす信号の検出するために信号１本に対し１個の同
期検出回路を設けてあるため、信号の多重数が増した時
ｎ本の信号に対してｎ個の同期検出回路が必要になり回
路規模も大きく消費電流も大きくなるという欠点があ
る。
本発明は、同一フレームを持つｎ本（ｎ≧２）の信号を
同期多重したPCM通信において、信号をｎ本に分割する
回路と、該ｎ本の信号を正規順番に切替える回路と、ｎ
本の信号から一本の信号を選択する回路と、該切替回路
と選択回路を制御する回路と、一つの同期検出回路とを
有することを特徴とする信号切替方式である。
同期多重したPCM通信において、信号をｎ本に分割する
回路と、該ｎ本の信号を正規順番に切替える回路と、ｎ
本の信号から一本の信号を選択する回路と、該切替回路
と選択回路を制御する回路と、一つの同期検出回路とを
有することを特徴とする信号切替方式である。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の実施例を示すブロック図である。図に
おいて、ｎ本の多重化された信号は分割回路１によりｎ
本のパラレル信号に分離され、各信号は信号切替回路２
を介して制御回路３と選択回路４によりｎ本の信号から
時分割に１本を選び同期回路５に信号を引き込む。時分
割に１本づつｎ本の信号を一つの同期回路５で監視し各
信号の正規順番を現わす信号を抽出し制御回路３に記憶
させる。その後制御回路３はｎ本の信号の順番を正規の
順番に切替える制御信号を回路２に対して出力し、回路
２はS1から多重した信号はS1の順番を保つように切替
る。本実施例ではここで時分割で信号の同期監視を行う
ため、ｎ本の信号を一つの同期回路で同期監視と信号の
順番切替えを行うことができる。
おいて、ｎ本の多重化された信号は分割回路１によりｎ
本のパラレル信号に分離され、各信号は信号切替回路２
を介して制御回路３と選択回路４によりｎ本の信号から
時分割に１本を選び同期回路５に信号を引き込む。時分
割に１本づつｎ本の信号を一つの同期回路５で監視し各
信号の正規順番を現わす信号を抽出し制御回路３に記憶
させる。その後制御回路３はｎ本の信号の順番を正規の
順番に切替える制御信号を回路２に対して出力し、回路
２はS1から多重した信号はS1の順番を保つように切替
る。本実施例ではここで時分割で信号の同期監視を行う
ため、ｎ本の信号を一つの同期回路で同期監視と信号の
順番切替えを行うことができる。
以上説明したように本発明は、多重数を増した場合にも
信号の同期監視と順番を現わす信号の検出が一つの同期
検出回路で実現でき、回路規模も小さく消費電流も小さ
くすることができる効果がある。
信号の同期監視と順番を現わす信号の検出が一つの同期
検出回路で実現でき、回路規模も小さく消費電流も小さ
くすることができる効果がある。
第１図は本発明の信号切替回路の実施例を示すブロック
図、第２図は従来技術による信号切替回路のブロック図
である。 １……分割回路、２……信号切替回路、３……制御回
路、４……選択回路、５……同期検出回路、a,b,c……
正規順番でないｎ本の信号、S1〜Sn……正規順番に切替
ったｎ本の信号。
図、第２図は従来技術による信号切替回路のブロック図
である。 １……分割回路、２……信号切替回路、３……制御回
路、４……選択回路、５……同期検出回路、a,b,c……
正規順番でないｎ本の信号、S1〜Sn……正規順番に切替
ったｎ本の信号。
Claims (1)
- 【請求項１】同一フレームを持つｎ本（ｎ≧２）の信号
を同期多重したPCM信号をｎ本に分割する回路と、前記
ｎ本の信号の順番を切替える回路と、前記ｎ本の信号か
ら一本の信号を選択する回路と、前記切替回路と選択回
路とを制御する回路と、前記選択回路で選択された一本
の信号の同期を検出する一つの同期検出回路とを有する
信号切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225636A JPH07101860B2 (ja) | 1988-09-09 | 1988-09-09 | 信号切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225636A JPH07101860B2 (ja) | 1988-09-09 | 1988-09-09 | 信号切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0273732A JPH0273732A (ja) | 1990-03-13 |
| JPH07101860B2 true JPH07101860B2 (ja) | 1995-11-01 |
Family
ID=16832408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225636A Expired - Lifetime JPH07101860B2 (ja) | 1988-09-09 | 1988-09-09 | 信号切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101860B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10233745A (ja) | 1997-02-18 | 1998-09-02 | Nec Corp | 多重伝送方法およびシステム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6220438A (ja) * | 1985-07-19 | 1987-01-29 | Nec Corp | 並列動作型フレ−ム同期回路 |
| JPH0611133B2 (ja) * | 1986-10-06 | 1994-02-09 | 日本電気株式会社 | フレ−ム位相制御回路 |
-
1988
- 1988-09-09 JP JP63225636A patent/JPH07101860B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0273732A (ja) | 1990-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01157138A (ja) | フレーム同期方式 | |
| CA2047641A1 (en) | Basic rate interface | |
| JPH07101860B2 (ja) | 信号切替方式 | |
| JPS6116641A (ja) | 自動多重化遅延方式 | |
| JP2590923B2 (ja) | 多重化ｐｃｍ信号中継装置 | |
| JPH0710061B2 (ja) | 多重分離回路 | |
| JPH0630480B2 (ja) | 速度変換回路 | |
| JPH01108823A (ja) | 中間中継装置 | |
| JP2581272B2 (ja) | 多重変換回路 | |
| JP2604965B2 (ja) | パス監視ビット抽出装置 | |
| JP3101840B2 (ja) | データ信号切替方式 | |
| JPH05336068A (ja) | 優先選択装置 | |
| JPS61193549A (ja) | 多重化デジタル回線使用中表示方式 | |
| JP2564997B2 (ja) | 多重レベル選択切替リングネットワーク | |
| JP3038766B2 (ja) | スイッチング方式 | |
| JP3185298B2 (ja) | 論理処理回路 | |
| JPS6361519A (ja) | フレ−ムカウンタ回路 | |
| JPS62293838A (ja) | 多重化制御回路 | |
| JP3338079B2 (ja) | タイムスロット制御方式 | |
| JPH05219002A (ja) | ディジタル多重変換装置 | |
| JPH01260942A (ja) | クロスコネクト装置 | |
| JPH03188723A (ja) | 網同期クロック選択方式 | |
| JPS62222798A (ja) | 時分割多重信号伝送方式 | |
| JPH0290740A (ja) | 高速回線アラーム情報通知方式 | |
| JPS6340380B2 (ja) |