JPS6361519A - フレ−ムカウンタ回路 - Google Patents

フレ−ムカウンタ回路

Info

Publication number
JPS6361519A
JPS6361519A JP20372786A JP20372786A JPS6361519A JP S6361519 A JPS6361519 A JP S6361519A JP 20372786 A JP20372786 A JP 20372786A JP 20372786 A JP20372786 A JP 20372786A JP S6361519 A JPS6361519 A JP S6361519A
Authority
JP
Japan
Prior art keywords
reference station
frame
frame counter
unique word
station
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20372786A
Other languages
English (en)
Inventor
Hitoshi Ishikawa
均 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20372786A priority Critical patent/JPS6361519A/ja
Publication of JPS6361519A publication Critical patent/JPS6361519A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Radio Relay Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数の基準局中の主基準局を識別し、この主基準局から
の基準バースト信号中のユニークワードに基づいて主基
準局対応の設定値をフレームカウンタにロードすること
により、1個のフレームカウンタでもって、主基準局が
変更になった場合でも、新たな主基準局に直ちにフレー
ム同期をとることができるものである。
〔産業上の利用分野〕
本発明は、複数の基準局を有するTDMAシステムに於
いて、フレーム同期をとる為のフレームカウンタ回路に
関するものである。
TDMAシステムに於いては、基準局から送出した基準
バースト信号に対して各地球局がフレーム同期を確立し
て通信を行うものであり、このフレーム同期をとる為に
、フレームカウンタ回路が設けられている。又複数の基
準局を設けて、その中の1局を主基準局とし、この主基
準局からの基準バースト信号に対してフレーム同期をと
り、この主基準局に障害が発生した場合は、他の基準局
を主基準局とすることより、システムバックアップを行
う構成が知られており、このようなシステムに於けるフ
レームカウンタ回路を経済的に構成することが要望され
ている。
〔従来の技術〕
システムバックアップの為に複数基準局構成としたTD
MAシステムに於いては、各基準局はフレーム周期で基
準バースト信号を連続的なタイムスロットを用いて、或
いは所定時間間隔で送出し、又複数基準局の中の1局を
主基準局とし、その主基準局を基準バースト信号中の局
識別信号等により表示するものである。又各地球局は、
各基準局対応のフレームカウンタを設け、このフレーム
カウンタを各基準局からの基準バースト信号にそれぞれ
同期化させ、主基準局対応のフレームカウンタによるフ
レーム同期に従って送受信タイミングを決定するもので
あった。
このような従来の構成に於いては、主基準局に障害が発
生した場合、他の基準局を主基準局に変更することにな
るが、この新たな主基準局対応のフレームカウンタに切
替えることにより、フレーム同期を継続して送受信を行
うことができる。従って、システムダウンを防止するこ
とができる。
〔発明が解決しようとする問題点〕
前述の従来例に於いては、基準局対応にフレームカウン
タを設けるものであり、1フレームが数mS程度の比較
的長い周期であるから、フレームカウンタのビット数も
多くなり、比較的規模が大きい構成となる。そして、シ
ステムバックアップを確実にする為に、基準局数を増加
すると、それに対応してフレームカウンタを増加しなけ
ればならず、地球局の装置規模が大きくなると共に高価
となる欠点があった。
本発明は、基準局数に関係なく、1個のフレームカウン
タでもって、フレーム同期をとれるようにすることを目
的とするものである。
〔問題点を解決するための手段〕
本発明のフレームカウンタ回路は、主基準局を識別して
1個のフレームカウンタによりフレーム同期をとるもの
であり、第1図を参照して説明する。複数の基準局の中
の主基準局を識別する識別手段1と、複数の基準局から
の基準バースト信号中のユニークワードを検出するユニ
ークワード検出手段2と、識別手段1によって主基準局
を識別した識別信号に基づいてユニークワード検出手段
2からのユニークワード検出信号を選択し、このユニー
クワード検出信号をロードパルスとして、主基準局を識
別した識別信号に従ってレジスタ4にセットされている
設定値を選択してロードするフレームカウンタ3とを備
えて、このフレームカウンタ3からフレームパルスを出
力するものである。
〔作用〕
主基準局からの基準バースト信号からユニークワードを
検出し、このユニークワード検出信号に1個のフレーム
カウンタを同期化させることにより、主基準局に対する
フレーム同期をとることができ、他の基準局を主基準局
とした時には、その新たに主基準局となった局かもの基
準バースト信号中のユニークワードを検出し、前の主基
準局の基準バースト信号と、新たな主基準局の基準バー
スト信号とのタイミング差等に基づいた設定値をフレー
ムカウンタにロードすることにより、成る基準タイミン
グを基にしてフレーム同期をとることと等価となり、主
基準局が変更されても、1個のフレームカウンタ3によ
って′11mしてフレーム同期をとることができる。
〔実施例〕
以下図面を参照して本発明の実施例について詳細に説明
する。
第2図は本発明の実施例のブロック図であり、基準局が
2局の場合を示すものである。同図に於いて、11.1
2は基準局受信処理部、13は主基準局判定テーブル、
14.15はユニークワード検出回路、16.19はセ
レクタ、17.18はレジスタ、20はフレームカウン
タである。基準局受信処理部11.12と主基準局判定
テーブル13とにより第1図に於ける識別手段1が構成
され、ユニークワード検出回路14.15とセレフタ1
6とにより第1図に於けるユニークワード検出手段2が
構成され、フレームカウンタ20が第1図に於けるフレ
ームカウンタ3に相当するものである。
2局構成の基準局A、Hの何れか一方が主基準局、他方
が副基準局となるものであり、何れが主基準局であるか
の情報は各地球局に通知され、主基準局判定テーブル1
3の書替えが行われる。受信信号は基準局受信処理部1
1.12及びユニークワード検出回路14.15に加え
られ、例えば、基準局受信処理部11により基準局Aか
らの基準バースト信号の受信処理が行われ、基準局受信
処理部12により基準局Bからの基準バースト信号の受
信処理が行われる。又ユニークワード検出回路14によ
り基準局Aからのユニークワードが検出され、ユニーク
ワード検出回路15により基準局Bからのユニークワー
ドが検出される。
基準局受信処理部11.12により基準局A。
Bからの基準バースト信号の受信処理が行われ、その受
信識別信号が主基準局判定テーブル13に加えられ、主
基準局判定テーブルエ3からセレクタ16.19に判定
信号が加えられる。例えば、基準局Aが主基準局となっ
ている場合は、主基準局判定テーブル13からの判定信
号により、セレクタ16はユニークワード検出回路14
のユニークワード検出信号を選択出力し、セレクタ19
はレジスタ17にセットされた設定値aを選択出力する
セレクタ16を介してフレームカウンタ20に加えられ
るユニークワード検出信号はロードパルスとなり、又セ
レクタ19を介してフレームカウンタ20に加えられる
設定値がロードパルスによってフレームカウンタ20に
ロードされ、フレームカウンタ20は図示を省略したク
ロック信号をカウントして、所定値になるとフレームパ
ルスを出力する。
第3図は本発明の実施例の動作説明図であり、(a)は
受信信号、(b)、 (C)はユニークワード検出信号
、(d)はフレームカウンタのカウント内容、(e)は
フレームパルスを示す。基準局A、Bからの基準バース
ト信号RA、RBのユニークワードUWがユニークワー
ド検出回路14.15により、(b)、 (C1に示す
ように検出され、基準局Aを主基準局とすると、(bl
に示すユニークワード検出信号によってフレームカウン
タ20に設定値aがロードされ、クロック信号のカウン
トアツプが引き続き行われる。この場合、フレームカウ
ンタ20は成る基準位置からクロック信号のカウントを
開始し、その途中に設定値aがロードされ、この設定値
aを初期値としてクロック信号のカウントを行うもので
あり、フレームカウンタ20のカウント内容は次第に増
加し、フレーム周期Tを示す内容となると、(e)に示
すフレームパルスが出力される。
主基準局が基準局Aから基準局Bに変更になった場合は
、セレクタ16.19によりユニークワード検出回路1
5からのユニークワード検出信号が選択出力され、且つ
レジスタ18からの設定値すが選択出力されるので、f
c)に示すユニークワード検出信号のタイミングで設定
値すがフレームカウンタ20にロードされ、この設定値
すを初期値としてクロック信号のカウントアツプが行わ
れ、フレーム周期Tを示す内容となると、(81に示す
フレームパルスが出力される。
又基準局Aからの基準バースト信号RAのユニークワー
ドUWの検出タイミング位置をフレームカウンタ20の
基準位置とすることもでき、その場合は、基準局Aが主
基準局の時に、ユニークワードUWを検出することによ
り、フレームカウンタ20をクリアして、クロック信号
のカウントを開始させれば良いことになる。
従って、基準局A、 Bの基準バースト信号の時間位置
のずれに対応して定められた設定値がフレームカウンタ
20にロードされるから、1個のフレームカウンタ20
を用いて、複数の基準局の何れが主基準局に変更になっ
ても、フレーム同期を′m続することができる。
なお、フレーム同期引込制御は、従来例と同様である。
例えば、ユニークワードUWがフレームパルスに基づい
た所定のタイミングでフレーム周′MT毎に検出できる
ように制御することになる。
第4図は本発明の他の実施例のブロック図であり、基準
局がn局の場合について示す。同図に於いて、21−1
〜21−nは基準局受信処理部、22−1〜22−nは
ユニークワード検出回路、23は主基準局判定テーブル
、24はセレクタ、25は設定部、26はフレームカウ
ンタである。
受信信号は、基準局受信処理部21−1〜21−nとユ
ニークワード検出回路22−1〜22−nとに加えられ
る。
1〜nの基準局対応の基準バースト信号を基準局受信処
理部21−1〜21−nで受信処理し、主基準局判定テ
ーブル23により主基準局からの基準バースト信号を判
定し、そのタイ“ミングに於けるユニークワード検出信
号をセレクタ24を制御ゴIして選択出力させ、フレー
ムカウンタ26のロードパルスとする。又主基準局判定
テーブル23からの判定信号に従って設定部25を制御
し、成る基準位置からの主基準局の基準バースト信号の
時間位置に対応した設定値を出力させ、フレームカウン
タ26に初期値としてロードする。
従って、主基準局が変更されても、新たな主基準局から
の基準バースト信号の時間位置に対応した初期値がフレ
ームカウンタ26に設定されるので、フレーム同期を継
続することができる。
〔発明の効果〕
以上説明したように、本発明は、複数の基準局の中の主
基準局を識別する識別手段1と、ユニークワード検出手
段2と、フレームカウンタ3とを備え、主基準局からの
基準バースト信号のユニークワードを検出したユニーク
ワード検出信号をロードパルスとして、フレームカウン
タ3に主基準局に対応した設定値をロードするものであ
り、複数の基準局の中で主基準局を変更した時に、フレ
ームカウンタ3にロードされる設定値は、新たな主基準
局に対応して選択されるので、1個のフレームカウンタ
を用いて、主基準局が変更された場合もフレーム同期を
′4IjI続することが可能となる。
従って、経済的なフレームカウンタ回路を提供すること
ができる。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、第2図は本発明の一
実施例のブロック図、第3図は本発明の実施例の動作説
明図、第4図は本発明の他の実施例のブロック図である
。 1は識別手段、2はユニークワード検出手段、3はフレ
ームカウンタ、4は設定値用のレジスタ、11.12は
基準局受信処理部、13は主基準局判定テーブル、14
.15はユニークワード検出回路、16.19はセレク
タ、17.18はレジスタ、20はフレームカウンタで
ある。

Claims (1)

  1. 【特許請求の範囲】 TDMAシステムに於ける複数基準局からの基準バース
    ト信号を受信検出してフレーム同期をとる為のフレーム
    カウンタ回路に於いて、 前記複数の基準局の中の主基準局を識別する識別手段(
    1)と、 前記複数の基準局からの基準バースト信号中のユニーク
    ワードを検出するユニークワード検出手段(2)と、 前記識別手段(1)からの主基準局の識別信号に基づい
    て前記ユニークワード検出手段(2)からのユニークワ
    ード検出信号を選択してロードパルスとし、且つ前記識
    別信号に従って選択された設定値をロードしてフレーム
    パルスを出力するフレームカウンタ(3)とを備えた ことを特徴とするフレームカウンタ回路。
JP20372786A 1986-09-01 1986-09-01 フレ−ムカウンタ回路 Pending JPS6361519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20372786A JPS6361519A (ja) 1986-09-01 1986-09-01 フレ−ムカウンタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20372786A JPS6361519A (ja) 1986-09-01 1986-09-01 フレ−ムカウンタ回路

Publications (1)

Publication Number Publication Date
JPS6361519A true JPS6361519A (ja) 1988-03-17

Family

ID=16478852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20372786A Pending JPS6361519A (ja) 1986-09-01 1986-09-01 フレ−ムカウンタ回路

Country Status (1)

Country Link
JP (1) JPS6361519A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06109000A (ja) * 1992-09-30 1994-04-19 Mitsubishi Electric Corp ポンプの羽根車
US8136627B2 (en) 2007-09-06 2012-03-20 Toyota Jidosha Kabushiki Kaisha Exhaust silencer device for internal combustion engine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06109000A (ja) * 1992-09-30 1994-04-19 Mitsubishi Electric Corp ポンプの羽根車
US8136627B2 (en) 2007-09-06 2012-03-20 Toyota Jidosha Kabushiki Kaisha Exhaust silencer device for internal combustion engine

Similar Documents

Publication Publication Date Title
EP0328385A2 (en) A phase adjusting system for a radio communication system
US7826446B2 (en) System for and method of providing a header and a trailer in data packets
US4432054A (en) Loop data transmission control method and system
JPH0728280B2 (ja) 多重マルチフレ−ム同期検出回路
US4945540A (en) Gate circuit for bus signal lines
JPS6361519A (ja) フレ−ムカウンタ回路
EP0379770A2 (en) Address transfer error detection process
JPS6367844A (ja) 動作状態監視回路
JP2713009B2 (ja) 遅延時間差吸収装置
JPH0438026A (ja) 受信データ同期回路
JPS61126837A (ja) 初期同期化制御方式
JPS5872226A (ja) クロツク切替え回路
JPS63229928A (ja) 同期保護回路
JP2526491B2 (ja) 多重化装置
JPS61224633A (ja) 選択呼出し方法
JPS63146532A (ja) 伝送路誤り監視装置
JPS63103528A (ja) タイムスロツトアサインテ−ブル切替制御方式
JPS59188257A (ja) 信号伝送方式
JPS61181237A (ja) 通信制御端末
JPH01200840A (ja) セル同期方式
JPH0370325A (ja) フレーム同期方式
JPS5975734A (ja) 伝送路アクセス装置
JPS6333096A (ja) クロツク選択回路
JPH0514237A (ja) 予備切替方式
JPS6340380B2 (ja)