JPS61126837A - 初期同期化制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、親局から複数の各子局に対して時分割方式で
送信し、各子局は自局割当時間帯の信号を受信し、各子
局からの送信信号が親局に於いて重ならないように各子
局の送信タイミングを制御する時分割多方向通信方式に
於ける初期同期化制御方式に関するものである。

〔従来の技術〕

時分割多方向通信網は、例えば、第３図に示すように、
１個の親局Ａと、分散配置された複数の子局８１〜Ｂｎ
とから構成され、親局Ａは、各子局Ｂ１〜Ｂｎ宛の信号
＃１〜＃ｎを時分割方式で一斉に送信し、各子局８１〜
Ｂｎは、受信信号からフレーム同期信号を検出し、この
フレーム同期信号を基準として割当てられた各子局Ｂｌ
−Ｂｎ対応の時間帯を識別して、それぞれ自局宛の信号
を受信処理し、又所定の機器内遅延時間後に、親局Ａに
向けてそれぞれ信号＊１〜＊ｎを送信するものである。

各子局Ｂ１〜Ｂｎがそれぞれ親局Ａに向けて送信した信
号＊１〜＊ｎは、親局Ａとの間の伝搬遅延時間後に、親
局Ａに到達して受信されるものであり、各子局Ｂ１〜Ｂ
ｎの送信信号＊１〜＊ｎは、親局Ａに於いて時間軸上に
整然と配列されるように送信タイミングの設定を行うこ
とが必要である。

第４図は、親局Ａと子局Ｂ１〜Ｂｎとの間の送受信動作
の説明図であり、ｆａ）は、親局Ａからの送信フレーム
構成を示し、子局Ｂ１〜Ｂｎ宛の信号＃１〜＃ｎにより
１フレームＦを構成している。

このフレームＦの先頭には図示を省略したフレーム同期
信号が付加され、各子局８１〜Ｂｎは、このフレーム同
期信号を検出して、自局割当時間帯を識別するものであ
る。

又（ｂｌ、　（ｄ）、　（ｆ）は、子局Ｂ１〜Ｂ３のそ
れぞれの受信信号＃１〜＃３を示し、（Ｃ）、　（ｅ）
、　（幻は、子局８１〜Ｂ３の送信信号＊１〜＊３を示
す。又（ｈ）は、親局Ａに於ける受信信号＊１〜＊ｎを
示す。又τ１〜τ３．τ１′〜τ３″は親局Ａと子局Ｂ
ｌ〜Ｂ３との間の伝搬遅延時間、Δ１〜Δ３は子局Ｂ１
〜Ｂ３の機器内遅延時間を示す。

例えば、子局Ｂｌに於いては、親局Ａの送信信号を伝搬
遅延時間τ１後に受信し、ｆｂ）に示すように、フレー
ム同期信号の直後の信号＃１を自局宛の信号として受信
処理し、ｆｃ）に示すように、予め設定された機器内遅
延時間Δ１後に、親局Ａに向けて信号＊１を送信するも
のである。この送信信号＊１は伝搬遅延時間τ１°　（
＝τ１）後に親局Ａで受信されることになる。

父子局Ｂ２．Ｂ３に於いては、親局Ａの送信信号をそれ
ぞれ伝搬遅延時間τ２．τ３後に受信し、（ｄｌ、　（
ｆ）に示すようにフレーム同期信号から２番目及び３番
目の信号＃２．＃３を子局Ｂ２．Ｂ３宛の信号として受
信処理し、（ｅｌ、　（ｇｌに示すように、予め設定さ
れた機器内遅延時間Δ２．Δ３後に、親局Ａに向けて信
号＊２．＊３を送信するものである。この送信信号＊２
．＊３は、伝搬遅延時間で２′、τ３“後に親局Ａで受
信されることになる。親局Ａと他の子局との間について
も前述と同様にして、送受信が行われるものであり、各
子局８１〜Ｂｎに於ける機器内遅延時間Δ１〜Δｎの設
定制御により、親局Ａで受信する各子局Ｂ１〜Ｂｎから
の信号＊１〜＊ｎは、相互に重なることなく、（ｈ）に
示すように整然と配列されることになる。

〔発明が解決しようとする問題点〕

親局Ａと各子局Ｂ１〜Ｂｎとの間の伝搬遅延時間τ１〜
τｎが同じ場合は、各子局８１〜Ｂｎに於ける機器内遅
延時間Δ１〜Δｎを同じくすることにより、親局Ａに於
ける各子局Ｂ１〜Ｂｎからの信号＊１〜＊ｎが時間軸上
に整然と配列されることになる。しかし、親局Ａと各子
局Ｂ１〜１３ｎとの間の距離がそれぞれ異なる場合が一
般的であり、伝搬遅延時間で１〜τｎ（τ１“〜τｎ　
ｌ　）もそれぞれ異なることになる。従って、時分割多
方向通信網を構成した時又は子局を増設した時に、伝搬
遅延時間τ１〜τｎに対応した機器内遅延時間Δ１〜Δ
ｎを設定して、各子局Ｂ１〜Ｂｎからの信号＊１〜＊ｎ
が親局Ａに於いて時間軸上に整然と配列されるように初
期同期化を行う必要がある。

又子局８１〜Ｂｎは、親局Ａからの信号＃１〜＃ｎに含
まれるクロック信号を抽出し、このクロック信号に同期
して信号＊１〜＊ｎを送信するものであるが、各子局Ｂ
１〜Ｂｎからの信号＊１〜＊ｎが親局Ａに到達した時点
に於いて、伝搬遅延時間τ１〜τｎがそれぞれ異なるこ
とから、異なる位相となり、親局Ａの基準クロック信号
により受信信号＊１〜＊ｎのサンプリングを行って識別
処理を行う時、位相差が大きいと誤り識別を生じること
になる。

従来、機器内遅延時間Δｌ〜Δｎを設定する為の初期同
期化の手段として、特定パターン信号を子局から送出し
、親局でこの特定パターン信号を検出して、基準特定パ
ターンとのずれを測定し、そのずれ量の情報を子局へ通
知し、子局ではそのずれ量に対応して機器内遅延時間を
調整して、送信タイミングをずらす方式が知られている
。この方式に於いては、子局からの特定パターンを親局
Ａで検出する為に、親局Ａの基準クロック信号でサンプ
リング識別できる受信位相とする制御を行った後に、特
定パターンを検出して遅延量を測定することになる。父
親局及び子局に特定パターン発生器を設けなけれはなら
ず、構成が複雑となる欠点があった。

本発明は、簡単な構成で時分割多方向通信方式に於ける
初期同期化を行わせることを目的とするものである。

〔問題点を解決するための手段〕

本発明の初期同期化制御方式は、時分割多方向通信方式
に於いて、各子局に、“１”と“０”とが交互となるｍ
ビットの位置確認用信号の送出手段を設け、父親局に、
前記位置確認用信号のｍビットより少ない時間幅で位置
ｆ！認用信号のほぼ中央部分の複数ビットを抽出して基
準クロック信号との位相差を検出する手段と、位置確認
用信号のほぼ中央位置からｍ　／　２ビットに任意数の
ビットを加えたビット数に相当する時間幅で位置確認用
信号の一部を抽出して計数しビット遅延量を検出する手
段とを設け、位相差の情報とビット遅延量の情報とを子
局へ送出し、これらの情報により子局では送信クロック
位相及び送信タイミングを制御するものである。

〔作用〕

位置確認用信号は、交互に“１”と“０”となるｍビッ
トの信号であり、親局で受信した位置確認用信号の一部
を計数し、その計数値と基準値との差がビット遅延量を
示すので、計数値或いは基準値との差をビット遅延量情
報として子局へ送出し、このビット遅延量情報により子
局の機器内遅延時間を調整し、又位置確認用信号と基準
クロック信号との位相差を検出して子局へ送出し、子局
に於ける送信クロック信号の位相を制御して、子局から
の信号が、親局の所定の時間位置で受信され、且つ親局
の基準クロック信号に位相同期したものとなるようにす
るものである。

〔実施例〕

以下図面を参照して、本発明の実施例について詳細に説
明する。

第１図は、本発明の実施例の要部ブロック図であり、主
として初期同期化時に動作する構成を示すものである。

同図に於いて、Ａは親局、Ｂは子局、１は受信部、２は
送信部、３は基準クロック信号を発生するクロック発生
回路、４は逓倍回路、５は検波回路、６はローパスフィ
ルタ、７は増幅器、８はレベル識別を行う識別回路、９
はバースト信号形成回路、１０はカウンタ、１１は遅延
回路、１２は図示を省略した制御回路から初期同期化時
に加えられる制御信号であり、父子局Ｂに於いて、２１
は受信部、２２は送信部、２３は送信タイミングの制御
等を行う制御部、２４は位置確認用信号を発生する信号
発生回路、２５は機器内遅延時間を制御して送信タイミ
ングを決める為の遅延制御回路、２６はクロック信号の
位相を制御する移相回路、２７は初期同期化時に加えら
れる制御信号である。

第２図は本発明の実施例の動作説明図であり、（ａ）は
親局Ａの送信フレーム構成を示し、（ｂｌ、　（Ｃ１は
子局Ｂからのｍビットの位置確認用信号のそれぞれ異な
るタイミングの例を示し、子局Ｂの信号発生回路２４か
ら出力されるものである。又（ｄｌはビット遅延量を検
出する為のバースト信号、ｔｅｌは位相差を検出する為
のバースト信号を示し、第１図に示す実施例に於いては
、バースト信号形成回路９から（８１に示すにビット時
間幅のバースト信号を出力し、そのバースト信号を遅延
回路１１になりに／２の時間遅延させる場合を示すもの
であり、バースト信号の時間幅は、ｍビットの位置確認
用信号の時間幅より短いにビット時間幅とすると共に、
ｍ／２ビット時間幅にβビット時間幅を加えた時間幅と
なるように設定するものである。なお、（ｄ）に示すバ
ースト信号は、（ｅｌに示すバースト信号に対してに／
２の時間進めた時間関係とすることも可能であり、又（
ｄ）、　ｔｅｌのバースト信号を別個の回路によって時
間幅が異なるように形成することも可能である。

親局Ａの送信部２からは、（ａｌに示すように、フレー
ム同期信号ＳＹＮと制御タイムスロットＣと各子局対応
のタイムスロット＃１．＃２．　　・・・からなる送信
フレーム構成で時分割信号が送信されるものであり、子
局Ｂに於いては、受信部２１で受信して、フレーム同期
信号ＳＹＮを検出し、その検出信号ｓｙｎを制御部２３
に加え、又クロック信号ｃｋを抽出して制御部２３に加
えるものである。このようなフレーム同期信号ＳＹＮの
検出手段及びクロック信号ｃｋの抽出手段は、公知の構
成を用いることができるものである。又初期同期化後の
通信時に於ける自局割当時間帯の識別は、フレーム同期
信号ＳＹＮの検出信号ｓｙｎをもとに、送信部２１或い
は制御部２３に於いて行うものである。このような制御
構成も従来の構成と同様である。

制御部２３に於いては、移相回路２６によりクロック信
号ｃｋの位相を制御を行って送信部２２に加え、又遅延
制御回路２５により検出信号ｓｙｎをもとに送信タイミ
ング信号を形成して送信部２２に加えるものである。又
制御信号２７が加えられた時に信号発生回路２４から交
互に“１”。

“Ｏ”となるｍビットの位置確認用信号が出力されて送
信部２２に加えられる。送信部２２は、送信タイミング
信号により送信を開始し、位相制御されたクロック信号
に同期して送信を行うものである。

初期同期化時に、親局Ａのバースト信号形成回路９に、
図示を省略した制御回路或いは手動スイッチ等によって
制御信号１２が加えられ、受信フレーム構成に於ける制
御タイムスロット内に相当′する時間に於いて、クロッ
ク発生回路３からの基準クロック信号をもとににビット
（ｋ　＜　ｍ）の時間幅のバースト信号が出力されて、
識別回路８と遅延回路１１とに加えられる。その遅延回
路１１で遅延されたバースト信号は、カウンタ１０のカ
ウントイネーブル信号として加えられる。

父子局Ｂに於いては、信号発生回路２４に、図示を省略
した制御回路或いは手動スイッチ等によって制御信号２
７が加えられて、交互に“１”。

“０”となるｍビットの位置確認用信号が出力される。

この位置確認用信号は、制御タイムスロットＣ全部或い
はそのうちの初期同期化用として使用できる時間をＭと
すると、その時間Ｍより短い時間長となるようにビット
数ｍが設定されるものであり、又この位置確認用信号は
、クロック信号ｃｋを、例えば、１／２に分周すること
により得ることも可能である。

信号発生回路２４からの位置確認用信号は、送信部２２
に加えられて、遅延制御回路２５からの送信タイミング
信号及び移相回路２６を介したクロック信号によって、
親局Ａの受信部１に於いて゛制御タイムスロットＣ内で
受信できるように、送信部２２から送信される。この位
置確認用信号が親局Ａの受信部１で受信されると、カウ
ンタ１０と逓倍回路４とに加えられる。逓倍回路４は、
位置確認用信号を２逓倍することにより、クロック発生
回路３からの基準クロック信号と同一周期の信号となる
ようにするものであり、逓倍された信号は検波回路５に
加えられる。

検波回路５は、クロック発生回路３からの基準クロ・ツ
ク信号により、逓倍回路４の出力信号を同期検波するも
のであり、位置確認用信号の位相と基準クロック信号の
位相とが一致している時に同期検波出力信号は最大とな
り、位相がずれるに従って同期検波出力信号レベルは低
下する。従って、検波回路５の同期検波出力信号をロー
パスフィルタ６を介して増幅器７に加えて増幅すると、
位置確認用信号と基準クロック信号との位相差に対応し
たレベルの信号が得られるので、識別回路８でレベル識
別を行うものである。

識別回路８は、バースト信号の期間のみレベル識別を行
い、その識別結果を送信部２に加えるものであり、送信
部２から子局Ｂへ位相差情報として送出される。なお、
同期検波出力信号が最大値となる時が位相一致の時であ
るから、同期検波出力信号をディジタル信号に変換して
位相差情報とすることも可能である。

父親間Ａで受信した位置確認用信号は、受信部１からカ
ウンタ１０に加えられ、遅延回路１１で遅延されたバー
スト信号の期間、カウントされ、そのカウント内容が送
信部２に加えられて、送信部２からビット遅延量情報と
して子局Ｂへ送出される。

初期同期化用の時間Ｍのほぼ中央で、子局Ｂからの位置
確認用信号が第２図の（ｂｌに示すように親局Ａの受信
部１で受信された場合は、（ｄ）に示すバースト信号を
カウントイネーブル信号とし、位置確認用信号の一部を
カウンタ１０でカウントすると、ｍ／２のカウント内容
となる。即ち、このカンウド値ｍ／２が基準値となるも
のであり、例えば、位置確認用信号の一部をカウントし
たカウント値が（（ｍ／２）＋１）であれば、位置確認
用信号の送信タイミングが１ビット遅延していることを
示し、子局Ｂでは、機器内遅延時間を１ビット分進めれ
ば所望の機器内遅延時間となる。又カウント値が（（ｍ
／２）−３）であれば、位置確認用信号の送信タイミン
グが３ビット進みであることを示し、子局Ｂでは、機器
内遅延時間を３ビット分遅らせれば所望の機器内遅延時
間となる。

このように、カウント値によりビット遅延量が判るもの
であり、このビット遅延量情報としては、子局Ｂの構成
に応じて、カウント値そのものを用いることも可能であ
り、又基準カウント値との差を用いることも可能である
。

又位置確認用信号が第２図の（Ｃ１に示すように、極端
にずれた場合であっても、バースト信号期間内にｍ／２
ビットの位置確認用信号が受信された場合は、カウンタ
ー０のカウント値がｍ／２となる。このような場合は、
ビット遅延量は零と判断されることになる。しかし、位
相差を検出する為のバースト信号の駅間に位置確認用信
号が到来しないので、位相差情報を得ることができない
ことになる。従って、この場合のビット遅延量零の情報
は誤りであることが判る。このような判断を親局Ａの送
信部２等で行うことも可能であり、父子局Ｂに於いて、
位相差情報とビット遅延量情報との両方が受信されない
場合に、誤りの情報であると判断することもできる。こ
の場合は、送信タイミングが大きくずれているので、子
局Ｂは位置値　　−認用信号の送信タイミングを進める
か或いは遅らせて、再度初期同期化を試みることになる
。

ビット遅延量情報及び位相差情報を受信した子局Ｂでは
、自動的或いは手動的に移相回路２６及び遅延制御回路
２５を制御するものであり、ビット遅延量情報により、
遅延制御回路２５による機器内遅延時間を調整し、位相
差情報により移相回路２６による移相量を調整するもの
である。手動による場合は、表示部を設けて、親局Ａか
ら受信したビット遅延量情報及び位相差情報を表示させ
て、前述のような調整を行うことになり、送信クロック
信号位相と機器内遅延時間とを一緒に調整することがで
きるものである。

子局Ｂに於ける移相回路２６の調整により、送信クロッ
ク信号位相が調整されて、親局Ａの受信信号位相が基準
クロック信号位相に同期化され、又機器内遅延時間が調
整されて、フレーム同期信号ＳＹＮの検出信号ｓｙｎを
もとに自局割当時間帯を識別して送信することにより、
親局Ａに於ける受信信号が所定の時間位置となるもので
あり、伝搬遅延時間がそれぞれ異なる各子局からの信号
は、親局Ａに於いてそれぞれ時間的に重ならないように
受信されることになる。

〔発明の効果〕

以上説明したように、本発明は、時分割多方向通信方式
に於いて、各子局Ｂ１〜Ｂｎに、交互に“１”、“Ｏ”
となるｍビットの位置確認用信号を送出する信号発生回
路２４等の送出手段を設け、初期同期化時に位置確認用
信号を送出させるものであり、位置確認用信号の発生手
段は、グロック信号を１／２に分周する構成で実現する
ことも可能であるから、初期同期化の為の子局Ｂの構成
が簡単化される利点がある。

又親局Ａに、位置確認用信号のｍビットより少ない時間
幅で正規に受信される位置確認用信号のほぼ中央部分の
にビットを抽出して基準クロック信号との位相差を検出
する為の逓倍回路４．検波回路５．ローパスフィルタ６
、増幅器７．識別回路８等からなる位相差検出手段と、
定期に受信される位置確認用信号のほぼ中央位置からｍ
／２ビ・ノドにβビットを加えた時間幅で位置確認用信
号の一部を抽出して計数するカウンタ１０等からなるビ
ット遅延量の検出手段とを設けて、親局Ａから子局Ｂへ
、位相差情報とビット遅延量情報とを送出し、子局Ｂで
は、位相差情報により送信クロック信号の位相制御を行
い、ビット遅延量情報により機器内遅延時間を調整する
ものであり、親局Ａに於いては、基準クロック信号との
位相差情報と、ビット遅延量情報とを同時に得ることが
でき、初期同期化を短時間で行うことができる利点があ
る。

又位相差情報を得る為に、位置確認用信号のほぼ中央部
分のにビット分を抽出することにより、位置確認用信号
の両端近傍の位相が比較的安定していない部分を除くこ
とができ、正確な位相差情報を得ることができる利点が
ある。

【図面の簡単な説明】

第１図は本発明の実施例の要部ブロック図、第２図は本
発明の実施例の動作説明図、第３図は時゛　　分割多方
向通信方式の説明図、第４図はその動作説明図である。 Ａは親局、Ｂは子局、ｌは受信部、２は送信部、３はク
ロック発生回路、４は逓倍回路、５は検波回路、６はロ
ーパスフィルタ、７は増幅器、８は識別回路、９はバー
スト信号形成回路、１０はカウンタ、１１は遅延回路（
ＤＬ）、１２は制御信号、２１は受信部、２２は送信部
、２３は制御部、２４は位置ｆ１認用信号を発生する信
号発生回路、２５は遅延制御回路、２６は移相回路、２
７は制御信号である。

Claims (1)

【特許請求の範囲】
1. １個の親局と複数の子局とにより多方向通信網を構成し
   、前記親局は前記各子局向けの信号を時分割方式で一斉
   に送信し、前記各子局は前記親局の送信信号から抽出し
   たクロック信号に同期して自局割当時間帯に前記親局に
   向けて送信する時分割多方向通信方式に於いて、前記各
   子局は、交互に“１”、“０”となるｍビットの位置確
   認用信号の送出手段を設け、前記親局に、前記子局から
   の位置確認用信号のｍビットより少ない時間幅で前記位
   置確認用信号のほぼ中央部分の複数ビットを抽出して基
   準クロック信号との位相差を検出する手段と、前記位置
   確認用信号のほぼ中央位置からｍ／２ビットに任意数ビ
   ットを加えたビット数に相当する時間幅で前記位置確認
   用信号の一部を抽出して計数しビット遅延量を検出する
   手段とを設け、検出された位相差の情報とビット遅延量
   の情報とを、位置確認用信号を送出した子局に送出し、
   該情報を受信した子局に於いて送信クロック信号位相及
   び機器内遅延時間を制御することを特徴とする初期同期
   化制御方式。