JPH0696815A - コネクタ - Google Patents
コネクタInfo
- Publication number
- JPH0696815A JPH0696815A JP4243090A JP24309092A JPH0696815A JP H0696815 A JPH0696815 A JP H0696815A JP 4243090 A JP4243090 A JP 4243090A JP 24309092 A JP24309092 A JP 24309092A JP H0696815 A JPH0696815 A JP H0696815A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- electronic circuit
- pins
- cut capacitor
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【目的】 電子回路パッケージなどに実装されるコネク
タに係り、さらに詳しくはチップ部品付きコネクタの構
造に関し、チップ部品の実装による電子回路パッケージ
の実装効率の悪化を改善することを目的とする。 【構成】 コネクタ本体1aに植設された複数のコネクタ
ピン1bに接続されて前記コネクタ本体1aの表面に形成さ
れた導体1c間にチップ部品２を接続・搭載し構成する。
タに係り、さらに詳しくはチップ部品付きコネクタの構
造に関し、チップ部品の実装による電子回路パッケージ
の実装効率の悪化を改善することを目的とする。 【構成】 コネクタ本体1aに植設された複数のコネクタ
ピン1bに接続されて前記コネクタ本体1aの表面に形成さ
れた導体1c間にチップ部品２を接続・搭載し構成する。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路パッケージな
どに実装されるコネクタに係り、さらに詳しくはチップ
部品付きコネクタの構造に関する。
どに実装されるコネクタに係り、さらに詳しくはチップ
部品付きコネクタの構造に関する。
【０００２】電子交換機において、とくに高速信号を扱
う電子回路パッケージは電源線毎にノイズカットコンデ
ンサを接続するのが通例となっている。ところが、電子
回路パッケージは、このノイズカットコンデンサを基板
上に実装するため、その実装領域分だけ他の電気部品の
搭載や配線パターンの配線を行うことができず実装効率
が悪くなっている。
う電子回路パッケージは電源線毎にノイズカットコンデ
ンサを接続するのが通例となっている。ところが、電子
回路パッケージは、このノイズカットコンデンサを基板
上に実装するため、その実装領域分だけ他の電気部品の
搭載や配線パターンの配線を行うことができず実装効率
が悪くなっている。
【０００３】このような状況から電子回路パッケージの
実装効率の改善が要望されている。
実装効率の改善が要望されている。
【０００４】
【従来の技術】図３は従来技術によるコネクタの要部実
装斜視図である。図示するように、電子回路パッケージ
を配列収容する図示しないシェルフのバックボードに備
えるプラグ形コネクタに接続するため、電子回路パッケ
ージ10は、基板（プリント配線基板）10a の先端にジャ
ック形のコネクタ11を実装している。
装斜視図である。図示するように、電子回路パッケージ
を配列収容する図示しないシェルフのバックボードに備
えるプラグ形コネクタに接続するため、電子回路パッケ
ージ10は、基板（プリント配線基板）10a の先端にジャ
ック形のコネクタ11を実装している。
【０００５】この従来のコネクタ11は、コネクタ本体11
a に複数のコネクタピン11b を列設し、その各コネクタ
ピン11b に図示しない電子回路の信号線及び電源線を接
続している。
a に複数のコネクタピン11b を列設し、その各コネクタ
ピン11b に図示しない電子回路の信号線及び電源線を接
続している。
【０００６】そして、とくにコネクタピン11b の内、電
源線にはノイズをカットするため、電源用コネクタピン
11b-1 近くの基板10a 上にチップ形のノイズカットコン
デンサ12を接続している。
源線にはノイズをカットするため、電源用コネクタピン
11b-1 近くの基板10a 上にチップ形のノイズカットコン
デンサ12を接続している。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな上記実装構造によれば、ノイズカットコンデンサを
電源線毎に基板上に実装するため、高密度実装が要求さ
れる電子回路パッケージにおいては、電子部品や配線パ
ターンの実装領域が圧迫され、電子回路パッケージの実
装効率が悪くなるといった問題があった。
うな上記実装構造によれば、ノイズカットコンデンサを
電源線毎に基板上に実装するため、高密度実装が要求さ
れる電子回路パッケージにおいては、電子部品や配線パ
ターンの実装領域が圧迫され、電子回路パッケージの実
装効率が悪くなるといった問題があった。
【０００８】上記問題点に鑑み、本発明はチップ部品の
実装による電子回路パッケージの実装効率の悪化を改善
できるコネクタを提供することを目的とする。
実装による電子回路パッケージの実装効率の悪化を改善
できるコネクタを提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明のコネクタにおいては、コネクタ本体に植設
された複数のコネクタピンに接続されてコネクタ本体の
表面に形成された導体間にチップ部品を接続・搭載し構
成する。
に、本発明のコネクタにおいては、コネクタ本体に植設
された複数のコネクタピンに接続されてコネクタ本体の
表面に形成された導体間にチップ部品を接続・搭載し構
成する。
【００１０】
【作用】このように、コネクタはコネクタ本体に植設さ
れた複数のコネクタピン間、とくに電源用コネクタピン
に接続されてコネクタ本体の表面に形成された導体間に
チップ部品、例えばノイズカットコンデンサを予め、搭
載しておくことにより、このコネクタを実装した電子回
路パッケージは、そのチップ部品（ノイズカットコンデ
ンサ）の実装領域分だけ電子部品や配線パターン等の実
装領域を増加することができるため、電子回路パッケー
ジの実装効率を改善することができる。
れた複数のコネクタピン間、とくに電源用コネクタピン
に接続されてコネクタ本体の表面に形成された導体間に
チップ部品、例えばノイズカットコンデンサを予め、搭
載しておくことにより、このコネクタを実装した電子回
路パッケージは、そのチップ部品（ノイズカットコンデ
ンサ）の実装領域分だけ電子部品や配線パターン等の実
装領域を増加することができるため、電子回路パッケー
ジの実装効率を改善することができる。
【００１１】
【実施例】以下、図面に示した実施例に基づいて本発明
の要旨を詳細に説明する。図１は第１の実施例のコネク
タの要部実装斜視図である。図示するように、コネクタ
１は複数のコネクタピン1bを所定間隔に列設し、そのコ
ネクタピン1bの内、とくに電源用コネクタピン1b-1に内
部導体（銅線）1dで接続される導体1c、即ち、銅パッド
（蒸着あるいはめっきによる）をコネクタ本体1aの一側
面に備え、そのパッド1c間にチップ部品２、即ちノイズ
カットコンデンサを予め、半田付けにより搭載し構成す
る。
の要旨を詳細に説明する。図１は第１の実施例のコネク
タの要部実装斜視図である。図示するように、コネクタ
１は複数のコネクタピン1bを所定間隔に列設し、そのコ
ネクタピン1bの内、とくに電源用コネクタピン1b-1に内
部導体（銅線）1dで接続される導体1c、即ち、銅パッド
（蒸着あるいはめっきによる）をコネクタ本体1aの一側
面に備え、そのパッド1c間にチップ部品２、即ちノイズ
カットコンデンサを予め、半田付けにより搭載し構成す
る。
【００１２】電子回路パッケージ10は、このコネクタ１
を従来同様に実装するが、プリント配線基板10a 側にノ
イズカットコンデンサを実装する必要はなく、他の電気
部品の実装や配線パターンの配線を行う。
を従来同様に実装するが、プリント配線基板10a 側にノ
イズカットコンデンサを実装する必要はなく、他の電気
部品の実装や配線パターンの配線を行う。
【００１３】このように、コネクタは、コネクタピンの
内、とくに電源用コネクタピン間に予め、チップ部品、
即ちノイズカットコンデンサを接続・搭載することによ
り、このノイズカットコンデンサ付きコネクタを実装す
る電子回路パッケージは、基板側にノイズカットコンデ
ンサを実装する必要はなく、その実装領域に他の電気部
品の実装や配線パターンの配線を行うことができ、その
実装領域の有効利用により電子回路パッケージの実装効
率を改善することができる。
内、とくに電源用コネクタピン間に予め、チップ部品、
即ちノイズカットコンデンサを接続・搭載することによ
り、このノイズカットコンデンサ付きコネクタを実装す
る電子回路パッケージは、基板側にノイズカットコンデ
ンサを実装する必要はなく、その実装領域に他の電気部
品の実装や配線パターンの配線を行うことができ、その
実装領域の有効利用により電子回路パッケージの実装効
率を改善することができる。
【００１４】なお、本実施例の説明ではコネクタピンの
内、とくに電源用コネクタピンにノイズカットコンデン
サを接続したが、その他のチップ部品を他のコネクタピ
ン間を含めて実装できることは言うまでもなく、その実
装領域分だけ電子回路パッケージの実装効率を更に改善
することができる。また、上記説明はチップ部品とした
が、膜部品をコネクタ本体表面に形成しコネクタピン間
に接続してもよい。
内、とくに電源用コネクタピンにノイズカットコンデン
サを接続したが、その他のチップ部品を他のコネクタピ
ン間を含めて実装できることは言うまでもなく、その実
装領域分だけ電子回路パッケージの実装効率を更に改善
することができる。また、上記説明はチップ部品とした
が、膜部品をコネクタ本体表面に形成しコネクタピン間
に接続してもよい。
【００１５】つぎの図２は第２の実施例のコネクタの要
部実装斜視図である。図示するように、このコネクタ１
は、第１の実施例のコネクタと同様の構造であるが、チ
ップ部品２を接続する導体1cがコネクタピン1bの一部を
コネクタ本体1aの表面に露出させ研削により平坦面に形
成した点が異なる。この場合も第１の実施例と同様に作
用、効果を奏するとともに、図１の第１の実施例で埋設
した内部導体（銅線）1dを省略しモールド成型を簡略化
することができる。
部実装斜視図である。図示するように、このコネクタ１
は、第１の実施例のコネクタと同様の構造であるが、チ
ップ部品２を接続する導体1cがコネクタピン1bの一部を
コネクタ本体1aの表面に露出させ研削により平坦面に形
成した点が異なる。この場合も第１の実施例と同様に作
用、効果を奏するとともに、図１の第１の実施例で埋設
した内部導体（銅線）1dを省略しモールド成型を簡略化
することができる。
【００１６】
【発明の効果】以上、詳述したように本発明のチップ部
品付きコネクタを電子回路パッケージに適用することに
より、電子回路パッケージの実装効率を改善して、電子
回路パッケージの高密度実装化を図ることができるとい
った産業上極めて有用な効果を発揮する。
品付きコネクタを電子回路パッケージに適用することに
より、電子回路パッケージの実装効率を改善して、電子
回路パッケージの高密度実装化を図ることができるとい
った産業上極めて有用な効果を発揮する。
【図面の簡単な説明】
【図１】 本発明による第１の実施例のコネクタの要部
実装斜視図
実装斜視図
【図２】 本発明による第２の実施例のコネクタの要部
実装斜視図
実装斜視図
【図３】 従来技術によるコネクタの要部実装斜視図
１はコネクタ 1aはコネクタ本体 1bはコネクタピン 1b-1は電源用コネクタピン 1cは導体（パッド） 1dは内部導体（銅線） ２はチップ部品（ノイズカットコンデンサ）
Claims (3)
- 【請求項１】 コネクタ本体(1a)に植設された複数のコ
ネクタピン(1b)に内部導体(1d)で接続されて前記コネク
タ本体(1a)の表面に形成された導体(1c)間にチップ部品
(2) を接続・搭載してなることを特徴とするコネクタ。 - 【請求項２】 請求項１記載のチップ部品(2) はノイズ
カットコンデンサであることを特徴とするコネクタ。 - 【請求項３】 請求項１記載の導体(1c)はコネクタピン
(1b)の一部がコネクタ本体(1a)の表面に露出してなるこ
とを特徴とするコネクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243090A JPH0696815A (ja) | 1992-09-11 | 1992-09-11 | コネクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243090A JPH0696815A (ja) | 1992-09-11 | 1992-09-11 | コネクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0696815A true JPH0696815A (ja) | 1994-04-08 |
Family
ID=17098643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4243090A Pending JPH0696815A (ja) | 1992-09-11 | 1992-09-11 | コネクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0696815A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232014A (ja) * | 1996-02-26 | 1997-09-05 | Nec Corp | インタフェースケーブル接続用コネクタ |
| JP2001102716A (ja) * | 1999-09-29 | 2001-04-13 | Nec Saitama Ltd | 電子装置 |
| JP2003023271A (ja) * | 2001-03-21 | 2003-01-24 | Siemens Ag | 電子装置 |
| JP2015508942A (ja) * | 2012-03-01 | 2015-03-23 | オートリブ ディベロップメント エービー | Ｐｃｂと２つのハウジング部分とを有する電子ユニット |
-
1992
- 1992-09-11 JP JP4243090A patent/JPH0696815A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232014A (ja) * | 1996-02-26 | 1997-09-05 | Nec Corp | インタフェースケーブル接続用コネクタ |
| JP2001102716A (ja) * | 1999-09-29 | 2001-04-13 | Nec Saitama Ltd | 電子装置 |
| JP2003023271A (ja) * | 2001-03-21 | 2003-01-24 | Siemens Ag | 電子装置 |
| JP2015508942A (ja) * | 2012-03-01 | 2015-03-23 | オートリブ ディベロップメント エービー | Ｐｃｂと２つのハウジング部分とを有する電子ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424492A (en) | Optimal PCB routing methodology for high I/O density interconnect devices | |
| US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
| JPH0696815A (ja) | コネクタ | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH053402A (ja) | 混成集積回路装置 | |
| JPH05315721A (ja) | プリント配線板およびそのコネクタ | |
| KR200311472Y1 (ko) | 반도체 패키지 테스트용 기판 커넥터 | |
| JPH0211032B2 (ja) | ||
| JPH04245465A (ja) | 電気部品及びその半田付け方法 | |
| JPH05267540A (ja) | 半導体素子の実装構造 | |
| KR20010056083A (ko) | 적층형 반도체 패키지 | |
| JPS60201692A (ja) | 配線回路装置 | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JP2919010B2 (ja) | 半導体集積回路実装構造 | |
| JPH05135834A (ja) | 基板間接続コネクタ | |
| JPS63272059A (ja) | 半導体装置および半導体装置を基板に実装した装置 | |
| JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 | |
| JPH0677351A (ja) | 半導体実装基板 | |
| JPH0787221B2 (ja) | 半導体搭載用基板 | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JPH05121864A (ja) | 印刷配線板 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH0291907A (ja) | プリント基板に実装される電子部品 | |
| JPH0992746A (ja) | リードレスチップキャリア | |
| JPH06112343A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001003 |