JPH069246B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH069246B2 JPH069246B2 JP62278914A JP27891487A JPH069246B2 JP H069246 B2 JPH069246 B2 JP H069246B2 JP 62278914 A JP62278914 A JP 62278914A JP 27891487 A JP27891487 A JP 27891487A JP H069246 B2 JPH069246 B2 JP H069246B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- back channel
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010409 thin film Substances 0.000 title description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 230000004075 alteration Effects 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 39
- 239000010410 layer Substances 0.000 description 39
- 238000000034 method Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910001120 nichrome Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアモルファスシリコンを用いた逆スタガード構
造薄膜トランジスタの製造方法に関し、特に安定性が良
く高信頼が得られるバックチャネルの構造を有するアモ
ルファスシリコン薄膜トランジスタの製造方法に関す
る。
造薄膜トランジスタの製造方法に関し、特に安定性が良
く高信頼が得られるバックチャネルの構造を有するアモ
ルファスシリコン薄膜トランジスタの製造方法に関す
る。
水素化などしたアモルファスシリコン（ａ−Ｓｉ）を用
いた薄膜トランジスタ（ＴＦＴ）は、低温で大面積基板
に形成できることなどから、長尺光センサーや大面積大
容量液晶表示のスイッチング素子をガラス等の低価格基
板に多数素子集積した形で実用化されつつある。
いた薄膜トランジスタ（ＴＦＴ）は、低温で大面積基板
に形成できることなどから、長尺光センサーや大面積大
容量液晶表示のスイッチング素子をガラス等の低価格基
板に多数素子集積した形で実用化されつつある。
ａ−ＳｉＴＥＴには、基板上への薄膜の積層順の違いか
ら、順スタガード及びスタガードの典形的な構造が知ら
れている。このうち、製造上の利点及びＴＦＴ特性の安
定性から逆スタガード構造が採用される場合が多い。
ら、順スタガード及びスタガードの典形的な構造が知ら
れている。このうち、製造上の利点及びＴＦＴ特性の安
定性から逆スタガード構造が採用される場合が多い。
逆スタガードａ−ＳｉＴＦＴの製造の一例を第３図に示
す。ガラス基板１０の上にＮｉＣｒのゲート電極２０を
設け、その上にＳｉＯ２又はＳｉＮ４のゲート絶縁膜３
０を設け、さらにａ−Ｓｉ膜のｉ層４０を設け、Ｃｒ，
Ａｌ，ＩＴＯなどの単層膜もしくは多層膜によるソース
電極６０及びドレイン電極７０がゲート電極２０の両側
の上面に設けられ、ソース電極６０及びドレイン電極７
０下にはオーミック性を良くする目的でａ−Ｓｉ膜のｎ
＋層を設けるのが一般的な構造である。
す。ガラス基板１０の上にＮｉＣｒのゲート電極２０を
設け、その上にＳｉＯ２又はＳｉＮ４のゲート絶縁膜３
０を設け、さらにａ−Ｓｉ膜のｉ層４０を設け、Ｃｒ，
Ａｌ，ＩＴＯなどの単層膜もしくは多層膜によるソース
電極６０及びドレイン電極７０がゲート電極２０の両側
の上面に設けられ、ソース電極６０及びドレイン電極７
０下にはオーミック性を良くする目的でａ−Ｓｉ膜のｎ
＋層を設けるのが一般的な構造である。
上述した逆スタガード構造ａ−Ｓｉ・ＴＦＴは第３図に
示すように、ソース電極６０とドレイン電極７０との間
のバックチャネル部９０が最上表面に位置している。
示すように、ソース電極６０とドレイン電極７０との間
のバックチャネル部９０が最上表面に位置している。
この結果、バックチャネル部９０はｉ層ａ−Ｓｉ表面８
０３が露出した構造となる。そのため、表面汚染が直接
的にｉ層ａ−Ｓｉ表面８０３の汚染原因となり、バック
チャネル９０のポテンシャル変化をもたらす要因とな
る。したがって、従来の逆スタガード構造ａ−Ｓｉ・Ｔ
ＦＴは特性の安定性が悪く、信頼性に乏しい欠点を有し
ていた。
０３が露出した構造となる。そのため、表面汚染が直接
的にｉ層ａ−Ｓｉ表面８０３の汚染原因となり、バック
チャネル９０のポテンシャル変化をもたらす要因とな
る。したがって、従来の逆スタガード構造ａ−Ｓｉ・Ｔ
ＦＴは特性の安定性が悪く、信頼性に乏しい欠点を有し
ていた。
なお、この解決策の一例として、バックチャネル部にパ
ッシベーション膜としてＳｉＯＸ又はＳｉＯＸ膜を形成
し、汚染を防止し安定化を計ることが考えられる。しか
しながら、一般的製造プロセスにおいてはソース電極及
びドレイン電極を形成する工程やａ−Ｓｉ膜のｎ＋層を
除去してバックチャネル部を形成する工程と前述のパッ
シベーション膜を形成する工程とは全く異なる製造設備
を用いて行わなければならず、分離した工程となる。
ッシベーション膜としてＳｉＯＸ又はＳｉＯＸ膜を形成
し、汚染を防止し安定化を計ることが考えられる。しか
しながら、一般的製造プロセスにおいてはソース電極及
びドレイン電極を形成する工程やａ−Ｓｉ膜のｎ＋層を
除去してバックチャネル部を形成する工程と前述のパッ
シベーション膜を形成する工程とは全く異なる製造設備
を用いて行わなければならず、分離した工程となる。
そのため、パッシベーション膜を形成する前にａ−Ｓｉ
膜のｉ層が露光したバックチャネル部が形成され、か
つ、外気及び作業環境下に曝される結果となり、完全な
パッシベーション効果が得られ難い問題を有していた。
膜のｉ層が露光したバックチャネル部が形成され、か
つ、外気及び作業環境下に曝される結果となり、完全な
パッシベーション効果が得られ難い問題を有していた。
例えば、第４図(b)に示したように、初期ＴＦＴ特性４
２に比較し、従来品はバックチャネル形成後のパッシベ
ーション膜形成後のＴＦＴ特性、もしくは例えば液晶表
示素子組立後分解して検査した時のＴＦＴ特性４４は、
ＯＦＦ領域の電流値が著しく大きくなり、いわゆる表示
素子のスイッチング特性として不十分なものとなってし
まう欠点を有していた。
２に比較し、従来品はバックチャネル形成後のパッシベ
ーション膜形成後のＴＦＴ特性、もしくは例えば液晶表
示素子組立後分解して検査した時のＴＦＴ特性４４は、
ＯＦＦ領域の電流値が著しく大きくなり、いわゆる表示
素子のスイッチング特性として不十分なものとなってし
まう欠点を有していた。
そこで、本発明の目的は特性の安定性や再現性などが良
く、高い信頼性を有する薄膜トランジスタの製造方法を
提供することにある。
く、高い信頼性を有する薄膜トランジスタの製造方法を
提供することにある。
本発明の薄膜トランジスタの製造方法は逆スタガード・
アモルファスシリコン薄膜トランジスタの製造工程にお
いて、ソース電極とドレイン電極間のｎ＋層と一部のｉ
層アモルファスシリコンをドライエッチングにより除去
する工程に続き、該ドライエッチング工程の真空を破ら
ず窒素、酸素、炭素、ほう素（ボロン）の少なくとも１
種が存在するガス雰囲気のプラズマに曝し、バックチャ
ネル部を変質処理する工程を有している。
アモルファスシリコン薄膜トランジスタの製造工程にお
いて、ソース電極とドレイン電極間のｎ＋層と一部のｉ
層アモルファスシリコンをドライエッチングにより除去
する工程に続き、該ドライエッチング工程の真空を破ら
ず窒素、酸素、炭素、ほう素（ボロン）の少なくとも１
種が存在するガス雰囲気のプラズマに曝し、バックチャ
ネル部を変質処理する工程を有している。
〔実施例〕 以下、本発明について図面を参照して説明する。
第１図は本願発明の一実施例による製造方法により得ら
れたトランジスタの製造を示す模式的な断面図である。
れたトランジスタの製造を示す模式的な断面図である。
第１図において、硼硅酸ガラス基板１０上にＮｉＣｒに
よるゲート電極２０が１５００Å厚でパターニングされ
て設けられている。この上にプラズマＣＶＤにより室化
シリコン（ＳＩＮＸ）膜が３０００Å厚形成されてゲー
ト絶縁膜３０が設けられている。同時にプラズマＣＶＤ
により水素化ａ−Ｓｉ膜のｉ層４０ ２０００Åとｎ＋
層５０２００Åとが順次形成され、その上にソース電極
６０とドレイン電極７０とがＩＴＯ１０００Å及びＣｒ
２０００Åの積層によりパターニングされて設けられて
いる。ここで、バックチャネル部９０は、ａ−Ｓｉ膜の
ｎ＋層が除かれ、ｉ層の一部も取り除かれたｉ層表面
は、酸素，炭素などを取り込んだａ−Ｓｉ膜の表面変質
層８０に変化させた構造となっている。
よるゲート電極２０が１５００Å厚でパターニングされ
て設けられている。この上にプラズマＣＶＤにより室化
シリコン（ＳＩＮＸ）膜が３０００Å厚形成されてゲー
ト絶縁膜３０が設けられている。同時にプラズマＣＶＤ
により水素化ａ−Ｓｉ膜のｉ層４０ ２０００Åとｎ＋
層５０２００Åとが順次形成され、その上にソース電極
６０とドレイン電極７０とがＩＴＯ１０００Å及びＣｒ
２０００Åの積層によりパターニングされて設けられて
いる。ここで、バックチャネル部９０は、ａ−Ｓｉ膜の
ｎ＋層が除かれ、ｉ層の一部も取り除かれたｉ層表面
は、酸素，炭素などを取り込んだａ−Ｓｉ膜の表面変質
層８０に変化させた構造となっている。
かかる表面変質層８０はバックチャネル部ａ−Ｓｉ膜の
ｎ＋及びｉ層の一部をドライエッチングにより掘り込む
際、ドライエッチングに続く工程として真空を破らず同
一装置内で酸素プラズマ中に曝らされて、プラズマによ
り発生した酸素ラジカルやレジストからプラズマにより
発生した炭素，水素などのラジカルから表面が変質させ
られて出来る。
ｎ＋及びｉ層の一部をドライエッチングにより掘り込む
際、ドライエッチングに続く工程として真空を破らず同
一装置内で酸素プラズマ中に曝らされて、プラズマによ
り発生した酸素ラジカルやレジストからプラズマにより
発生した炭素，水素などのラジカルから表面が変質させ
られて出来る。
変質層の製造方法は問わないが、望しくは、エッチング
に続く工程として同時に行う構造が有利である。もしく
は、分離する場合は表面汚染の影響を軽減するためには
変質層とｉ層の界面を表面より深くするために変質層を
比較的厚めに形成する必要がある。
に続く工程として同時に行う構造が有利である。もしく
は、分離する場合は表面汚染の影響を軽減するためには
変質層とｉ層の界面を表面より深くするために変質層を
比較的厚めに形成する必要がある。
このように本発明では表面汚染が起きない内に表面を安
定な変質層とするか又は汚染表面とは別な深さの位置
に、つまり変質層との界面にｉ層との界面を設けるた
め、極めて安定なＴＦＴ特性が得られる。例えば、第４
図(a)に示したＴＦＴ特性のように、(b)に比較して示し
た従来の特性に比べ、初期特性４２と、液晶表示素子組
立後分解して検査した本発明を実施したＴＦＴ特性４１
とは、ほとんど劣化や変化せず、安定に再現性良い特性
が高い歩留りで得られることがわかった。
定な変質層とするか又は汚染表面とは別な深さの位置
に、つまり変質層との界面にｉ層との界面を設けるた
め、極めて安定なＴＦＴ特性が得られる。例えば、第４
図(a)に示したＴＦＴ特性のように、(b)に比較して示し
た従来の特性に比べ、初期特性４２と、液晶表示素子組
立後分解して検査した本発明を実施したＴＦＴ特性４１
とは、ほとんど劣化や変化せず、安定に再現性良い特性
が高い歩留りで得られることがわかった。
第２図は本願発明の実施例の方法により得られた構造を
示す模式的な断面図である。
示す模式的な断面図である。
第２図において、基本的には第１図の構造と同一である
が、表面変質層８０は窒素と炭素などを取り込んだ水素
化ａ−Ｓｉ膜のｉ層表面である構造であり、さらに、遮
光膜１１０を設けるための層間絶縁膜１００がその間に
設けられている。
が、表面変質層８０は窒素と炭素などを取り込んだ水素
化ａ−Ｓｉ膜のｉ層表面である構造であり、さらに、遮
光膜１１０を設けるための層間絶縁膜１００がその間に
設けられている。
遮光膜１１０はａ−Ｓｉは光感度が高く、可視光領域で
光電流を生成するのにを防ぐ目的で設けられるもので、
周知の技術である。これにともなって、層間絶縁膜１０
０が必要となり、ＳｉＯＸやＳｉＮＸなどが設けられる
のが一般的である。しかし、従来は、これらの層間絶縁
膜や遮光膜を設けるとＴＦＴ特性が初期値より大幅に変
動することが多い。
光電流を生成するのにを防ぐ目的で設けられるもので、
周知の技術である。これにともなって、層間絶縁膜１０
０が必要となり、ＳｉＯＸやＳｉＮＸなどが設けられる
のが一般的である。しかし、従来は、これらの層間絶縁
膜や遮光膜を設けるとＴＦＴ特性が初期値より大幅に変
動することが多い。
これに比べ、本発明を実施した表面変質層８０を設け上
層に層間絶縁膜１００，遮光膜１１０を設けた構造で
は、特性が安定して高い信頼性を有していた。なお、窒
素と炭素を取り込んだ変質層はドライエッチングによる
ｎ＋層除去の後に続いて、例えばアンモニアのプラズマ
放電中にｎ＋層除去のためのレジストパターンが付いた
ままで曝らすことで達成できる。又、他の方法でもよい
ことは実施例１で述べた通りである。
層に層間絶縁膜１００，遮光膜１１０を設けた構造で
は、特性が安定して高い信頼性を有していた。なお、窒
素と炭素を取り込んだ変質層はドライエッチングによる
ｎ＋層除去の後に続いて、例えばアンモニアのプラズマ
放電中にｎ＋層除去のためのレジストパターンが付いた
ままで曝らすことで達成できる。又、他の方法でもよい
ことは実施例１で述べた通りである。
ところで、本実施例のようにバックチャネル部９０の上
にさらに層間絶縁膜１００や遮光膜１１０が設けられる
構造の場合は、表面変質層８０は硼素もその一部に含む
ことが効果的であることがわかった。これはバックチャ
ネル部９０に上記膜が形成されると、より明確な電流パ
スとなりうるバックチャネルが形成されるためである。
ところが、硼素をその一部に含む変質層が形成されてい
ると、ａ−Ｓｉ膜のｉ層中に形成されるチャネルがより
深い位置に形成され、上記膜との界面の影響を受けにく
くなるためと考えられる。
にさらに層間絶縁膜１００や遮光膜１１０が設けられる
構造の場合は、表面変質層８０は硼素もその一部に含む
ことが効果的であることがわかった。これはバックチャ
ネル部９０に上記膜が形成されると、より明確な電流パ
スとなりうるバックチャネルが形成されるためである。
ところが、硼素をその一部に含む変質層が形成されてい
ると、ａ−Ｓｉ膜のｉ層中に形成されるチャネルがより
深い位置に形成され、上記膜との界面の影響を受けにく
くなるためと考えられる。
その硼素をも含ませた変質層を設けることは、前述のプ
ラズマ放電中に曝らす際に、雰囲気として、例えば窒素
ガス中にジボランを混合したガスを用いて行うことがで
きる。
ラズマ放電中に曝らす際に、雰囲気として、例えば窒素
ガス中にジボランを混合したガスを用いて行うことがで
きる。
以上説明したように本発明は、バックチャネル部のａ−
Ｓｉ膜のｉ層表面を酸素，窒素，炭素，硼素の少なくと
も１つ以上を含む変質層が形成される処理工程を経るの
で、安定性が良く、高い信頼性の薄膜トランジスタを歩
留り良く生産できる産業上の利点を有する。
Ｓｉ膜のｉ層表面を酸素，窒素，炭素，硼素の少なくと
も１つ以上を含む変質層が形成される処理工程を経るの
で、安定性が良く、高い信頼性の薄膜トランジスタを歩
留り良く生産できる産業上の利点を有する。
これは、バックチャネルのａ−Ｓｉ膜のｉ層界面を実質
的にその表面ではなくｉ層中に作り込むことのできる効
果である。
的にその表面ではなくｉ層中に作り込むことのできる効
果である。
第１図は本発明の一実施例による製造方法で得られた薄
膜トランジスタの模式的な断面図、第２図は本発明の製
法によって得られた他の薄膜トランジスタの模式的な断
面図、第３図は従来の薄膜トランジスタの断面図、第４
図(a),(b)は本発明品及び従来品の初期ＴＦＴ特性と分
解検査時のＴＦＴ特性のそれぞれの比較を示す図であ
る。 １０……ガラス基板、２０……ゲート電極、３０……ゲ
ート絶縁膜、４０……ｉ；ａ−Ｓｉ膜、５０……ｎ＋；
ａ−Ｓｉ膜、６０……ソース電極、７０……ドレイン電
極、８０……表面変質層、９０……バックチャネル部、
８０３……ｉ；ａ−Ｓｉ表面、１００……層間絶縁膜、
１１０……遮光膜。
膜トランジスタの模式的な断面図、第２図は本発明の製
法によって得られた他の薄膜トランジスタの模式的な断
面図、第３図は従来の薄膜トランジスタの断面図、第４
図(a),(b)は本発明品及び従来品の初期ＴＦＴ特性と分
解検査時のＴＦＴ特性のそれぞれの比較を示す図であ
る。 １０……ガラス基板、２０……ゲート電極、３０……ゲ
ート絶縁膜、４０……ｉ；ａ−Ｓｉ膜、５０……ｎ＋；
ａ−Ｓｉ膜、６０……ソース電極、７０……ドレイン電
極、８０……表面変質層、９０……バックチャネル部、
８０３……ｉ；ａ−Ｓｉ表面、１００……層間絶縁膜、
１１０……遮光膜。
Claims (1)
- 【請求項１】絶縁基板上にゲート電極、ゲート絶縁膜、
アモルファスシリコン膜、高濃度層、およびソース電極
・ドレイン電極を順に形成し、前記ソース電極とドレイ
ン電極間のバックチャネル部の高濃度層と、アモルファ
スシリコン膜の一部とをドライエッチングにより除去
し、この除去工程に続き、この工程での真空を破らずに
窒素、酸素、炭素、硼素の少なくとも１種が存在するガ
ス雰囲気のプラズマに曝して前記バックチャネル部を変
質処理することを特徴とする薄膜トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278914A JPH069246B2 (ja) | 1987-11-02 | 1987-11-02 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278914A JPH069246B2 (ja) | 1987-11-02 | 1987-11-02 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120070A JPH01120070A (ja) | 1989-05-12 |
| JPH069246B2 true JPH069246B2 (ja) | 1994-02-02 |
Family
ID=17603847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62278914A Expired - Lifetime JPH069246B2 (ja) | 1987-11-02 | 1987-11-02 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069246B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116778A (ja) * | 1989-09-28 | 1991-05-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
| JPH08172202A (ja) * | 1994-12-20 | 1996-07-02 | Sharp Corp | 薄膜トランジスタおよびその製造方法 |
| WO2005057530A1 (ja) * | 2003-11-28 | 2005-06-23 | Zeon Corporation | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 |
| KR101127836B1 (ko) * | 2005-06-30 | 2012-03-21 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판의 제조 방법 |
| US8698152B2 (en) | 2010-05-24 | 2014-04-15 | Sharp Kabushiki Kaisha | Display panel and thin film transistor substrate |
| CN111599868B (zh) * | 2020-05-22 | 2022-03-08 | Tcl华星光电技术有限公司 | 薄膜晶体管制备方法以及薄膜晶体管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113971A (ja) * | 1983-11-26 | 1985-06-20 | Matsushita Electric Ind Co Ltd | 薄膜電界効果型半導体装置及びその製造方法 |
-
1987
- 1987-11-02 JP JP62278914A patent/JPH069246B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01120070A (ja) | 1989-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157319B2 (en) | Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode | |
| US7259045B2 (en) | Method for fabricating a thin film transistor using a half-tone mask | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| US20060121657A1 (en) | Method for manufacturing a semconductor device | |
| JP2655126B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5500380A (en) | Method for fabricating thin film transistor | |
| JPH069246B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01144682A (ja) | 薄膜トランジスタの製造方法 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| CN107706115A (zh) | 一种薄膜晶体管及其制作方法 | |
| EP0842530A1 (en) | Method of forming self-aligned thin film transistor | |
| JPS58112365A (ja) | 薄膜トランジスタの製造方法 | |
| JP2885458B2 (ja) | 薄膜トランジスタ | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07120806B2 (ja) | 薄膜電界効果トランジスターの製造方法 | |
| JPH04132263A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH02215134A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07312426A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1195239A (ja) | 液晶表示装置の製造方法 | |
| JPH0667197A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05188397A (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
| JP2003303973A (ja) | 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080202 Year of fee payment: 14 |