JPH0691503B2 - 制御信号伝送装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 ファクス、各種データ端末等のデータを多重化して伝送
する装置において使用される制御信号伝送装置に関し、 上記伝送装置において、送信側の制御信号のオン→オフ
の変化点が上記制御信号をサンプリングするクロックパ
ルスの時点と一致した場合は、受信側において送信側に
おける制御信号とデータの位相関係を正確に保て、更に
無条件で１サンプリング周期の伸張を行わなくても、受
信信号が欠けるのを防ぐことができる制御信号伝送装置
を提供することを目的とし、 複数のフレームに分割されたデータと、該データの有効
／無効を示す制御信号とを該フレーム毎に多重化して送
出する多重化部80を有する伝送装置において、 該多重化部の前段に、 ２つの入力の一方に該制御信号を入力し、他方に入力し
た、該フレーム内のデータの先頭ビット位置における該
制御信号の状態をサンプリングする第１のクロックパル
スにより、該制御信号の状態を示す情報を記憶して出力
する第１の記憶手段50と、 ２つの入力の一方に該制御信号を入力し、他方に入力し
た、該フレーム内のデータの最終ビット位置における該
制御信号の状態をサンプリングする第２のクロックパル
スにより、該制御信号の状態を示す情報を記憶して出力
する第２の記憶手段60と、該第１及び第２の記憶手段の
出力の論理和を求めて出力する論理和回路70とを設け、 該多重化部で、各フレーム内のデータの先頭ビット位置
および最終ビット位置における該制御信号の状態を示す
情報の論理和である該論理和回路の出力と、同一フレー
ム内のデータとを多重化して送出するように構成する。

〔産業上の利用分野〕

本発明は、ファクス、各種データ端末等のデータを多重
化して伝送する装置において使用される制御信号伝送装
置の改良に関するものである。

この際、上記伝送装置において、送信側の制御信号のオ
ン→オフの変化点が制御信号をサンプリングするクロッ
クパルスの時点と一致した場合は、受信側で送信側にお
ける制御信号とデータの位相関係を正確に保て、更に無
条件で１サンプリング周期の伸張を行わなくても、受信
データが欠けるのを防ぐことができる制御信号伝送装置
が要望されている。

〔従来の技術〕

第４図は従来例の回路構成ブロック図である。

第５図は従来例の制御信号伝送装置を説明するタイムチ
ャートである。

第４図において、制御信号としては第５図（１）に示す
ように送信データの有無を制御し、例えば送信データあ
りの時“H"レベル、送信データ無しの時“L"レベルとす
るような信号が端末より入力される。

今、第４図に示すフリップフロップ（以下FFと称する）
２に、例えば第５図（１）に示すクロックパルスのに
対応する時点の“L"レベルの制御信号（オフのデータ）
が、又FF1にクロックパルスに対応する時点の“H"レ
ベルの制御信号（オンのデータ）を一時記憶していると
する。クロックパルスを上記のFF1、及びFF2の他方の入
力に加えることにより、FF1からは“H"レベルの制御信
号が出力され、FF2に加えられ一時記憶されると共に論
理和回路（以下OR回路と称する）３に加えられる。又FF
2からは“L"レベルの制御信号が出力され、OR回路３の
他方の入力に加えられる。この結果、OR回路３からは
“H"レベルの信号を出力し、これを多重化部（以下MUX
と称する）４に加え送信データ（今の場合１フレーム内
で６ビット）と共に多重化して、先頭にフレームビット
Ｆを付加して伝送路を介して相手側の伝送装置（図示し
ない）に転送する。

次にFF1及びFF2にクロックパルスを加えることにより、
FF1では第５図（１）に示すクロックパルスに対応す
る“H"レベルの制御信号を一時記憶しているのを出力
し、FF2に加え一時記憶すると共にOR回路３の一方の入
力に加える。FF2では前記の一時記憶しているの“H"
レベルの制御信号を出力し、OR回路３の他方の入力に加
える。この結果、OR回路３からは“H"レベルの制御信号
（オンのデータ）を出力し、MUX4に加え送信データと共
に多重化して各フレームの先頭にフレームビットＦを付
加して、伝送路を介して相手側の伝送装置に転送する。

同様にしてFF1及びFF2に更にクロックパルスを加えるこ
とにより、FF1では第５図（１）に示すに対応する
“L"レベルの制御信号を一時記憶しているのを出力し、
FF2に加え一時記憶すると共にOR回路３の一方の入力に
加える。FF2では、前記の一時記憶しているの“H"レ
ベルの制御信号を出力し、OR回路３の他方の入力に加え
る。この結果、OR回路３からは“H"レベルの制御信号
（オンのデータ）を出力し、MUX4に加え送信データと共
に多重化して各フレームの先頭にフレームビットＦを付
加して、伝送路を介して相手側の伝送装置に転送する。

相手側の伝送装置では、上述の送信側の伝送装置からの
信号より、データと制御信号を分離して受信側端末に送
出する。

このようにして、オン／オフの制御信号のデータを送信
データと共に多重化して伝送している。そして、受信側
において制御信号を１フレーム分伸張して受信データが
欠けるのを防ぐようにしている。

〔発明が解決しようとする問題点〕

しかしながら上述の制御信号伝送装置においては、受信
データが欠けるのを防ぐために制御信号を１フレーム分
伸張しているが、第５図（２）に示すように制御信号の
データのオンからオフへの変化点がサンプリングするク
ロックパルスの時点と一致して、以後送信データがない
場合にも、１サンプリング伸張して伝送してしまい、そ
の部分は、端末には有効データが来ていないにもかかわ
らず有効データが来ているように見えてしまうという問
題点があった。

したがって本発明の目的は、上記伝送装置において、送
信側の制御信号のオン→オフの変化点が上記制御信号を
サンプリングするクロックパルスの時点と一致した場合
は、受信側において送信側における制御信号とデータの
位相関係を正確に保て、更に無条件で１サンプリング周
期の伸張を行わなくても、受信データが欠けるのを防ぐ
ことができる制御信号伝送装置を提供することにある。

〔問題点を解決するための手段〕

上記問題点は第１図に示す回路構成によって解決され
る。

即ち、第１図において、80は、複数のフレームに分割さ
れたデータと、該データの有効／無効を示す制御信号と
を該フレーム毎に多重化して送出する多重化部80であ
る。

50は、２つの入力の一方に該制御信号を入力し、他方に
入力した、該フレーム内のデータの先頭ビット位置にお
ける該制御信号の状態をサンプリングする第１のクロッ
クパルスにより、該制御信号の状態を示す情報を記憶し
て出力する第１の記憶手段である。

60は、２つの入力の一方に該制御信号を入力し、他方に
入力した、該フレーム内のデータの最終ビット位置にお
ける該制御信号の状態をサンプリングする第２のクロッ
クパルスにより、該制御信号の状態を示す情報を記憶し
て出力する第２の記憶手段である。

70は、該第１及び第２の記憶手段の出力の論理和を求め
て出力する論理和回路70である。

そして、該多重化部で、各フレーム内のデータの先頭ビ
ット位置および最終ビット位置における該制御信号の状
態を示す情報の論理和である該論理和回路の出力と、同
一フレーム内のデータとを多重化して送出するように構
成する。

〔作用〕

第１図において、第１及び第２の記憶手段50、60の一方
の入力に制御信号が加えられる。そして、上記第１及び
第２の記憶手段50、60の他方の入力に、該フレーム内の
データの先頭ビット位置および最終ビット位置における
該制御信号の状態をサンプリングする第１及び第２のク
ロックパルスを加える。

この結果、第１及び第２の記憶手段50、60からは、１フ
レーム内のデータの先頭ビット位置および最終ビット位
置に対応した時点の制御信号のデータが出力される。

論理和回路70においてこれら出力の論理和を求め、この
論理和出力と同一フレーム内のデータとを多重化部80に
おいて多重化して送出することにより、該制御信号のオ
ン（例えば該データが有効）／オフ（例えば該データが
無効）の変化する時点が、該第１又は第２のクロックパ
ルスのタイミングに関係なく、同一フレームに多重化さ
れた該フレームの制御信号情報ビットのオン／オフと、
該フレーム内のデータの有効／無効が必ず一致するよう
にできる。

〔実施例〕

第２図は本発明の実施例の制御信号伝送装置を用いた回
路構成ブロック図である。

第３図は本発明を説明するタイムチャートである。

全図を通じて同一符号は同一対象物を示す。

第２図において、制御信号を分岐してFF5及び６の一方
の入力に加える。FF5及び６の他方の入力には、第３図
に示すようなクロックパルスSMPCK及びSMPCKをそれ
ぞれ加える。SMPCKは送信データの各フレーム内の先
頭ビットに対応する時点にクロックパルスを有し、SMPC
Kは送信データの各フレーム内の最終ビットに対応す
る時点にクロックパルスを有する。

第３図において、SMPCKのクロックパルス（１）及びS
MPCKのクロックパルス（１）′に対応する制御信号は
“L"レベルである。このため、クロックパルス（１）、
（１）′をFF5及びFF6に加えることにより、FF5及びFF6
から一時記憶している“L"レベル（オフ）のデータを出
力する。この結果、OR回路７も“L"レベルのデータを出
力する。MUX8において、第３図（ａ）に示すように上記
OR回路７の出力（オフのデータ）を送信データと共に多
重化し先頭にフレームビットＦを付加して、伝送路を介
して相手側の伝送装置に転送する。

次に、クロックパルス（２）及び（２）′をFF5及びFF6
にそれぞれ入力すると、クロックパルス（２）に対応す
る制御信号は“L"レベルのためFF5の出力は“L"レベル
（オフのデータ）となるが、クロックパルス（２）′に
対応する制御信号は“H"レベルのためFF6の出力は“H"
レベル（オンのデータ）となる。上記の出力データをOR
回路７に加え、第３図（ｂ）に示すように送信データと
共に多重化かし先頭にフレームビットＦを付加して、伝
送路を介して相手側の伝送装置に転送する。

更に、クロックパルス（３）及び（３）′をFF5及び６
にそれぞれ入力すると、（３）及び（３）′に対応する
制御信号が“H"レベルのためFF5及び６の出力は“H"レ
ベル（オンのデータ）となる。上述の場合と同様にし
て、このデータを送信データと共に多重化して先頭にフ
レームビットＦを付加して、伝送路を介して相手側の伝
送装置に転送する。

クロックパルス（４）及び（４）′をFF5及び６にそれ
ぞれ入力すると、（４）及び（４）′に対応する制御信
号が“L"レベルのためFF5及び６の出力は“L"レベル
（オフのデータ）となる。第３図（ｄ）に示すように、
このデータを送信データ（このフレームには有効データ
は存在しない）と共に多重化して先頭にフレームビット
Ｆを付加して、伝送路を介して相手側の伝送装置に転送
する。

受信側の伝送装置では、上記データをフレーム毎に受信
して、制御信号とデータを分離する。そして、第３図に
示すような分離された制御信号とデータを、受信側端末
へ送出する。

尚、上記受信データには、有効データではないが制御信
号のデータにより保護されるデータも含まれている。し
かし、この有効でないデータは受信側では空白のデータ
となっているため、有効データとの識別は可能である。

〔発明の効果〕 以上説明のように本発明によれば、上記伝送装置におい
て、送信側の制御信号のオン→オフの変化点が上記制御
信号をサンプリングするクロックパルスの時点と一致し
た場合に、受信側において送信側における制御信号とデ
ータの位相関係を正確に保て、更に無条件で１サンプリ
ング周期の伸張を行わなくても、受信データが欠けるの
を防ぐことができる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例の制御信号伝送装置を用いた回
路構成ブロック図、 第３図は本発明を説明するタイムチャート、 第４図は従来例の回路構成ブロック図、 第５図は従来例の制御信号伝送装置を説明するタイムチ
ャートである。 図において 50は第１の記憶手段、 60は第２の記憶手段、 70は論理和回路、 80は多重化部 を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のフレームに分割されたデータと、該
   データの有効／無効を示す制御信号とを該フレーム毎に
   多重化して送出する多重化部（80）を有する伝送装置に
   おいて、 該多重化部の前段に、 ２つの入力の一方に該制御信号を入力し、他方に入力し
   た、該フレーム内のデータの先頭ビット位置における該
   制御信号の状態をサンプリングする第１のクロックパル
   スにより、該制御信号の状態を示す情報を記憶して出力
   する第１の記憶手段（50）と、 ２つの入力の一方に該制御信号を入力し、他方に入力し
   た、該フレーム内のデータの最終ビット位置における該
   制御信号の状態をサンプリングする第２のクロックパル
   スにより、該制御信号の状態を示す情報を記憶して出力
   する第２の記憶手段（60）と、 該第１及び第２の記憶手段の出力の論理和を求めて出力
   する論理和回路（70）とを設け、 該多重化部で、各フレーム内のデータの先頭ビット位置
   および最終ビット位置における該制御信号の状態を示す
   情報の論理和である該論理和回路の出力と、同一フレー
   ム内のデータとを多重化して送出することを特徴とする
   制御信号伝送装置。