JPH0688857A - 半導体装置用テストボード - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置用テストボード１において、実装
基板２に設けられる複数のポゴソケット６の夫々の垂直
精度及び高さ精度を高め、ポゴピン７の接触精度を高め
る。また、前記ポゴソケット６を交換する時の作業効率
を高める。 【構成】 半導体装置１０が実装される実装基板２に複
数設けられたポゴソケット挿入用スルーホール３内の夫
々にスルーホールメッキ層４が設けられ、この複数のポ
ゴソケット挿入用スルーホール３の夫々に夫々毎に挿入
される複数のポゴソケット６の夫々が半田層９を介在し
て前記各々のスルーホールメッキ層４に固定される半導
体装置用テストボード１において、前記複数のポゴソケ
ット６の夫々に複数の支持部材８の夫々が夫々毎に固定
され、前記複数のポゴソケット６の夫々が前記各々の支
持部材８を介在して前記実装基板２に夫々毎に支持さ
れ、この各々の支持部材９が半田層９を介在して前記各
々のスルーホールメッキ層４に固定される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の電気的特
性を測定する時に使用される半導体装置用テストボード
に関し、特に、半導体装置が実装される実装基板のポゴ
ソケット挿入用スルーホール内に形成されたスルーホー
ルメッキ層に半田層を介在してポゴソケットを固定する
半導体装置用テストボードに適用して有効な技術に関す
るものである。

【０００２】

【従来の技術】半導体装置の電気的特性を測定する時に
使用される半導体装置用テストボード(ＤＵＴボード：
Ｄevice Ｕnder Ｔest)として、例えば実装基板に実装
される半導体装置の外部リードにポゴピン(接触針)を電
気的に接続し、半導体装置の外部リードとこの半導体装
置の電気的特性を測定する測定装置との電気的な導通を
行う半導体装置用テストボードがある。この種の半導体
装置用テストボードは、特に、外部リードが多ピン化さ
れた半導体装置（例えば論理ＬＳＩが塔載されるＱＦＰ
型の半導体装置）の電気的特性の測定時に使用される。

【０００３】前記半導体装置用テストボードにおいて、
半導体装置を実装する実装基板には複数のポゴソケット
挿入用スルーホールが設けられる。この複数のポゴソケ
ット挿入用スルーホール内の夫々には、前記実装基板の
配線と電気的に接続されるスルーホールメッキ層が設け
られる。

【０００４】前記複数のポゴソケット挿入用スルーホー
ルの夫々には、複数のポゴソケットの夫々が夫々毎に挿
入される。この複数のポゴソケットの夫々は、半田層を
介在して各々のスルーホールメッキ層に固定され電気的
に接続される。前記複数のポゴソケットの夫々には複数
のポゴピンの夫々が夫々毎に挿入される。

【０００５】前記ポゴソケット挿入用スルーホールの内
径サイズは、ポゴソケットの外径サイズに比ベて大きめ
に設定され、スルーホールメッキ層とポゴソケットとの
間に間隙を設けている。つまり、半導体装置用テストボ
ードは、複数のポゴソケット挿入用スルーホールの夫々
に複数のポゴソケットの夫々を夫々毎に挿入し、この複
数のポゴソケットの夫々を支持治具で一括して支持し位
置決めした後、各々の間隙に半田を夫々毎に流し込み、
各々のスルーホールメッキ層に各々のポゴソケットを固
定し電気的に接続している。

【０００６】このように構成される半導体装置用テスト
ボードは、実装基板の被測定物塔載面上に配線基板(パ
フォーマンスボード)を介在して半導体装置が実装され
る。半導体装置の外部リードは配線基板の主面上に形成
された電極に半田で固定され、その主面上の電極は配線
基板の主面と対向する裏面上に形成された電極に配線を
介して電気的に接続される。この裏面上の電極にはポゴ
ソケットに挿入されたポゴピンが接触し電気的に接続さ
れる。つまり、ポゴピンは配線基板の電極を介して半導
体装置の外部リードに接続される。

【０００７】なお、前記半導体装置用テストボードにつ
いては、例えば、電子材料、Ｖol２９，Ｎｏ１０，第６
頁乃至第６３頁に記載されている。

【０００８】

【発明が解決しようとする課題】前記半導体装置用テス
トボードにおいて、複数のポゴソケットの夫々は、複数
のポゴソケット挿入用スルーホールの夫々に夫々毎に挿
入され、支持治具で一括して支持され位置決めされ、こ
の後、半田で各々のスルーホールメッキ層に固定され
る。このため、複数のポゴソケットの夫々の垂直精度及
び高さ精度にバラツキが生じ、この複数のポゴソケット
の夫々に夫々毎に挿入される複数のポゴピンの夫々の接
触精度が低下するという問題があった。

【０００９】また、不良になったポゴソケットを交換す
る際、複数のポゴソケットが密集しているため支持治具
の使用が困難になる。このため、交換に多くの時間が掛
り、作業効率が低下するという問題があった。

【００１０】本発明の目的は、半導体装置用テストボー
ドにおいて、ポゴソケットに挿入されるポゴピンの接触
精度を高めることが可能な技術を提供することにある。

【００１１】また、本発明の他の目的は、ポゴソケット
を交換する時の作業効率を高めることが可能な技術を提
供することにある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１４】（１）半導体装置が実装される実装基板に
複数のポゴソケット挿入用スルーホールが設けられ、前
記複数のポゴソケット挿入用スルーホール内の夫々にス
ルーホールメッキ層が設けられ、前記複数のポゴソケッ
ト挿入用スルーホールの夫々に複数のポゴソケットの夫
々が夫々毎に挿入され、前記複数のポゴソケットの夫々
が半田層を介在して前記各々のスルーホールメッキ層に
夫々毎に固定される半導体装置用テストボードにおい
て、前記複数のポゴソケットの夫々に複数の支持部材の
夫々を夫々毎に固定し、前記複数のポゴソケットの夫々
を前記各々の支持部材を介在して前記実装基板に夫々毎
に支持し、この各々の支持部材を半田層を介在して前記
各々のスルーホールメッキ層に固定する。

【００１５】（２）前記複数のポゴソケットの夫々は、
前記各々の支持部材に摺動自在に固定される。

【００１６】

【作用】上述した手段(１)によれば、複数のポゴソケッ
トの夫々を各々の支持部材を介在して実装基板に夫々毎
に支持し、複数のポゴソケットの夫々の垂直精度及び高
さ精度を夫々毎に高められるので、複数のポゴソケット
の夫々に夫々毎に挿入される複数のポゴピンの夫々の接
触精度を高めることができる。

【００１７】上述した手段(２)によれば、不良になった
ポゴソケットを交換する際、ポゴソケットの着脱及び挿
入を容易に行うことができるので、ポゴソケットを交換
する時の作業効率を高めることができる。

【００１８】以下、本発明の構成について、半導体装置
用テストボード(ＤＵＴボード)に本発明を適用した、本
発明の一実施例とともに説明する。

【００１９】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００２０】

【実施例】本発明の一実施例である半導体装置用テスト
ボードの概略構成を図１(斜視図)及び図２(要部側面図)
に示す。

【００２１】図１及び図２に示すように、本実施例の半
導体装置用テストボード（ＤＵＴボード）１は実装基板
２の中央領域２Ａに複数のポゴソケット６を配置しい
る。この複数のポゴソケット６の夫々には複数のポゴピ
ン７の夫々が夫々毎に挿入される。この種の半導体装置
用テストボード１は、枠体(オペレーションボックス)２
０に支持される。

【００２２】前記実装基板２の中央領域２Ａを囲む周辺
領域には、複数の外部端子２Ｂの夫々が配置される。こ
の複数の外部端子２Ｂの夫々には、半導体装置(被測定
物)１０の電気的特性を測定する測定装置２１のプロー
ブ針(図示せず)が接続される。

【００２３】前記実装基板２の被測定物塔載面上には、
配線基板(パフォーマンスボード)１４を介在して半導体
装置１０が実装される。半導体装置１０は、例えばセラ
ミックからなる封止体１１の主面上に放熱フィン１３を
設けたフラットパッケージ構造で構成され、論理ＬＳＩ
等の半導体ペレットが塔載される。この種の半導体装置
１０は、封止体１１から引き出される外部リード１２の
本数が多ピン化され、例えば２５０本の外部リード１２
を有する。

【００２４】前記配線基板１４の主面上には複数の電極
１４Ａが配置される。この複数の電極１４Ａの夫々に
は、半導体装置１０の外部リード１２が半田で固定さ
れ、電気的に接続される。前記配線基板１４の主面と対
向する裏面上には複数の電極１４Ｂが配置される。この
複数の電極１４Ｂの夫々は、配線基板１４の配線を介し
て前記複数の電極１４Ａの夫々に夫々毎に電気的に接続
される。つまり、複数の電極１４Ｂの夫々は半導体装置
１０の外部リード１２に電気的に接続される。

【００２５】前記実装基板２の中央領域２Ａには、図
１、図２及び図３（図２の要部拡大断面図）に示すよう
に、複数のポゴソケット挿入用スルーホール３が設けら
れる。この複数のポゴソケット挿入用スルーホール３内
の夫々には、実装基板２の配線５と電気的に接続された
スルーホールメッキ層４が設けられる。この実装基板２
の配線５は前記外部端子２Ｂに電気的に接続される。つ
まり、スルーホールメッキ層４は、配線５を介して外部
端子２Ｂに電気的に接続される。

【００２６】前記各々のスルーホールメッキ層４には、
半田層９を介在して複数の支持部材８の夫々が夫々毎に
固定され電気的に接続される。この複数の支持部材８の
夫々は、その鍔部８ａで実装基板２に夫々毎に支持さ
れ、半田層９を介在して各々のスルーホールメッキ層４
に固定される。

【００２７】前記複数の支持部材８の夫々には、複数の
ポゴソケット６の夫々が夫々毎に摺動自在に固定され
る。つまり、複数のポゴソケット６の夫々は、各々の支
持部材８を介在して複数のポゴソケット挿入用スルーホ
ール３の夫々に夫々毎に挿入され、この各々の支持部材
８を介在して実装基板２に夫々毎に支持される。

【００２８】前記ポゴピン７は、プランジャ(摺動針)７
Ａ、コイルスプリング７Ｂ及びこれらを収納する本体
(容器)７Ｃで構成される。このポゴピン７は、プランジ
ャ７Ａをコイルスプリング７Ｂで押し当てることによ
り、配線基板１４の裏面の電極１４Ｂに接触し電気的に
接続される。つまり、半導体装置用テストボード１は、
実装基板２の被測定物塔載面上に配線基板１４を介在し
て実装される半導体装置１０の外部リード１２にポゴピ
ン７を電気的に接続し、半導体装置１０の外部リード１
２とこの半導体装置１０の電気的特性を測定する測定装
置２１との電気的な導通を行う。即ち、半導体装置用テ
ストボード１は、半導体装置１０の電気的特性を測定す
る時に使用される。

【００２９】前記ポゴソケット挿入用スルーホール３の
内径サイズは、支持部材８の外径サイズに比ベて大きめ
に設定され、スルーホールメッキ層４と支持部材８との
間に間隙を設けている。つまり、半導体装置用テストボ
ード１は、複数のポゴソケット挿入用スルーホール３の
夫々に各々の支持部材８を介在して複数のポゴソケット
６の夫々を夫々毎に挿入し、この各々の支持部材８を介
在して複数のポゴソケット６の夫々を実装基板２に夫々
毎に支持して位置決めした後、各々の間隙に半田９を夫
々毎に流し込み、各々のスルーホールメッキ層４に各々
の支持部材８を固定して電気的に接続している。

【００３０】このように構成される半導体装置用テスト
ボード１は、複数のポゴソケット６の夫々を各々の支持
部材８を介在して実装基板２に夫々毎に支持し、複数の
ポゴソケット６の夫々の垂直精度及び高さ精度を夫々毎
に高められるので、複数のポゴソケット６の夫々に夫々
毎に挿入される複数のポゴピン７の夫々の接触精度を高
めることができる。

【００３１】また、不良になったポゴソケット６を交換
する際、ポゴソケット６の着脱及び挿入を容易に行うこ
とができるので、ポゴソケット６を交換する時の作業効
率を高めることができる。

【００３２】なお、半導体装置用テストボード１は、図
４(要部拡大断面図)に示すように、実装基板２に各々の
支持部材８を介在して複数のポゴソケット６の夫々を夫
々毎に支持し、スルーホールメッキ層４とポゴソケット
６との間の間隙に半田９を流し込み、各々のスルーホー
ルメッキ層４に半田層９を介在して各々のポゴソケット
６を固定してもよい。

【００３３】このように、本実施例によれば、以下の効
果が得られる。

【００３４】前記半導体装置用テストボード１におい
て、複数のポゴソケット６の夫々の垂直精度及び高さ精
度を夫々毎に高められるので、複数のポゴピン７の夫々
の接触精度を高めることができる。

【００３５】また、ポゴソケット６の着脱及び挿入を容
易に行うことができるので、ポゴソケット６を交換する
時の作業効率を高めることができる。

【００３６】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００３７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００３８】半導体装置用テストボードにおいて、複数
のポゴソケットの夫々の垂直精度及び高さ精度を高め、
この複数のポゴソケットの夫々に夫々毎に挿入される複
数のポゴピンの夫々の接触精度を高めることができる。

【００３９】また、半導体装置用テストボードにおい
て、ポゴソケットを交換する時の作業効率を高めること
ができる。

【図面の簡単な説明】

【図１】 本発明の一実施例である半導体装置用テスト
ボードの概略構成を示す斜視図、

【図２】 前記半導体装置用テストボードに半導体装置
を塔載した状態を示す要部側面図、

【図３】 図２の要部拡大断面図、

【図４】 本発明の他の実施例である半導体装置用テス
トボードの要部拡大断面図。

【符号の説明】

１…半導体装置用テストボード、２…実装基板、３…ポ
ゴソケット挿入用スルーホール、４…スルーホールメッ
キ層、５…配線、６…ポゴソケット、７…ポゴピン(接
触針)、８…支持部材、９…半田層、１０…半導体装置
(被測定物)、１１…封止体、１２…外部リード、１３…
放熱フィン、１４…配線基板、１４Ａ，１４Ｂ…電極、
２０…枠体(オペレーションボックス)、２１…測定装
置。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体装置が実装される実装基板に複数
   のポゴソケット挿入用スルーホールが設けられ、前記複
   数のポゴソケット挿入用スルーホール内の夫々にスルー
   ホールメッキ層が設けられ、前記複数のポゴソケット挿
   入用スルーホールの夫々に複数のポゴソケットの夫々が
   夫々毎に挿入され、前記複数のポゴソケットの夫々が半
   田層を介在して前記各々のスルーホールメッキ層に夫々
   毎に固定される半導体装置用テストボードにおいて、前
   記複数のポゴソケットの夫々に複数の支持部材の夫々が
   夫々毎に固定され、前記複数のポゴソケットの夫々が前
   記各々の支持部材を介在して前記実装基板に夫々毎に支
   持され、この各々の支持部材が半田層を介在して前記各
   々のスルーホールメッキ層に固定されることを特徴とす
   る半導体装置用テストボード。
2. 【請求項２】 前記複数のポゴソケットの夫々は、前記
   各々の支持部材に摺動自在に固定されることを特徴とす
   る請求項１に記載の半導体装置用テストボード。