JPH0685157B2 - Ｅｐｒｏｍ内蔵型のマイクロコンピユ−タ - Google Patents
Ｅｐｒｏｍ内蔵型のマイクロコンピユ−タInfo
- Publication number
- JPH0685157B2 JPH0685157B2 JP61030089A JP3008986A JPH0685157B2 JP H0685157 B2 JPH0685157 B2 JP H0685157B2 JP 61030089 A JP61030089 A JP 61030089A JP 3008986 A JP3008986 A JP 3008986A JP H0685157 B2 JPH0685157 B2 JP H0685157B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- internal clock
- eprom
- circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Storage Device Security (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特にEPROM内蔵
型のマイクロコンピュータに関する。
型のマイクロコンピュータに関する。
従来、この種のマイクロコンピュータは、外部にプログ
ラムデータを読出しする場合に、第２図に示すように、
外部クロック４が内部クロック発生回路５を介して内部
クロック６を発生し、内部クロック６をプログラムカウ
ンタ７に入力してインクリメント動作をさせ、プログラ
ムデータの書込まれているEPROM3のアドレス信号８がプ
ログラムカウンタ７から発生され、EPROM3の出力信号と
してのデータ出力信号はEPROM制御回路２とデータ出力
信号線１を通して外部に読出しされるようになってい
た。
ラムデータを読出しする場合に、第２図に示すように、
外部クロック４が内部クロック発生回路５を介して内部
クロック６を発生し、内部クロック６をプログラムカウ
ンタ７に入力してインクリメント動作をさせ、プログラ
ムデータの書込まれているEPROM3のアドレス信号８がプ
ログラムカウンタ７から発生され、EPROM3の出力信号と
してのデータ出力信号はEPROM制御回路２とデータ出力
信号線１を通して外部に読出しされるようになってい
た。
上述した従来のEPROM内蔵型のマイクロコンピュータ
は、通常PROMライターを使うことにより、EPROMに書か
れたプログラムでデータを外部に出すことができるの
で、EPROMに書かれたプログラムデータ（ソフトウェ
ア）を、プログラムデータ製作者が第３者に対し、非公
開にしたくとも、プログラムデータの書かれたEPROM内
蔵型のマイクロコンピュータを使用した装置が発売され
れば、プログラムデータを容易に読出されてしまうとい
う欠点がある。
は、通常PROMライターを使うことにより、EPROMに書か
れたプログラムでデータを外部に出すことができるの
で、EPROMに書かれたプログラムデータ（ソフトウェ
ア）を、プログラムデータ製作者が第３者に対し、非公
開にしたくとも、プログラムデータの書かれたEPROM内
蔵型のマイクロコンピュータを使用した装置が発売され
れば、プログラムデータを容易に読出されてしまうとい
う欠点がある。
本発明の目的は、EPROMに書かれたプログラムデータを
保護することの可能なEPROM内蔵型のマイクロコンピュ
ータを提供することにある。
保護することの可能なEPROM内蔵型のマイクロコンピュ
ータを提供することにある。
本発明のEPROM内蔵型のマイクロコンピュータは、EPROM
と、内部クロック発生回路と、前記内部クロック発生回
路の出力を受けてインクリメント動作を行ない前記EPRO
Mにアドレス信号を供給するプログラムカウンタと、特
定の前記アドレス信号を検出するアドレス検出回路と、
前記EPROMの特定のデータ出力信号を検出するデータ出
力信号検出回路と、前記データ出力信号検出回路の出力
及び外部読出し信号とを入力に供給された論理積回路の
出力ならびに前記アドレス検出回路の出力を受けて内部
クロック禁止信号を発生し前記内部クロック発生回路に
与える内部クロック禁止信号発生回路とを含む構成を有
している。
と、内部クロック発生回路と、前記内部クロック発生回
路の出力を受けてインクリメント動作を行ない前記EPRO
Mにアドレス信号を供給するプログラムカウンタと、特
定の前記アドレス信号を検出するアドレス検出回路と、
前記EPROMの特定のデータ出力信号を検出するデータ出
力信号検出回路と、前記データ出力信号検出回路の出力
及び外部読出し信号とを入力に供給された論理積回路の
出力ならびに前記アドレス検出回路の出力を受けて内部
クロック禁止信号を発生し前記内部クロック発生回路に
与える内部クロック禁止信号発生回路とを含む構成を有
している。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の主要部のブロック図であ
る。
る。
この実施例は、EPROM3と、内部クロック発生回路５と、
内部クロック発生回路５の出力を受けてインクリメント
動作を行ないEPROM3にアドレス信号を供給するプログラ
ムカウンタ７と、特定のアドレス信号「000」を検出す
るNORゲートからなるアドレス検出回路12と、EPROMの特
定のデータ出力信号「000」を検出するNORゲートからな
るデータ出力信号検出回路13と、データ出力信号検出回
路13の出力及び外部読出し信号10とを入力に供給された
論理積回路13の出力並びにアドレス検出回路12の出力を
受けて内部クロック禁止信号を発生し内部クロック発生
回路５に与えるラッチからなる内部クロック禁止信号発
生回路14とを含む構成を有している。
内部クロック発生回路５の出力を受けてインクリメント
動作を行ないEPROM3にアドレス信号を供給するプログラ
ムカウンタ７と、特定のアドレス信号「000」を検出す
るNORゲートからなるアドレス検出回路12と、EPROMの特
定のデータ出力信号「000」を検出するNORゲートからな
るデータ出力信号検出回路13と、データ出力信号検出回
路13の出力及び外部読出し信号10とを入力に供給された
論理積回路13の出力並びにアドレス検出回路12の出力を
受けて内部クロック禁止信号を発生し内部クロック発生
回路５に与えるラッチからなる内部クロック禁止信号発
生回路14とを含む構成を有している。
次に、この実施例の動作について説明する。
最初リセット信号11により内部クロック禁止信号発生回
路15はリセットされ内部クロック禁止信号９は“0"とな
ている。
路15はリセットされ内部クロック禁止信号９は“0"とな
ている。
外部読出し信号10が“0"の場合は、任意のアドレス信号
に対して内部クロック禁止信号９は“0"となり、EPROM3
のデータ出力信号が読出されてマイクロコンピュータは
動作するが、EPROM3のデータ出力がマイクロコンピュー
タの外部に読出されることはない。外部読出し信号10が
“0"となっているので外部への読出しを禁止することが
できるからである。
に対して内部クロック禁止信号９は“0"となり、EPROM3
のデータ出力信号が読出されてマイクロコンピュータは
動作するが、EPROM3のデータ出力がマイクロコンピュー
タの外部に読出されることはない。外部読出し信号10が
“0"となっているので外部への読出しを禁止することが
できるからである。
次に、外部読出し信号10が“1"の場合は、アドレス信号
線８の出力が全て“0"になると、データ出力信号線１の
出力が全て“0"ならば内部クロック禁止信号発生回路14
にデータ“1"が取込まれ、内部クロック禁止信号９は
“1"となり以後内部クロック信号６は禁止され、プログ
ラムカウンタ１のインクリメント動作は停止し、EPROM3
の読出し動作は行なわれなくなる。すなわち、外部読出
しの動作モードは禁止される。
線８の出力が全て“0"になると、データ出力信号線１の
出力が全て“0"ならば内部クロック禁止信号発生回路14
にデータ“1"が取込まれ、内部クロック禁止信号９は
“1"となり以後内部クロック信号６は禁止され、プログ
ラムカウンタ１のインクリメント動作は停止し、EPROM3
の読出し動作は行なわれなくなる。すなわち、外部読出
しの動作モードは禁止される。
特定のアドレス信号と特定のデータ出力信号は任意に設
定し得るから、EPROM3のあるアドレス以降の外部読出し
を禁止することができる。
定し得るから、EPROM3のあるアドレス以降の外部読出し
を禁止することができる。
以上説明したように本発明は、EPROMに書かれているプ
ログラムデータを外部に読出しする場合に、プログラム
カウンタの発生するアドレス信号とEPROMから読出され
るプログラムデータが特定の場合にはプログラムカウン
タのインクリメント動作を禁止することにより特定アド
レス以降のデータ読出しを不可能にし、EPROMに書かれ
たプログラムデータを保護できる効果がある。
ログラムデータを外部に読出しする場合に、プログラム
カウンタの発生するアドレス信号とEPROMから読出され
るプログラムデータが特定の場合にはプログラムカウン
タのインクリメント動作を禁止することにより特定アド
レス以降のデータ読出しを不可能にし、EPROMに書かれ
たプログラムデータを保護できる効果がある。
第１図は本発明の一実施例の主要部のブロック図、第２
図は従来のEPROM内蔵型のマイクロコンピュータの一例
の主要部のブロック図である。 １……データ出力信号線、２……EPROM制御回路、３…
…EPROM、４……外部クロック、５……内部クロック発
生回路、６……内部クロック、７……プログラムカウン
タ、８……プログラムアドレス信号線、９……内部クロ
ック禁止信号、10……外部読出し信号、11……リセット
信号、12……アドレス検出回路、13……データ出力信号
検出回路、14……内部クロック禁止信号発生回路。
図は従来のEPROM内蔵型のマイクロコンピュータの一例
の主要部のブロック図である。 １……データ出力信号線、２……EPROM制御回路、３…
…EPROM、４……外部クロック、５……内部クロック発
生回路、６……内部クロック、７……プログラムカウン
タ、８……プログラムアドレス信号線、９……内部クロ
ック禁止信号、10……外部読出し信号、11……リセット
信号、12……アドレス検出回路、13……データ出力信号
検出回路、14……内部クロック禁止信号発生回路。
Claims (1)
- 【請求項１】EPROMと、内部クロック発生回路と、前記
内部クロック発生回路の出力を受けてインクリメント動
作を行ない前記EPROMにアドレス信号を供給するプログ
ラムカウンタと、特定の前記アドレス信号を検出するア
ドレス検出回路と、前記EPROMの特定のデータ出力信号
を検出するデータ出力信号検出回路と、前記データ出力
信号検出回路の出力及び外部読出し信号とを入力に供給
された論理積回路の出力ならびに前記アドレス検出回路
の出力を受けて内部クロック禁止信号を発生し前記内部
クロック発生回路に与える内部クロック禁止信号発生回
路とを含むことを特徴とするEPROM内蔵型のマイクロコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61030089A JPH0685157B2 (ja) | 1986-02-13 | 1986-02-13 | Ｅｐｒｏｍ内蔵型のマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61030089A JPH0685157B2 (ja) | 1986-02-13 | 1986-02-13 | Ｅｐｒｏｍ内蔵型のマイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62187947A JPS62187947A (ja) | 1987-08-17 |
| JPH0685157B2 true JPH0685157B2 (ja) | 1994-10-26 |
Family
ID=12294063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61030089A Expired - Fee Related JPH0685157B2 (ja) | 1986-02-13 | 1986-02-13 | Ｅｐｒｏｍ内蔵型のマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685157B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459532A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | Register pointer circuit |
| US6648100B2 (en) * | 2001-10-24 | 2003-11-18 | Lear Corporation | Method of tuning acoustical absorption in a vehicle interior |
-
1986
- 1986-02-13 JP JP61030089A patent/JPH0685157B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62187947A (ja) | 1987-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237616A (en) | Secure computer system having privileged and unprivileged memories | |
| JP2597153B2 (ja) | 書込み保護装置 | |
| KR100444537B1 (ko) | 데이타처리장치 | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| US7054121B2 (en) | Protection circuit for preventing unauthorized access to the memory device of a processor | |
| JPH0685157B2 (ja) | Ｅｐｒｏｍ内蔵型のマイクロコンピユ−タ | |
| JP2923985B2 (ja) | Ｅｅｐｒｏｍ装置 | |
| JPH054039Y2 (ja) | ||
| JPS62160554A (ja) | メモリの不正アクセス防止装置 | |
| JPH0325230Y2 (ja) | ||
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPH03276346A (ja) | メモリカード | |
| JP2847367B2 (ja) | Ｅ▲上２▼ｐｒｏｍ装置 | |
| JP3669625B2 (ja) | データ処理システム及びデータ処理システムの動作方法 | |
| JPS6275852A (ja) | 半導体記憶装置 | |
| JPS62251833A (ja) | 計算機システム | |
| KR900010178Y1 (ko) | 램 출력 보호회로 | |
| JPH04304540A (ja) | 半導体記憶回路 | |
| JP3489174B2 (ja) | 半導体集積回路 | |
| JP2903601B2 (ja) | Ｒｏｍ内蔵マイクロコンピュータ | |
| JPH06103171A (ja) | 記憶装置 | |
| JP2944080B2 (ja) | メモリ内容保護回路 | |
| JPS6368948A (ja) | Ｉｃカ−ドに於けるデ−タ保護方式 | |
| JPH06149682A (ja) | メモリデータ保護回路 | |
| JPH05241967A (ja) | シングルチップマイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |