JPH0661754A - アンプオフセット調整回路 - Google Patents
アンプオフセット調整回路Info
- Publication number
- JPH0661754A JPH0661754A JP4215938A JP21593892A JPH0661754A JP H0661754 A JPH0661754 A JP H0661754A JP 4215938 A JP4215938 A JP 4215938A JP 21593892 A JP21593892 A JP 21593892A JP H0661754 A JPH0661754 A JP H0661754A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- offset voltage
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 オフセット電圧に合わせて出力電圧を調整す
ること。 【構成】 演算増幅器ＯＰ1 の入力オフセット電圧がＶ
O の場合、出力電圧には（Ｒ1 ＋Ｒ2 ）／Ｒ2 ×ＶO の
電圧が現れる。検出回路１で演算増幅器ＯＰ1 の入力オ
フセット電圧を検出し、オフセット電圧を変換回路２に
より電流に変換する。変換回路２の出力を受けた調整回
路３で、（Ｒ1 ＋Ｒ2 ）／Ｒ2 ×ＶO の電圧を引けば、
入力オフセット電圧とは無関係に出力電圧を得ることが
できる。
ること。 【構成】 演算増幅器ＯＰ1 の入力オフセット電圧がＶ
O の場合、出力電圧には（Ｒ1 ＋Ｒ2 ）／Ｒ2 ×ＶO の
電圧が現れる。検出回路１で演算増幅器ＯＰ1 の入力オ
フセット電圧を検出し、オフセット電圧を変換回路２に
より電流に変換する。変換回路２の出力を受けた調整回
路３で、（Ｒ1 ＋Ｒ2 ）／Ｒ2 ×ＶO の電圧を引けば、
入力オフセット電圧とは無関係に出力電圧を得ることが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、電源回路等に用いられ
るアンプオフセット調整回路に関するものである。
るアンプオフセット調整回路に関するものである。
【０００２】
【従来の技術】図２は従来の演算増幅器ＯＰ1 を正転増
幅器として利用した時の回路図である。入力電圧をＶin
とすれば、正転入力端子と反転入力端子との電圧差は０
Ｖであるので、出力電圧ＶOUT は ＶOUT ＝（Ｒ1 ＋Ｒ2 ）／Ｒ2 ×Ｖin となる。
幅器として利用した時の回路図である。入力電圧をＶin
とすれば、正転入力端子と反転入力端子との電圧差は０
Ｖであるので、出力電圧ＶOUT は ＶOUT ＝（Ｒ1 ＋Ｒ2 ）／Ｒ2 ×Ｖin となる。
【０００３】
【発明が解決しようとする課題】上述のような回路で
は、入力オフセット電圧ＶO が生じた場合、ＶO のオフ
セット電圧は、増幅度倍（Ｒ1 ＋Ｒ2 ）／Ｒ2 されて出
力電圧が生じる。このような回路において、（Ｒ1 ＋Ｒ
2 ）／Ｒ2 ×ＶO に等しい電圧を出力電圧から調整すれ
ば、オフセット電圧ＶO に関係なく安定した出力が得ら
れることになる。
は、入力オフセット電圧ＶO が生じた場合、ＶO のオフ
セット電圧は、増幅度倍（Ｒ1 ＋Ｒ2 ）／Ｒ2 されて出
力電圧が生じる。このような回路において、（Ｒ1 ＋Ｒ
2 ）／Ｒ2 ×ＶO に等しい電圧を出力電圧から調整すれ
ば、オフセット電圧ＶO に関係なく安定した出力が得ら
れることになる。
【０００４】本発明は上述の点に鑑みて提供したもので
あって、オフセット電圧に合わせて出力電圧を調整する
ことを目的としたアンプオフセット調整回路を提供する
ものである。
あって、オフセット電圧に合わせて出力電圧を調整する
ことを目的としたアンプオフセット調整回路を提供する
ものである。
【０００５】
【課題を解決するための手段】本発明は、入力電圧を増
幅する演算増幅器と、この演算増幅器のオフセット電圧
を検出する検出回路と、この検出回路出力のオフセット
電圧を電流に変換する変換回路と、この変換回路出力に
てゲインを設定しオフセット電圧に応じた出力電圧を調
整する調整回路を設けたものである。
幅する演算増幅器と、この演算増幅器のオフセット電圧
を検出する検出回路と、この検出回路出力のオフセット
電圧を電流に変換する変換回路と、この変換回路出力に
てゲインを設定しオフセット電圧に応じた出力電圧を調
整する調整回路を設けたものである。
【０００６】
【作用】本発明によれば、演算増幅器のオフセット電圧
の変動に応じた出力電圧変動を調整でき、ゲインや温度
特性などのバラツキに強い安定した出力が容易に実現で
きる。
の変動に応じた出力電圧変動を調整でき、ゲインや温度
特性などのバラツキに強い安定した出力が容易に実現で
きる。
【０００７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１はブロック回路図を示し、オフセット電圧検
出回路１、電圧・電流変換回路２及び調整回路３を設け
たものである。ここで、演算増幅器ＯＰ1 の入力オフセ
ット電圧がＶO の場合、出力電圧には（Ｒ1 ＋Ｒ2 ）／
Ｒ2 ×ＶO の電圧が現れる。検出回路１で演算増幅器Ｏ
Ｐ1 の入力オフセット電圧を検出し、オフセット電圧を
変換回路２により電流に変換する。変換回路２の出力を
受けた調整回路３で、（Ｒ1 ＋Ｒ2 ）／Ｒ2×ＶO の電
圧を引けば、入力オフセット電圧とは無関係に出力電圧
を得ることができる。
する。図１はブロック回路図を示し、オフセット電圧検
出回路１、電圧・電流変換回路２及び調整回路３を設け
たものである。ここで、演算増幅器ＯＰ1 の入力オフセ
ット電圧がＶO の場合、出力電圧には（Ｒ1 ＋Ｒ2 ）／
Ｒ2 ×ＶO の電圧が現れる。検出回路１で演算増幅器Ｏ
Ｐ1 の入力オフセット電圧を検出し、オフセット電圧を
変換回路２により電流に変換する。変換回路２の出力を
受けた調整回路３で、（Ｒ1 ＋Ｒ2 ）／Ｒ2×ＶO の電
圧を引けば、入力オフセット電圧とは無関係に出力電圧
を得ることができる。
【０００８】図２は上記各回路１〜３の具体回路図を示
し、演算増幅器ＯＰ1 の正転入力端子はＮＭＯＳトラン
ジスタＱ4 に接続されており、反転入力端子はＮＭＯＳ
トランジスタＱ3 のゲートに接続されている。入力オフ
セット電圧ＶO が反転入力端子を基準に現れた場合、ト
ランジスタＱ 3 とＱ4 のゲート・ソース間電圧ＶGSが等
しいとすれば、抵抗Ｒ3 の両端にＶO（Ｖ）の電圧が生
じる。
し、演算増幅器ＯＰ1 の正転入力端子はＮＭＯＳトラン
ジスタＱ4 に接続されており、反転入力端子はＮＭＯＳ
トランジスタＱ3 のゲートに接続されている。入力オフ
セット電圧ＶO が反転入力端子を基準に現れた場合、ト
ランジスタＱ 3 とＱ4 のゲート・ソース間電圧ＶGSが等
しいとすれば、抵抗Ｒ3 の両端にＶO（Ｖ）の電圧が生
じる。
【０００９】この時、抵抗Ｒ3 に流れる電流Ｉ5 は、 Ｉ5 ＝ＶO ／Ｒ3 となり、定電流源の定電流値をすべてＩ4 とすれば、ト
ランジスタＱ5 とＱ1 6、Ｑ1 1 とＱ1 2 、Ｑ1 3 とＱ
1 4 はそれぞれカレントミラー回路として動作するの
で、電流Ｉ6 ，Ｉ8 はそれぞれ下式のように表される。
ランジスタＱ5 とＱ1 6、Ｑ1 1 とＱ1 2 、Ｑ1 3 とＱ
1 4 はそれぞれカレントミラー回路として動作するの
で、電流Ｉ6 ，Ｉ8 はそれぞれ下式のように表される。
【００１０】 Ｉ6 ＝Ｉ4 −Ｉ5 Ｉ8 ＝Ｉ4 −Ｉ6 ＝Ｉ4 −（Ｉ4 −Ｉ5 ） ＝Ｉ5 この時、トランジスタＱ1 3 ，Ｑ1 4 はカレントミラー
回路として動作しているので、エミッタ面積比を変える
ことによって、 Ｉ8 ＝ｘ×Ｉ5 （ｘはエミッタ面積比） の電流が得られる。この時、 Ｉ7 ＝Ｉ4 ＋Ｉ5 （Ｉ7 ＞Ｉ4 ） であるので、トランジスタＱ8 ，Ｑ9 はカットオフ状態
であるので、 ＶO ＝ｘ・Ｉ5 ・Ｒ2 ＝ｘ・ＶO ／Ｒ3 ・Ｒ2 になるように、エミッタ面積比ｘ、抵抗Ｒ3 を設定すれ
ば良い。
回路として動作しているので、エミッタ面積比を変える
ことによって、 Ｉ8 ＝ｘ×Ｉ5 （ｘはエミッタ面積比） の電流が得られる。この時、 Ｉ7 ＝Ｉ4 ＋Ｉ5 （Ｉ7 ＞Ｉ4 ） であるので、トランジスタＱ8 ，Ｑ9 はカットオフ状態
であるので、 ＶO ＝ｘ・Ｉ5 ・Ｒ2 ＝ｘ・ＶO ／Ｒ3 ・Ｒ2 になるように、エミッタ面積比ｘ、抵抗Ｒ3 を設定すれ
ば良い。
【００１１】また、正転入力端子を基準にオフセット電
圧が現れた場合も同様に計算することができる。すなわ
ち、 Ｉ5 ＝ＶO ／Ｒ3 Ｉ7 ＝Ｉ4 −Ｉ5 Ｉ8 ＝Ｉ4 −Ｉ7 ＝Ｉ5 この時、トランジスタＱ8 ，Ｑ9 はカレントミラー回路
として動作するので、エミッタ面積比を変えることによ
って、 Ｉ9 ＝ｘ×Ｉ5 （ｘはエミッタ面積比） の電流が得られる。この時、 Ｉ6 ＝Ｉ5 ＋Ｉ4 （Ｉ6 ＞Ｉ4 ） であるので、トランジスタＱ1 1 ，Ｑ1 2 、Ｑ1 3 ，Ｑ
1 4 はカットオフ状態であるので、 ＶO ＝ｘ・Ｉ5 ・Ｒ1 ＝ｘ・ＶO ／Ｒ3 ・Ｒ1 になるように、エミッタ面積比ｘ、抵抗Ｒ3 を設定すれ
ば良い。
圧が現れた場合も同様に計算することができる。すなわ
ち、 Ｉ5 ＝ＶO ／Ｒ3 Ｉ7 ＝Ｉ4 −Ｉ5 Ｉ8 ＝Ｉ4 −Ｉ7 ＝Ｉ5 この時、トランジスタＱ8 ，Ｑ9 はカレントミラー回路
として動作するので、エミッタ面積比を変えることによ
って、 Ｉ9 ＝ｘ×Ｉ5 （ｘはエミッタ面積比） の電流が得られる。この時、 Ｉ6 ＝Ｉ5 ＋Ｉ4 （Ｉ6 ＞Ｉ4 ） であるので、トランジスタＱ1 1 ，Ｑ1 2 、Ｑ1 3 ，Ｑ
1 4 はカットオフ状態であるので、 ＶO ＝ｘ・Ｉ5 ・Ｒ1 ＝ｘ・ＶO ／Ｒ3 ・Ｒ1 になるように、エミッタ面積比ｘ、抵抗Ｒ3 を設定すれ
ば良い。
【００１２】また、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 を同一半導体
素子等で作られ、温度特性、バラツキの揃った素子とす
れば、温度特性、ゲインのバラツキの強い安定した出力
電圧が得られるものである。
素子等で作られ、温度特性、バラツキの揃った素子とす
れば、温度特性、ゲインのバラツキの強い安定した出力
電圧が得られるものである。
【００１３】
【発明の効果】本発明は上述のように、入力電圧を増幅
する演算増幅器と、この演算増幅器のオフセット電圧を
検出する検出回路と、この検出回路出力のオフセット電
圧を電流に変換する変換回路と、この変換回路出力にて
ゲインを設定しオフセット電圧に応じた出力電圧を調整
する調整回路を設けたものであるから、演算増幅器のオ
フセット電圧の変動に応じた出力電圧変動を調整でき、
ゲインや温度特性などのバラツキに強い安定した出力が
容易に実現できるという効果を奏するものである。
する演算増幅器と、この演算増幅器のオフセット電圧を
検出する検出回路と、この検出回路出力のオフセット電
圧を電流に変換する変換回路と、この変換回路出力にて
ゲインを設定しオフセット電圧に応じた出力電圧を調整
する調整回路を設けたものであるから、演算増幅器のオ
フセット電圧の変動に応じた出力電圧変動を調整でき、
ゲインや温度特性などのバラツキに強い安定した出力が
容易に実現できるという効果を奏するものである。
【図１】本発明の実施例のブロック回路図である。
【図２】同上の要部具体回路図である。
【図３】従来の演算増幅器を用いた回路図である。
１ 検出回路 ２ 変換回路 ３ 調整回路 ＯＰ1 演算増幅器
Claims (1)
- 【請求項１】 入力電圧を増幅する演算増幅器と、この
演算増幅器のオフセット電圧を検出する検出回路と、こ
の検出回路出力のオフセット電圧を電流に変換する変換
回路と、この変換回路出力にてゲインを設定しオフセッ
ト電圧に応じた出力電圧を調整する調整回路を設けたこ
とを特徴とするアンプオフセット調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215938A JPH0661754A (ja) | 1992-08-13 | 1992-08-13 | アンプオフセット調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215938A JPH0661754A (ja) | 1992-08-13 | 1992-08-13 | アンプオフセット調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661754A true JPH0661754A (ja) | 1994-03-04 |
Family
ID=16680750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4215938A Withdrawn JPH0661754A (ja) | 1992-08-13 | 1992-08-13 | アンプオフセット調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008172690A (ja) * | 2007-01-15 | 2008-07-24 | Denso Corp | 演算増幅回路および演算増幅回路のオフセット調整方法 |
-
1992
- 1992-08-13 JP JP4215938A patent/JPH0661754A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008172690A (ja) * | 2007-01-15 | 2008-07-24 | Denso Corp | 演算増幅回路および演算増幅回路のオフセット調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088180B2 (en) | Programmable gain current amplifier | |
| JPS6144360B2 (ja) | ||
| US5606288A (en) | Differential transimpedance amplifier | |
| JPH08194040A (ja) | 磁電変換装置 | |
| JPH0659751A (ja) | バンドギャップ基準電圧調整回路 | |
| JPH07231228A (ja) | 半導体集積回路装置 | |
| JPH0661754A (ja) | アンプオフセット調整回路 | |
| JPS61234576A (ja) | 半導体受光装置 | |
| JPH0712128B2 (ja) | 増幅器 | |
| JP2002374131A (ja) | 演算増幅器オフセット電圧自動校正回路 | |
| CA2248337C (en) | Offset correction circuit and dc amplification circuit | |
| JP2596125Y2 (ja) | 演算増幅回路 | |
| JP2564015B2 (ja) | 信号強度表示装置 | |
| JP2000155139A (ja) | 電流検出装置 | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| JP2003046341A (ja) | Ｉｆアンプ回路およびｒｓｓｉ回路系 | |
| JPH04106606A (ja) | 基準電圧源回路 | |
| KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
| JPH03647B2 (ja) | ||
| JPS63198407A (ja) | オフセツト調整回路 | |
| JPS6143808A (ja) | 電圧電流変換回路 | |
| JPH0241927Y2 (ja) | ||
| JPS59171822A (ja) | 温度検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |