JP2008172690A - 演算増幅回路および演算増幅回路のオフセット調整方法 - Google Patents
演算増幅回路および演算増幅回路のオフセット調整方法 Download PDFInfo
- Publication number
- JP2008172690A JP2008172690A JP2007005787A JP2007005787A JP2008172690A JP 2008172690 A JP2008172690 A JP 2008172690A JP 2007005787 A JP2007005787 A JP 2007005787A JP 2007005787 A JP2007005787 A JP 2007005787A JP 2008172690 A JP2008172690 A JP 2008172690A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- operational amplifier
- input terminal
- offset
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】応答性を低下させることなく、高精度でオフセット電圧を調整できるようにする。
【解決手段】第1の入力端子IN1と非反転入力端子INPとの間に、第1の入力抵抗300に替えて抵抗値の異なる第1のオフセット調整用抵抗302を接続させるとともに、第2の入力端子IN2と反転入力端子INMとの間に、第2の抵抗301に替えて抵抗値の異なる第2のオフセット調整用抵抗303を接続させて、増幅度を大きくする切替回路400、401を備える。オフセット調整時に、切替回路400、401を切り替えて増幅度を大きくし、演算増幅器100の内部のオフセット調整用の可変抵抗を調整する。
【選択図】図1
【解決手段】第1の入力端子IN1と非反転入力端子INPとの間に、第1の入力抵抗300に替えて抵抗値の異なる第1のオフセット調整用抵抗302を接続させるとともに、第2の入力端子IN2と反転入力端子INMとの間に、第2の抵抗301に替えて抵抗値の異なる第2のオフセット調整用抵抗303を接続させて、増幅度を大きくする切替回路400、401を備える。オフセット調整時に、切替回路400、401を切り替えて増幅度を大きくし、演算増幅器100の内部のオフセット調整用の可変抵抗を調整する。
【選択図】図1
Description
本発明は、演算増幅回路および演算増幅回路のオフセット調整方法に関する。
従来、演算増幅回路として、演算増幅器の入力オフセット電圧を検出する検出回路と、この検出回路出力のオフセット電圧を電流に変換する変換回路と、変換回路の出力を受けてゲインの設定とともに出力電圧を調整する調整回路を備え、入力オフセット電圧が生じた場合でも、入力オフセット電圧を増幅度倍した電圧分だけ引いた電圧が出力されるように調整回路を調整することで、入力オフセット電圧に関係なく安定した出力が得られるようにしたものがある(例えば、特許文献1参照)。この演算増幅回路は、調整回路から出力される電圧が演算増幅器の入力端子にフィードバックされる構成となっている。
特開平6−61754号公報
しかしながら、特許文献1に記載の演算増幅回路は、調整回路から出力される電圧を演算増幅器の入力端子にフィードバックするように構成されているため、入力に対する出力応答性が低下してしまうといった問題がある。
本発明は上記問題に鑑みたもので、応答性を低下させることなく、高精度でオフセット電圧を調整できるようにすることを目的とする。
本発明の第1の特徴は、オフセット電圧を調整するための可変抵抗(105、106)を有する演算増幅器(100)と、第1の入力端子(IN1)と演算増幅器の非反転入力端子(INP)間に設けられた第1の入力抵抗(300)と、第2の入力端子(IN2)と演算増幅器の反転入力端子(INM)間に設けられた第2の入力抵抗(301)と、演算増幅器の出力端子(OUT)と反転入力端子と間に配置された帰還抵抗(200)と、を備えた演算増幅回路であって、第1の入力端子と非反転入力端子との間に、第1の入力抵抗(300)に替えて第1の入力抵抗と異なる抵抗値を有する第1のオフセット切替抵抗(302)を接続させるとともに、第2の入力端子と反転入力端子との間に、第2の抵抗(301)に替えて第2の入力抵抗と異なる抵抗値を有する第2のオフセット切替抵抗(303)を接続させて、増幅度を大きくする切替回路(400、401)を備えたことである。
このような構成では、オフセット電圧の調整時に、第1の入力端子と非反転入力端子との間に、第1の入力抵抗(300)に替えて第1の入力抵抗と異なる抵抗値を有する第1のオフセット切替抵抗(302)を接続させるとともに、第2の入力端子と反転入力端子との間に、第2の抵抗(301)に替えて第2の入力抵抗と異なる抵抗値を有する第2のオフセット切替抵抗(303)を接続させて、増幅度を大きくすることができるので、オフセット電圧を大きな増幅率で増幅させて可変抵抗を調整することができ、特許文献1に記載の演算増幅回路のように応答性を低下させることなく、高精度でオフセット電圧を調整することができる。
本発明の第2の特徴は、第1の入力端子と反転入力端子との間に、第1の入力抵抗(300)に替えて第1の入力抵抗と異なる抵抗値を有する第1のオフセット切替抵抗(302)を接続させるとともに、第2の入力端子と反転入力端子との間に、第2の入力抵抗(301)に替えて第2の入力抵抗と異なる抵抗値を有する第2のオフセット切替抵抗(303)を接続させて、増幅度を大きくする切替回路(400、401)を用いて、オフセット調整時に、増幅度を大きくしてオフセット電圧を調整するための可変抵抗の抵抗値を調整し、オフセット調整後に、切替回路によって切り替えられた抵抗の接続状態を元に戻すことである。
このように、第1の入力端子と反転入力端子との間に、第1の入力抵抗(300)に替えて第1の入力抵抗と異なる抵抗値を有する第1のオフセット切替抵抗(302)を接続させるとともに、第2の入力端子と反転入力端子との間に、第2の入力抵抗(301)に替えて第2の入力抵抗と異なる抵抗値を有する第2のオフセット切替抵抗(303)を接続させて、増幅度を大きくする切替回路(400、401)を用いて、オフセット調整時に、増幅度を大きくして可変抵抗の抵抗値を調整し、オフセット調整後に、切替回路によって切り替えられた抵抗の接続状態を元に戻すことにより、特許文献1に記載の演算増幅回路のように応答性を低下させることなく、高精度でオフセット電圧を調整することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の一実施形態に係る演算増幅回路の構成を図1に示す。本演算増幅回路1は、第1の入力端子IN1と、第2の入力端子IN2間の電圧差を差動増幅する差動増幅回路として動作する。
本演算増幅回路1は、演算増幅器100、第1の入力抵抗300、第2の入力抵抗301、帰還抵抗200、第1のオフセット切替抵抗302、第2のオフセット切替抵抗303および抵抗201を備えている。
演算増幅器100の反転入力端子INMと出力端子OUTとの間に、帰還抵抗200が設けられている。
演算増幅器100の非反転入力端子INPは、スイッチ400と第1の入力抵抗300を介して第1の入力端子IN1に接続されるようになっている。そして、スイッチ400を切り替えることにより、演算増幅器100の非反転入力端子INPは、第1のオフセット切替抵抗302を介して第1の入力端子IN1に接続されるようになっている。
また、演算増幅器100の反転入力端子INPは、スイッチ401と第2の入力抵抗301を介して第2の入力端子IN2に接続されるようになっている。そして、スイッチ402を切り替えることにより、演算増幅器100の反転入力端子INMは、第2のオフセット切替抵抗303を介して第2の入力端子IN2に接続されるようになっている。
なお、帰還抵抗200の抵抗値は、30kオーム、第1、第2の入力抵抗300、301の抵抗値は、それぞれ100kオーム、第1、第2のオフセット切替抵抗302、303の抵抗値は、それぞれ300オームとなっている。
通常時、スイッチ400は、第1の入力抵抗300側に接続され、スイッチ401は、第2の入力抵抗301側に接続される。このとき、第1の入力抵抗300の抵抗値をR1、帰還抵抗200の抵抗値をRfとすると、本演算増幅回路1の増幅度は、Rf/R1=30k/100k=0.3となる。このように、本演算増幅回路1の増幅度は、1よりも小さく設定されて用いられる。
また、オフセット調整時には、スイッチ400は、第1の入力抵抗303側に接続され、スイッチ401は、第2の入力抵抗303側に接続される。このとき、第1のオフセット調整用302の抵抗値をRoff1、帰還抵抗200の抵抗値をRfとすると、本演算増幅回路1の増幅度は、Roff1/Rf=30k/300=100となる。
図2に、演算増幅器100の回路構成を示す。演算増幅器100は、差動対を構成するPNP型トランジスタ101、102、カレントミラー回路を構成するNPN型トランジスタ103、104、オフセット調整用抵抗105、106、定電流源107〜110、コンデンサ111、出力回路を構成するPNP型トランジスタ112、NPN型トランジスタ113、114を備えている。
オフセット調整用抵抗105、106は、オフセット電圧を調整するためのもので、半導体基板上に形成された薄膜抵抗により構成されている。この薄膜抵抗は、レーザトリミングにより抵抗値が変化するようになっている。
演算増幅器100は、非反転入力端子INPと反転入力端子INMの電圧が等しくなるように作動する。
次に、本演算増幅回路1のオフセット電圧の調整方法ついて説明する。この演算増幅回路1のオフセット電圧の調整は、演算増幅回路1の製造工程の一部として実施される。
まず、図1に示した演算増幅回路1において、第1、第2の入力端子IN1、IN2に直流電源を接続するとともに、出力端子OUTに直流電圧計(いずれも図示せず)を接続する。
次に、スイッチ400の切替設定を第1のオフセット切替抵抗302側にするとともに、スイッチ401の切替設定を第2のオフセット切替抵抗303側にする。
このとき、第1のオフセット調整用302の抵抗値をRoff1、帰還抵抗200の抵抗値をRfとすると、本演算増幅回路1の増幅度は、Roff1/R1=30k/300=100となる。
前述したように、通常時(スイッチ400の切替設定を第1の入力抵抗300側、スイッチ401の切替設定を第2の入力抵抗301側にしたとき)における演算増幅回路1の増幅度は0.3であるが、オフセット調整時における演算増幅回路1の増幅度は100となる。
次に、第1、第2の入力端子IN1、IN2に同電圧を印加する。なお、演算増幅回路1の増幅度は大きくなっているため、このとき第1、第2の入力端子IN1、IN2に印加する電圧は、比較的小さな値に設定する。本実施形態では、第1、第2の入力端子IN1、IN2に、1Vの直流電圧を印加するものとする。
次に、直流電圧計をモニタしながら、オフセット電圧を調整する。具体的には、出力端子OUTの電圧が0Vとなるように、オフセット調整用抵抗105、106の各抵抗値を調整する。オフセット調整用抵抗105、106の各抵抗値の調整は、半導体基板上に形成された薄膜抵抗の幅方向、長手方向にレーザを走査することによって薄膜抵抗をカットして高精度な抵抗を作り込むレーザトリミングによって行う。
そして、オフセット電圧の調整が終了すると、スイッチ400の切替設定を第1の入力抵抗300側に戻し、スイッチ401の切替設定を第2の入力抵抗301側に戻して、調整を終了する。
このように、演算増幅回路1の増幅度を大きくすることで、オフセット電圧を増幅させて調整することができるので、演算増幅回路1の増幅度が小さな状態でオフセット電圧を調整する場合と比較して、高精度でオフセット電圧を調整することができる。
図3に、演算増幅回路1の出力誤差の算出値を示す。図中Aは、抵抗比を0.6%(ワースト条件)としたときのプラス(+)側の出力誤差、図中Bは、抵抗比を0.6%(ワースト条件)としたときのマイナス(−)側の出力誤差、図中Cは、抵抗比を0.6%(ワースト条件)とし、かつ、オフセット電圧を10mVとした場合のプラス(+)側の出力誤差、図中Dは、抵抗比を0.6%(ワースト条件)とし、かつ、オフセット電圧を10mVとした場合のマイナス(−)側の出力誤差を示している。
増幅度を大きくしないままオフセット電圧を調整した場合、オフセット電圧の絶対値が小さいために、例えば、約2%の誤差(図3のC、D)を1.5%までしか調整することができない。これは、出力端子(図2のOUT)の電圧を計測する計測器等の測定誤差があるためである。しかし、例えば、増幅度を大きくしてオフセット電圧を調整した場合は、オフセットの電圧絶対値を、例えば100倍(記載例の抵抗値の場合)にして測定することができる。よって、オフセット電圧を大きな電圧値で計測することが可能なために、オフセット電圧のばらつきによる影響が大きく低減でき、図中A、Bに示すように、出力誤差を比較的小さな値とすることが可能である。
上記した構成によれば、オフセット電圧の調整時に、第1の入力端子IN1と非反転入力端子INPとの間に、第1の入力抵抗300に替えて第1の入力抵抗300と異なる抵抗値を有する第1のオフセット切替抵抗302を接続させるとともに、第2の入力端子IN2と反転入力端子INMとの間に、第2の抵抗に替えて第2の入力抵抗302と異なる抵抗値を有する第2のオフセット切替抵抗303を接続させて、増幅度を大きくすることができるので、オフセット電圧を大きな増幅率で増幅させて可変抵抗を調整することができ、特許文献1に記載の演算増幅回路のように応答性を低下させることなく、高精度でオフセット電圧を調整することができる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づいて種々なる形態で実施することができる。
上記実施形態では、スイッチ400、401により、演算増幅器100の非反転入力端子INP、反転入力端子INMに接続される抵抗を切り替える例を示したが、例えば、図4に示すように、Nチャネル型MOSトランジスタ501〜508、Pチャネル型MOSトランジスタ511〜518を用いて演算増幅器100の非反転入力端子INP、反転入力端子INMに接続される抵抗を切り替えるようにしてもよい。図4に示す構成では、制御信号がローレベルになると、演算増幅器100の非反転入力端子INPは、第1の入力抵抗300を介して第1の入力端子IN1に接続され、演算増幅器100の反転入力端子INMは、第2の入力抵抗301を介して第2の入力端子IN2に接続される。反対に、制御信号がハイレベルになると、演算増幅器100の非反転入力端子INPは、第1のオフセット切替抵抗302を介して第1の入力端子IN1に接続され、演算増幅器100の反転入力端子INMは、第2のオフセット切替抵抗303を介して第2の入力端子IN2に接続される。このように、スイッチング素子を用いて演算増幅器100の非反転入力端子INP、反転入力端子INMに接続される抵抗を切り替えるようにしてもよい。
上記実施形態では、レーザトリミングによって抵抗値を調整するオフセット調整用抵抗105、106を備えた構成例を示したが、レーザトリミングにより抵抗値を調整するものに限定されるものではなく、他の手法により抵抗値を調整する可変抵抗を備えた構成としてもよい。
また、上記実施形態では、図2に示したように差動対のグランド(接地電位)側にオフセット電圧を調整するためのオフセット調整用抵抗105、106が設けられた演算増幅器100を用いて演算増幅回路1を構成した例を示したが、このような構成の演算増幅器100を用いることなく、例えば、差動対の電源側にオフセット電圧を調整するためのオフセット調整用が設けられた演算増幅器を用いて演算増幅回路1を構成してもよい。
また、上記実施形態では、バイポーラトランジスタによって構成された演算増幅器100を用いて演算増幅回路1を構成した例を示したが、例えば、MOSトランジスタによって構成された演算増幅器を用いて構成してもよい。
なお、上記実施形態において示された各抵抗の抵抗値、増幅度、オフセット調整時の入力電圧等は一例であり、上記した値に限定されるものではない。
1…演算増幅回路、100…演算増幅器、105、106…オフセット調整用抵抗、
200…帰還抵抗、300…第1の入力抵抗、301…第2の入力抵抗、
302…第1のオフセット切替抵抗、303…第2のオフセット切替抵抗、
201…抵抗。
200…帰還抵抗、300…第1の入力抵抗、301…第2の入力抵抗、
302…第1のオフセット切替抵抗、303…第2のオフセット切替抵抗、
201…抵抗。
Claims (2)
- オフセット電圧を調整するための可変抵抗(105、106)を有する演算増幅器(100)と、第1の入力端子(IN1)と前記演算増幅器の非反転入力端子(INP)間に設けられた第1の入力抵抗(300)と、第2の入力端子(IN2)と前記演算増幅器の反転入力端子(INM)間に設けられた第2の入力抵抗(301)と、前記演算増幅器の出力端子(OUT)と反転入力端子と間に配置された帰還抵抗(200)と、を備えた演算増幅回路であって、
前記第1の入力端子と前記非反転入力端子との間に、前記第1の入力抵抗(300)に替えて前記第1の入力抵抗と異なる抵抗値を有する第1のオフセット切替抵抗(302)を接続させるとともに、前記第2の入力端子と前記反転入力端子との間に、前記第2の入力抵抗(301)に替えて前記第2の入力抵抗と異なる抵抗値を有する第2のオフセット切替抵抗(303)を接続させて、増幅度を大きくする切替回路(400、401)を備えたことを特徴とする演算増幅回路。 - オフセット電圧を調整するための可変抵抗(105、106)を有する演算増幅器(100)と、第1の入力端子(IN1)と前記演算増幅器の非反転入力端子(INP)間に設けられた第1の入力抵抗(300)と、第2の入力端子(IN2)と前記演算増幅器の反転入力端子(INM)間に設けられた第2の入力抵抗(301)と、前記演算増幅器の出力端子と反転入力端子と間に配置された帰還抵抗(200)と、を備えた演算増幅回路のオフセット調整方法であって、
前記第1の入力端子と前記反転入力端子との間に、前記第1の入力抵抗(300)に替えて前記第1の入力抵抗と異なる抵抗値を有する第1のオフセット切替抵抗(302)を接続させるとともに、前記第2の入力端子と前記反転入力端子との間に、前記第2の入力抵抗(301)に替えて前記第2の入力抵抗と異なる抵抗値を有する第2のオフセット切替抵抗(303)を接続させて、増幅度を大きくする切替回路(400、401)を用いて、オフセット調整時に、前記増幅度を大きくしてオフセット電圧を調整するための可変抵抗の抵抗値を調整し、オフセット調整後に、前記切替回路によって切り替えられた抵抗の接続状態を元に戻すことを特徴とする演算増幅回路のオフセット調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007005787A JP2008172690A (ja) | 2007-01-15 | 2007-01-15 | 演算増幅回路および演算増幅回路のオフセット調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007005787A JP2008172690A (ja) | 2007-01-15 | 2007-01-15 | 演算増幅回路および演算増幅回路のオフセット調整方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008172690A true JP2008172690A (ja) | 2008-07-24 |
Family
ID=39700332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007005787A Pending JP2008172690A (ja) | 2007-01-15 | 2007-01-15 | 演算増幅回路および演算増幅回路のオフセット調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008172690A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661754A (ja) * | 1992-08-13 | 1994-03-04 | Matsushita Electric Works Ltd | アンプオフセット調整回路 |
JP2001085956A (ja) * | 1999-09-10 | 2001-03-30 | Mitsumi Electric Co Ltd | 半導体装置及び回路調整方法 |
-
2007
- 2007-01-15 JP JP2007005787A patent/JP2008172690A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661754A (ja) * | 1992-08-13 | 1994-03-04 | Matsushita Electric Works Ltd | アンプオフセット調整回路 |
JP2001085956A (ja) * | 1999-09-10 | 2001-03-30 | Mitsumi Electric Co Ltd | 半導体装置及び回路調整方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6492845B1 (en) | Low voltage current sense amplifier circuit | |
US7683604B1 (en) | Amplifier topology and method for connecting to printed circuit board traces used as shunt resistors | |
JP4671305B2 (ja) | 物理量センサ | |
TWI487277B (zh) | 最小化電阻平坦度及改善音訊性能之固定切換vgs電路 | |
JP3222367B2 (ja) | 温度測定回路 | |
JPH10281897A (ja) | 半導体圧力検出装置 | |
JP5126536B2 (ja) | 磁気比例式電流センサのゲイン調整方法 | |
US9816883B2 (en) | Current source circuit and detection circuit | |
JP2003042870A (ja) | センサ用温度特性補正回路装置及びセンサの温度特性補正方法 | |
US20080100303A1 (en) | Circuit and method for determining potentiometer wiper resistance | |
JP2008172690A (ja) | 演算増幅回路および演算増幅回路のオフセット調整方法 | |
CN211557236U (zh) | Ab类放大器和数字输入ab类放大器 | |
JP4216286B2 (ja) | 電流計測回路及びその集積回路素子 | |
JP2002374131A (ja) | 演算増幅器オフセット電圧自動校正回路 | |
JP6506592B2 (ja) | センサ装置 | |
TWI839036B (zh) | 電流感測放大器電路及其輸入偏移電壓修正方法 | |
JP4839572B2 (ja) | 入力回路 | |
JP2000155139A (ja) | 電流検出装置 | |
JP2007033270A (ja) | センサ回路及び回路ユニット | |
US20240097632A1 (en) | Integrated circuit and semiconductor device | |
JP2008215844A (ja) | 電流検出装置 | |
JP2938657B2 (ja) | 電流検出回路 | |
JP2017166890A (ja) | センサ装置 | |
JP2007132861A (ja) | 検出回路 | |
JP2004241912A (ja) | 高精度差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |