JPS61234576A - 半導体受光装置 - Google Patents
半導体受光装置Info
- Publication number
- JPS61234576A JPS61234576A JP60075272A JP7527285A JPS61234576A JP S61234576 A JPS61234576 A JP S61234576A JP 60075272 A JP60075272 A JP 60075272A JP 7527285 A JP7527285 A JP 7527285A JP S61234576 A JPS61234576 A JP S61234576A
- Authority
- JP
- Japan
- Prior art keywords
- receiving device
- semiconductor light
- light receiving
- type fet
- mos type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45686—Indexing scheme relating to differential amplifiers the LC comprising one or more potentiometers, which are not shunting potentiometers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体受光装置に係シ、特にフォトダイオード
とオグアングとを用いて測光を行う半導体受光装置に関
する・ 〔従来技術〕 従来の半導体受光装置について図を用いて説明を行う。
とオグアングとを用いて測光を行う半導体受光装置に関
する・ 〔従来技術〕 従来の半導体受光装置について図を用いて説明を行う。
第５図は従来の半導体受光装置の構成図であシ、第６図
は従来の半導体受光装置に用いられるオプアングの初段
の回路図である。
は従来の半導体受光装置に用いられるオプアングの初段
の回路図である。
第５図において、１４はフォトダイオ−ｒであシ、１２
は非直線素子で、ここでは対数圧縮用ダイオードを用い
る。１３はオプアンプである。オグアン７’１３の反転
入力端子（ハ）とオグアング１３の出力との間に、対数
圧縮用ダイオード１２が接続され、反転入力端子←）と
非反転入力端子←）との間にはフォトダイオード１４が
接続てれている。
は非直線素子で、ここでは対数圧縮用ダイオードを用い
る。１３はオプアンプである。オグアン７’１３の反転
入力端子（ハ）とオグアング１３の出力との間に、対数
圧縮用ダイオード１２が接続され、反転入力端子←）と
非反転入力端子←）との間にはフォトダイオード１４が
接続てれている。
第６図°において１，２は能動素子で、ここではＭＯ８
型ＦＥＴである。ＭＯ８型ＦＥＴ １ 、２は差動入力
を形成する。３，４は能動素子で、ここではＮＰＮ型ト
ランジスタである。ＮＰＮ型トランジスタ３．４はＭＯ
８型ＦＥＴ １ 、２のアクティブ負荷を形成する。
型ＦＥＴである。ＭＯ８型ＦＥＴ １ 、２は差動入力
を形成する。３，４は能動素子で、ここではＮＰＮ型ト
ランジスタである。ＮＰＮ型トランジスタ３．４はＭＯ
８型ＦＥＴ １ 、２のアクティブ負荷を形成する。
５．６はオフセット低減用抵抗素子で、その抵抗値は等
しい。７はバイアス電流を供給する定電流源である。８
はオフセット調整用抵抗で、外部端子９，１０に取シ付
けられる０ 以上、従来の半導体受光装置のオプアンプ１３において
は、製造上のばらつきから生じるオプアンプ１３のオフ
セット電圧の零調整用として８のオフセット調整用抵抗
を取り付け、個々に調整しなければならない繁雑さがあ
った。
しい。７はバイアス電流を供給する定電流源である。８
はオフセット調整用抵抗で、外部端子９，１０に取シ付
けられる０ 以上、従来の半導体受光装置のオプアンプ１３において
は、製造上のばらつきから生じるオプアンプ１３のオフ
セット電圧の零調整用として８のオフセット調整用抵抗
を取り付け、個々に調整しなければならない繁雑さがあ
った。
本発明の目的は上記従来技術の問題点に鑑み、オフセッ
ト調整用抵抗による外部調整をなくし、低コストで、実
装密度が高く、製造工程が簡易で、かつ高感度な半導体
受光装置を提供する事にある。
ト調整用抵抗による外部調整をなくし、低コストで、実
装密度が高く、製造工程が簡易で、かつ高感度な半導体
受光装置を提供する事にある。
上記の目的はフォトダイオードとオノアンプとを有する
半導体受光装置において、該フォトダイオードに逆バイ
アス電圧を印加する手段を該オグアングに設けた事を特
徴とする本発明の半導体受光装置によって達成される。
半導体受光装置において、該フォトダイオードに逆バイ
アス電圧を印加する手段を該オグアングに設けた事を特
徴とする本発明の半導体受光装置によって達成される。
以下１本発明の実施例を図面を用いて詳細に説明する。
第１図は本発明の半導体受光装置のオプアンプの初段の
第１実施例の回路図である。なお本発明の半導体受光装
置は第５図に示した従来の半導体受光装置と同じである
。
第１実施例の回路図である。なお本発明の半導体受光装
置は第５図に示した従来の半導体受光装置と同じである
。
第１図において１，２は能動素子で、ここではＭＯ８型
ＦＥＴである。ＭＯ８型ＦＥＴ １ 、２は差動入力を
形成する。３，４は能動素子で、ここではＮＰＮ型トラ
ンジスタである。ＮＰＮ型トランジスタ３．４はＭＯ８
型ＦＥＴのアクティブ負荷を形成する。５，６はオフセ
ット低減用抵抗素子で、その抵抗値は等しい。７はバイ
アス電流を供給する定電流源である。１１はオフセット
低減用抵抗素子５，６とは別に形成された抵抗素子であ
る。１１の抵抗素子の挿入によシ、従来は等しい値であ
りた電流値が等しくなくなシ、ＭＯ８型ＦＥＴ Ｉ Ｍ
ｏ５ｔ型ＦＥＴ １とＭＯ８型ＦＥＴ ２を流れる電流
値の方がＭＯ８型ＦＥＴ ２を流れる電流値よシも大き
くなる。この結果、電流の不均等を満足すべく、差動入
力を形成するＭＯ８型ＦＥＴ １の入力端電圧がＭＯ８
型ＦＥＴ ２の入力端電圧よりも低下し、その入力端間
に接続されるフォトダイオード１４に逆バイアス電圧が
印加される。以下、ＭＯ８型ＦＥＴの動作について説明
する。
ＦＥＴである。ＭＯ８型ＦＥＴ １ 、２は差動入力を
形成する。３，４は能動素子で、ここではＮＰＮ型トラ
ンジスタである。ＮＰＮ型トランジスタ３．４はＭＯ８
型ＦＥＴのアクティブ負荷を形成する。５，６はオフセ
ット低減用抵抗素子で、その抵抗値は等しい。７はバイ
アス電流を供給する定電流源である。１１はオフセット
低減用抵抗素子５，６とは別に形成された抵抗素子であ
る。１１の抵抗素子の挿入によシ、従来は等しい値であ
りた電流値が等しくなくなシ、ＭＯ８型ＦＥＴ Ｉ Ｍ
ｏ５ｔ型ＦＥＴ １とＭＯ８型ＦＥＴ ２を流れる電流
値の方がＭＯ８型ＦＥＴ ２を流れる電流値よシも大き
くなる。この結果、電流の不均等を満足すべく、差動入
力を形成するＭＯ８型ＦＥＴ １の入力端電圧がＭＯ８
型ＦＥＴ ２の入力端電圧よりも低下し、その入力端間
に接続されるフォトダイオード１４に逆バイアス電圧が
印加される。以下、ＭＯ８型ＦＥＴの動作について説明
する。
ドレイン電流ＩＤは一般に
となる。ここでｖａｓはダート電圧、ｖ７はダートしと
■式は となる。■式を変形すると となる。
■式は となる。■式を変形すると となる。
今、オプアングの入力ＭＯＳ型ＦＥＴ １のダート電圧
をｖａａｌｔｒ ）電流をＩＤ、及びＭＯ８型ＦＥＴ
２ Ｏダート電圧をｖ０８２１ゲート電流をＩＤ２と
する。ととがる。
をｖａａｌｔｒ ）電流をＩＤ、及びＭＯ８型ＦＥＴ
２ Ｏダート電圧をｖ０８２１ゲート電流をＩＤ２と
する。ととがる。
入力端電圧差ｖ０は０式と■式との差であるからトナル
。’Ｉｌ流ＩＤＯみに着目しＶＴ＝＝ ＶＴ２． Ｋ、
＝に２＝にとすると０式は となるここで１１）、とＩＤ２の差をΔＩＤとすると１
Ｄ１＝Ｉ、＋７Δ工。 ・・・・・・・・・・・・・
・・・・・・・・−・■１ −Ｉ−一ΔＩ ・・・
・・・・・・・・・・・−・・・・・・・・・・：■２
Ｄ２Ｄ ■式、■式を０式に代入して高次の項を無視すると すなわちＭＯ８型ＦＥＴ １ 、２を流れる電流値の値
によシ入力端に電圧差ｖ０が生ずる事になる。
。’Ｉｌ流ＩＤＯみに着目しＶＴ＝＝ ＶＴ２． Ｋ、
＝に２＝にとすると０式は となるここで１１）、とＩＤ２の差をΔＩＤとすると１
Ｄ１＝Ｉ、＋７Δ工。 ・・・・・・・・・・・・・
・・・・・・・・−・■１ −Ｉ−一ΔＩ ・・・
・・・・・・・・・・・−・・・・・・・・・・：■２
Ｄ２Ｄ ■式、■式を０式に代入して高次の項を無視すると すなわちＭＯ８型ＦＥＴ １ 、２を流れる電流値の値
によシ入力端に電圧差ｖ０が生ずる事になる。
ＮＰＮ型トランジスタ３の電流値をＮＰＮ型トランジス
タ４の電流値よシも増加させる手段としては前述した抵
抗素子１１を付加する方法の他に、第２図に示すように
抵抗素子５，１１を除き抵抗素−子６だけ挿入する事に
よっても行う事ができ、又第３図に示すように抵抗素子
５，６，１１のかわシにＮＰＮ型トランジスタ３とＮＰ
Ｎ型トランジスタ４との（エミッタ）の面積比をかえる
事によりても行う事ができる。
タ４の電流値よシも増加させる手段としては前述した抵
抗素子１１を付加する方法の他に、第２図に示すように
抵抗素子５，１１を除き抵抗素−子６だけ挿入する事に
よっても行う事ができ、又第３図に示すように抵抗素子
５，６，１１のかわシにＮＰＮ型トランジスタ３とＮＰ
Ｎ型トランジスタ４との（エミッタ）の面積比をかえる
事によりても行う事ができる。
以上の本発明の半導体受光装置のオグアングにより差動
入力端子間に接続されたフォトダイオードに逆バイアス
電圧を印加する事ができる。第４図は本発明の半導体受
光装置のオプアンプによって印加されるバイアス電圧の
出力特性を示す。曲線Ｉはバイアス電圧が順バイアスの
時の特性であり、曲線■はバイアス電圧が零の時の特性
である。
入力端子間に接続されたフォトダイオードに逆バイアス
電圧を印加する事ができる。第４図は本発明の半導体受
光装置のオプアンプによって印加されるバイアス電圧の
出力特性を示す。曲線Ｉはバイアス電圧が順バイアスの
時の特性であり、曲線■はバイアス電圧が零の時の特性
である。
又、曲線■はバイアス電圧が逆バイアスの時の特性であ
り、曲線■はバイアス電圧が■よりもさらに大きい逆バ
イアスの時の特性を示す。第４図からバイアス電圧が逆
バイアスの方向に向うに従って出力のり二アリティが改
善され、高感度な半導体受光装置を提供できる事がわか
る。また第１図〜第３図に示した逆バイアス電圧発生用
の抵抗素子の抵抗値または能動素子の（エミッタ）面積
を適当に設定して、逆バイアス電圧値がオプアンプ。
り、曲線■はバイアス電圧が■よりもさらに大きい逆バ
イアスの時の特性を示す。第４図からバイアス電圧が逆
バイアスの方向に向うに従って出力のり二アリティが改
善され、高感度な半導体受光装置を提供できる事がわか
る。また第１図〜第３図に示した逆バイアス電圧発生用
の抵抗素子の抵抗値または能動素子の（エミッタ）面積
を適当に設定して、逆バイアス電圧値がオプアンプ。
・の製造上のばらつきで生ずる正の最大オフセット電圧
以上で、かつオプアンプの動作が損なわれる電圧よシも
下に設定すれば、オプアンプのオフセット調整用の外付
は抵抗を省く事ができる。
以上で、かつオプアンプの動作が損なわれる電圧よシも
下に設定すれば、オプアンプのオフセット調整用の外付
は抵抗を省く事ができる。
以上詳細に説明したように、本発明の半導体受光装置に
よれば、任意の逆バイアス電圧を発生させる事ができ、
オフセット調整用抵抗を必要としない、出力のり＝アリ
ティのよい、高感度な半導体受光装置を提供する事がで
きる。
よれば、任意の逆バイアス電圧を発生させる事ができ、
オフセット調整用抵抗を必要としない、出力のり＝アリ
ティのよい、高感度な半導体受光装置を提供する事がで
きる。
第１図は本発明の半導体受光装置のオプアンプの初段の
第１実施例の回路図である。 第２図は本発明の半導体受光装置のオプアンプの初段の
第２実施例の回路図である。 第３図は本発明の半導体受光装置のオプアンプの初段の
第３実施例の回路図である。 第４図は本発明の半導体受光装置の効果を示す照度−出
力特性図である。 第５図は従来の半導体受光装置の構成図である。 第６図は従来の半導体受光装置のオプアングの初段の回
路図である。 １ 、２−Ｍ０８ｍＦＥＴ、 ３ 、４・ＮＰＮ型トラ
ンジスタ、５，６・・・オフセット低減用抵抗素子、１
１・・・抵抗素子。
第１実施例の回路図である。 第２図は本発明の半導体受光装置のオプアンプの初段の
第２実施例の回路図である。 第３図は本発明の半導体受光装置のオプアンプの初段の
第３実施例の回路図である。 第４図は本発明の半導体受光装置の効果を示す照度−出
力特性図である。 第５図は従来の半導体受光装置の構成図である。 第６図は従来の半導体受光装置のオプアングの初段の回
路図である。 １ 、２−Ｍ０８ｍＦＥＴ、 ３ 、４・ＮＰＮ型トラ
ンジスタ、５，６・・・オフセット低減用抵抗素子、１
１・・・抵抗素子。
Claims (1)
- フォトダイオードとオプアンプとを有する半導体受光装
置において、該フォトダイオードに逆バイアス電圧を印
加する手段を該オプアンプに設けた事を特徴とする半導
体受光装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075272A JPH0732261B2 (ja) | 1985-04-11 | 1985-04-11 | 半導体受光装置 |
| US07/243,250 US4853530A (en) | 1985-04-11 | 1988-09-09 | Reverse biased photosensing semiconductor and op amp arrangement wherein the two load resistors of the operational amplifier unbalance the two transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075272A JPH0732261B2 (ja) | 1985-04-11 | 1985-04-11 | 半導体受光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61234576A true JPS61234576A (ja) | 1986-10-18 |
| JPH0732261B2 JPH0732261B2 (ja) | 1995-04-10 |
Family
ID=13571428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60075272A Expired - Fee Related JPH0732261B2 (ja) | 1985-04-11 | 1985-04-11 | 半導体受光装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4853530A (ja) |
| JP (1) | JPH0732261B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2233525B (en) * | 1989-06-09 | 1994-02-16 | Stc Plc | Optical receivers |
| US5287340A (en) * | 1992-02-13 | 1994-02-15 | International Business Machines Corporation | Differential amplifier for optical detectors in an optical data storage system |
| US5281805A (en) * | 1992-11-18 | 1994-01-25 | Nippon Sheet Glass Co., Ltd. | Optical-input latch-circuit cell array |
| US5345073A (en) * | 1993-04-12 | 1994-09-06 | Bell Communications Research, Inc. | Very high speed optical receiver with a cascadable differential action feedback driver |
| EP0678982B1 (en) * | 1994-04-22 | 1999-03-31 | Canon Kabushiki Kaisha | Semiconductor light emitting element driving circuit |
| JPH09200031A (ja) * | 1996-01-19 | 1997-07-31 | Canon Inc | 相補型トランジスタ出力回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1528201A (en) * | 1975-02-24 | 1978-10-11 | Rca Corp | Differential amplifier |
| US3852679A (en) * | 1972-12-26 | 1974-12-03 | Rca Corp | Current mirror amplifiers |
| US3840819A (en) * | 1972-12-29 | 1974-10-08 | Rca Corp | Signal combining circuit |
| US4074205A (en) * | 1977-03-09 | 1978-02-14 | Rca Corporation | Input stage for fast-slewing amplifier |
| US4075575A (en) * | 1977-03-09 | 1978-02-21 | Rca Corporation | Input stage for fast-slewing amplifier |
| JPS6031249B2 (ja) * | 1977-07-29 | 1985-07-20 | 株式会社日立製作所 | 測光増幅回路 |
| DE2748647C2 (de) * | 1977-10-29 | 1986-06-19 | Ernst Leitz Wetzlar Gmbh, 6330 Wetzlar | Verstärker für elektrische Signale |
| US4158178A (en) * | 1978-05-15 | 1979-06-12 | Rca Corporation | Anti-latch circuit for amplifier stage including bipolar and field-effect transistors |
| JPS59185432A (ja) * | 1983-04-05 | 1984-10-22 | Sumitomo Electric Ind Ltd | 光受信回路 |
| DE3321503A1 (de) * | 1983-06-15 | 1984-12-20 | Ernst Leitz Wetzlar Gmbh, 6330 Wetzlar | Verfahren und schaltungsanordnungen zur verstaerkung eines eingangsstroms |
| US4591725A (en) * | 1983-10-26 | 1986-05-27 | Bryant Jack A | System for amplifying all frequencies detected from a flame detector |
| US4614866A (en) * | 1984-03-06 | 1986-09-30 | Pain Suppression Labs, Inc. | Pulsed light detection circuit |
| US4731589A (en) * | 1986-07-25 | 1988-03-15 | Rca Corporation | Constant current load and level shifter circuitry |
-
1985
- 1985-04-11 JP JP60075272A patent/JPH0732261B2/ja not_active Expired - Fee Related
-
1988
- 1988-09-09 US US07/243,250 patent/US4853530A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0732261B2 (ja) | 1995-04-10 |
| US4853530A (en) | 1989-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933645A (en) | Amplifier having a constant-current bias circuit | |
| KR20010020410A (ko) | 선형성 및 대역폭이 개선된 가변 이득 증폭기 | |
| US6177839B1 (en) | Variable gain amplifier circuit | |
| US5793194A (en) | Bias circuit having process variation compensation and power supply variation compensation | |
| US4763028A (en) | Circuit and method for semiconductor leakage current compensation | |
| EP0240114B1 (en) | A comparator for comparing differential input signals and method therefor | |
| JPS61234576A (ja) | 半導体受光装置 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| US6072306A (en) | Variation-compensated bias current generator | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| US4853609A (en) | Distortion-free, opposite-phase current source | |
| JPS6123403A (ja) | 差動増幅回路 | |
| US6313458B1 (en) | Gain-adjustable photoreceiver circuit with photoelectric converter and amplifier | |
| JP2827947B2 (ja) | 減衰回路 | |
| JPH0586686B2 (ja) | ||
| JP3285514B2 (ja) | 利得制御装置 | |
| KR970024161A (ko) | 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| JPH0661754A (ja) | アンプオフセット調整回路 | |
| JPH0537530Y2 (ja) | ||
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| SU1631701A2 (ru) | Двухтактный усилитель мощности с защитой | |
| JPH04371011A (ja) | モノリシックフィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |