JPH0661267A - 半導体装置 - Google Patents

Abstract

(57)【要約】 ［目的］ 従来よりサイドゲート耐圧に優れる逆構造Ｈ
ＥＭＴを提供する。 ［構成］ 半絶縁性ＧａＡｓ基板４１上に、基板側か
ら、膜厚２００ｎｍの第１のノンドープＧａＡｓ層４５
ａ、膜厚５ｎｍでｐ型不純物のドーピング量が４＊１０
¹⁷／ｃｍ³のｐ型ＧａＡｓ層４５ｂ、膜厚１００ｎｍの
第２のノンドープＧａＡｓ層４５ｃ及び膜厚１００ｎｍ
のノンドープＡｌＧａＡｓ層４７から成るバッファ層４
３を具える。このＡｌＧａＡｓ層４７上にｎ型ＡｌＧａ
Ａｓキャリア供給層４９、アンドープＡｌＧａＡｓスペ
ーサ層５１、アンドープＧａＡｓチャネル層５３、ｎ型
ＧａＡｓキャップ層５５及びｎ⁺型ＧａＡｓオーミック
層５７をこの順に具える。このオーミック層、キャップ
層５５にリセス５９を具え、該リセス５９内にゲート電
極６１を、オーミック層５７の、ゲート電極６１両側部
分上にソース・ドレイン電極６３を具えて成っている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ヘテロ接合を有し２
次元電子ガスをチャネルとして動作する半導体装置に関
するものである。

【０００２】

【従来の技術】ＡｌＧａＡｓ／ＧａＡｓ、ＡｌＧａＡｓ
／ＩｎＧａＡｓ等のヘテロ接合界面のＧａＡｓ側、Ｉｎ
ＧａＡｓ側に生じる２次元電子ガスをチャネルとして動
作する半導体装置は、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔ
ｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）と
称され良く知られている。このＨＥＭＴは、構造上、通
常ＨＥＭＴと逆構造ＨＥＭＴとに分類出来る。両者は、
ゲート電極、チャネル層及びキャリア供給層の位置関係
で区分け出来る。通常ＨＥＭＴではゲート電極側からキ
ャリア供給層、チャネル層の順にこれら層が配設されて
いる。逆構造ＨＥＭＴではゲート電極側からチャネル
層、キャリア供給層の順にこれら層が配設されている。

【０００３】逆構造ＨＥＭＴは通常ＨＥＭＴに比べて２
次元電子ガスがキャリア供給層によるヘテロ障壁で閉じ
込められており２次元電子ガスの閉じ込め効果が大き
い。したがって、ゲート長を０．２５μｍ以下に縮少し
てもピンチオフ特性は損なわれず、また、ショートチャ
ネル効果に起因するトランスコンダクタンスの減少、ド
レインコンダクタンスの増加も起りにくい。このため、
高速論理用素子としてより好適とされている。

【０００４】このような逆構造ＨＥＭＴは、例えばこの
出願の出願人に係る文献１（ジャパニーズ ジャーナル
オブ アプライド フィジックス（ＪＡＰＡＮＥＳＥ
ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩ
ＣＳ）Ｖｏｌ．２７，Ｎｏ．９（１９８８．９），Ｌ１
７４２）、同文献２（アイ イー イー イー トラン
ザクションズ オン エレクトロン デバイセズ（ＩＥ
ＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲ
ＯＮ ＤＥＶＩＣＥＳ），ＶＯＬ．３６，Ｎｏ．１０，
（１０．１９８９），ｐ．２１９１）に開示されてい
る。図３は文献２より引用した断面図である。

【０００５】この逆構造ＨＥＭＴは、半絶縁性ＧａＡｓ
基板１１上にアンドープＧａＡｓ層１３及びアンドープ
ＡｌＧａＡｓ１５から成るバッファ層１７を具え、さら
にこのバッファ層１７上にｎ型ＡｌＧａＡｓキャリア供
給層１９、アンドープＡｌＧａＡｓスペーサ層２１、ア
ンドープＧａＡｓチャネル層２３、ｎ型ＧａＡｓキャッ
プ層２５及びｎ⁺型ＧａＡｓオーミック層２７をこの順
に具え、さらにオーミック層２７表面からキャップ層２
５に至るまで形成されたリセス２９内にゲート電極３１
を、オーミック層２７の、ゲート電極３１両側部分上に
ソース・ドレイン電極３３を具えて成っていた。

【０００６】この逆構造ＨＥＭＴの構造を決定する重要
な要素は各層の厚さである。チャネルを構成する２次元
電子を誘起させるために必要なｎ型ＡｌＧａＡｓキャリ
ア供給層１９、アンドープＡｌＧａＡｓ層２１、アンド
ープＧａＡｓチャネル層２３及びｎ型ＧａＡｓキャップ
層２５の各膜厚とドーピング量はもちろん重要である
が、この逆構造ＨＥＭＴを確実に動作させるためには、
バッファ層１７を構成しているアンドープＧａＡｓ層１
３及びアンドープＡｌＧａＡｓ層１５各々の膜厚も重要
になる。

【０００７】文献１、２では、これらアンドープＧａＡ
ｓ層１３及びアンドープＡｌＧａＡｓ層１５の各膜厚は
１００ｎｍとされている。また、ＡｌＧａＡｓキャリア
供給層１９、アンドープＡｌＧａＡｓ層２１、アンドー
プＧａＡｓチャネル層２３、ｎ型ＧａＡｓキャップ層２
５及びｎ⁺型ＧａＡｓオーミック層２７の各膜は、キャ
リア供給層１９側から、８ｎｍ，４ｎｍ，２０ｎｍ，５
０ｎｍ，５０ｎｍとされている。このような膜厚とした
場合の逆構造ＨＥＭＴのゲート電極下の部分のエネルギ
ーバンド図は伝導帯側について示すと図４（Ａ）のよう
になる。図４（Ａ）中、Ｅ_Fはフェルミレベルを示す。
また、１１〜２５の番号は図３中の各半導体層の番号に
対応するものである。この構成の逆構造ＨＥＭＴでは、
２次元電子ガスは、ｎ型キャリア供給層１９とアンドー
プＧａＡｓチャネル層２３との界面、実際はスペーサ層
２１があるのでスペーサ層２１とアンドープＧａＡｓチ
ャネル層２３との界面のアンドープＧａＡｓ層２３側
（図４中Ｐで示す部分）に存在する。

【０００８】アンドープＧａＡｓ層１３及びアンドープ
ＡｌＧａＡｓ層１５の各膜厚が１００ｎｍとされていた
理由は、この逆構造のＨＥＭＴの構成でアンドープＧａ
Ａｓ層１３及びアンドープＡｌＧａＡｓ層１５膜厚をこ
れ以上厚くすると、これら層の界面に電子が誘起されて
しまうのでこれを防止するためであった。これら層１
３、１５の膜厚を厚くした場合の問題を以下に説明す
る。

【０００９】この逆構造ＨＥＭＴでは、ＧａＡｓ基板１
１とアンドープＧａＡｓ層１３との界面での伝導帯エネ
ルギーの下端はアンドープＧａＡｓ層１３の成長開始時
に発生する禁制帯内の不純物準位により固定されると考
えられる。また、フェルミレベルは、上記ＧａＡｓ基板
１１とアンドープＧａＡｓ層１３との界面での伝導帯エ
ネルギーの下端より約０．７ｅＶ低いレベルに固定され
ると考えられる。

【００１０】このような状態で、バッファ層１７を構成
しているノンドープＧａＡｓ層１３及びノンドープＡｌ
ＧａＡｓ層１５のうちのアンドープＧａＡｓ層１３の膜
厚のみを厚くした場合の逆構造ＨＥＭＴのエネルギーバ
ンド図は、図４（Ｂ）のようになる。したがって、アン
ドープＧａＡｓ層１３と、アンドープＡｌＧａＡｓ層１
５との界面でも伝導帯エネルギーの下端がフェルミレベ
ルより低くなりここにも電子が誘起されてしまう（図４
（Ｂ）中Ｑで示す。）。

【００１１】また、ノンドープＧａＡｓ層１３とノンド
ープＡｌＧａＡｓ層１５の各膜厚の比を図４（Ａ）のと
きと同じにしたまま各膜厚を厚くした場合の逆構造ＨＥ
ＭＴのエネルギーバンド図は、理想的には図４（Ｃ）の
ようになる。この場合は、アンドープＧａＡｓ層１３
と、アンドープＡｌＧａＡｓ層１５との界面の伝導帯エ
ネルギーの下端はフェルミレベルより上になるのでここ
に電子が誘起されることはなくなる。しかし、ＡｌＧａ
Ａｓ層を結晶成長法で成長させる場合膜質制御が難しい
ことが知られている。Ａｌが不純物を取込み易いためと
思われる。そして、特にこの例のようにＡｌＧａＡｓ層
１５の膜厚を厚くした場合不純物の影響が顕著になる。
つまり、ノンドープであるはずのＡｌＧａＡｓ層１５が
ｐ型又はｎ型層としてふるまうことが起き、逆構造ＨＥ
ＭＴの実際のエネルギーバンド図は図４（Ｃ）のように
はならない。図４（Ｃ）のエネルギーバンド図は層１５
がノンドープＡｌＧａＡｓ層と考えて計算したものであ
るため層１５に該当する部分は直線になっているが、実
際にはこうならない。

【００１２】例えば、ＡｌＧａＡｓ層１５がｎ型に１＊
１０¹⁶／ｃｍ³程度ドーピングされていると、このＡｌ
ＧａＡｓ層の膜厚を３００ｎｍ以上にした場合ＧａＡｓ
層１３とＡｌＧａＡｓ層１５との界面の伝導帯エネルギ
ーの下端がフェルミレベルより低くなりこの部分にも電
子が誘起されてしまう（図示せず。）。

【００１３】以上の理由により、バッファ層１７を構成
するノンドープＧａＡｓ層１３及びノンドープＡｌＧａ
Ａｓ層１５各々の膜厚は最大でも１００ｎｍ程度として
いた。

【００１４】

【発明が解決しようとする課題】しかしながら、図３を
用いて説明した構成の逆構造ＨＥＭＴは、バッファ層の
膜厚を上述のような理由からあまり厚くすることが出来
ないため、サイドゲート効果に起因するサイドゲート耐
圧を向上させる点では不利な構造であった。その理由は
次の通りである。

【００１５】サイドゲート効果とは、逆構造ＨＥＭＴに
隣接させて設けた電極に負の電圧を印加してゆくとある
電圧（この電圧を「サイドゲート耐圧」という。）でチ
ャネルの電流が急に減少する現象をいう。半導体集積回
路の高集積化を図るためにはこのサイドゲート耐圧が高
いほど良い。サイドゲート効果が生じる原因は、上記文
献２に示されているように、ＧａＡｓ基板１１とこの基
板上に成長させた半導体層（図３の構成の場合はＧａＡ
ｓバッファ層１３）との界面で、上記隣接電極の負の電
圧によりホール電荷が不純物準位を介して移動すること
が起りこの移動がチャネルを構成している２次元電子に
影響するためである。したがって、サイドゲート耐圧を
向上させるためにはバッファ層を厚くして２次元電子と
基板との距離を大きくすれば良いと考えられるが、上述
の理由からバッファ層を厚く出来ないからであった。

【００１６】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的はバッファ層の構成層
の一つとしてＡｌＧａＡｓ層を有する逆構造ＨＥＭＴ半
導体装置であってこのＡｌＧａＡｓバッファ層の膜厚を
最大でも１００ｎｍ程度としたままサイドゲート耐圧の
向上が図れる半導体装置を提供することにある。

【００１７】

【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、ＧａＡｓ基板上に、基板側から
ＧａＡｓ層及びＡｌＧａＡｓ層をこの順に有するバッフ
ァ層を具え、このバッファ層上にｎ型ＡｌＧａＡｓキャ
リア供給層を具え、このキャリア供給層上側にこのキャ
リア供給層と格子整合する半導体層から成りこのキャリ
ア供給層より誘起された電子をチャネルとするチャネル
層を具え、このチャネル層の上側にゲート電極、このゲ
ート電極の両側にソース・ドレイン電極を具えて成る半
導体装置において、バッファ層のＧａＡｓ層内にこのＧ
ａＡｓ層と格子整合するｐ型の半導体層であってこの半
導体層に伝導を生じない程度の厚さ及び濃度のｐ型の半
導体層を少なくとも一層有したことを特徴とする。

【００１８】なお、この発明の実施に当たりこのｐ型半
導体層を有した状態での前述のＧａＡｓ層の厚さを最小
でも０．３μｍとするのが好適である。

【００１９】

【作用】この発明の構成によれば、ＧａＡｓバッファ層
内にｐ型の半導体層であってこの半導体層に伝導を生じ
ない程度の厚さ及び濃度のｐ型の半導体層を設けたの
で、このｐ型半導体層より下側のバッファ層部分の膜厚
を変化させてもこのｐ型半導体層より上側の半導体装置
部分のエネルギーバンド図の変化がこのｐ型半導体層を
設けない場合より小さくなる。さらに、ｐ型半導体層よ
り下側のＧａＡｓバッファ層部分の電位は基板の電位に
近くなる。このことは、チャネル層以外に電子を誘起す
ることなくｐ型半導体層より下側のＧａＡｓバッファ層
部分の膜厚を厚く出来ることを意味する。このため、Ｇ
ａＡｓ層の膜厚を、ＧａＡｓ基板とＧａＡｓバッファ層
との界面でのホール電荷の移動が２次元電子ガスに影響
する程度を低減出来る程度に厚く少なくとも０．３μｍ
の膜厚にできる。

【００２０】

【実施例】以下、図面を参照してこの発明の半導体装置
の実施例について説明する。しかしながら、説明に用い
る各図はこの発明を理解出来る程度に概略的に示してあ
るにすぎない。

【００２１】図１は実施例の半導体装置の構造を概略的
に示した断面図である。

【００２２】この半導体装置は、半絶縁性ＧａＡｓ基板
４１（以下、「ＧａＡｓ基板４１」または「基板４１」
と略称することもある。）上に、バッファ層４３を具え
る。このバッファ層４３は、この実施例の場合、基板４
１側から順に積層した膜厚２００ｎｍの第１のノンドー
プＧａＡｓ層４５ａ、該ＧａＡｓ層４５ａと格子整合す
るｐ型の半導体層であって該半導体層に伝導を生じない
程度の厚さ及び濃度のｐ型の半導体層４５ｂ及び膜厚１
００ｎｍの第２のノンドープＧａＡｓ層４５ｃから成る
ＧａＡｓバッファ層４５と、このＧａＡｓバッファ層４
５上に積層した膜厚１００ｎｍのノンドープＡｌＧａＡ
ｓ層バッファ層４７とで構成してある。上記ｐ型半導体
層４５ｂは、この実施例の場合、膜厚が５ｎｍでｐ型不
純物のドーピング量が４＊１０¹⁷／ｃｍ³のｐ型ＧａＡ
ｓ層で構成してある。

【００２３】さらにこの半導体装置はノンドープＡｌＧ
ａＡｓバッファ層４７上に、ｎ型ＡｌＧａＡｓキャリア
供給層４９、アンドープＡｌＧａＡｓスペーサ層５１、
アンドープＧａＡｓチャネル層５３、ｎ型ＧａＡｓキャ
ップ層５５及びｎ⁺型ＧａＡｓオーミック層５７をこの
順に具え、さらにオーミック層５７表面からキャップ層
５５に至るまで形成されたリセス５９内にゲート電極６
１を、オーミック層５７の、ゲート電極６１両側部分上
にソース・ドレイン電極６３を具えて成っている。

【００２４】ｎ型ＡｌＧａＡｓキャリア供給層４９、ア
ンドープＡｌＧａＡｓスペーサ層５１、アンドープＧａ
Ａｓチャネル層５３、ｎ型ＧａＡｓキャップ層５５及び
ｎ⁺型ＧａＡｓオーミック層５７各々の膜厚及び不純物
濃度は文献１，２の場合と同じにしてある。

【００２５】このような構成の実施例の半導体装置のＧ
ａＡｓバッファ層４５内のｐ型ＧａＡｓ層４５ｂでは、
ホールは発生しない。このため、このｐ型ＧａＡｓ層４
５ｂ内にはｐ型不純物の負電荷のみが存在する。そし
て、このｐ型ＧａＡｓ層４５ｂの伝導帯エネルギー下端
の位置がこの負電荷により決まる。特に、ｐ型ＧａＡｓ
層４５ｂの膜厚、不純物濃度およびＧａＡｓバッファ層
４５内での位置が上述のような設定の場合、このｐ型Ｇ
ａＡｓ層４５ｂの伝導帯エネルギーの下端の位置はＧａ
Ａｓ基板４１のそれと同じになる。ｐ型ＧａＡｓ層４５
ｂの伝導帯エネルギーの下端の位置がＧａＡｓ基板４１
のそれと同じ場合、ＧａＡｓバッファ層４５の第１のノ
ンドープＧａＡｓ層４５ａの厚さを変化させてもｐ型Ｇ
ａＡｓ層４５ｂより上側の半導体装置部分のエネルギー
バンド構造は変わらなくなる。このため、バッファ層よ
り上のエネルギバンド構造を変化させることなく第１の
ノンドープＧａＡｓ４５ａの膜厚を従来より厚く出来
る。図２はこの様子を伝導帯側のみについて示したもの
である。図２において、Ｅ_Fはフェルミレベルであり、
４１〜５５の番号は図１中の各半導体層の番号に対応す
るものである。

【００２６】なお、ｐ型ＧａＡｓ層４５ｂは上述の厚さ
及び濃度のものに限られない。しかし、この層４５ｂは
この層で伝導を生じる程度に厚いもの或は不純物濃度の
ものとすると、この層の価電子帯エネルギーの上端Ｅ_V
がフェルミレベルＥ_Fより高くなりこの層内にホールが
発生しこれが原因で半導体装置の特性劣化を引き起す。
一方、あまり薄いとこの層の作用が得られずこの層が存
在しないと同様になり、半導体装置のエネルギーバンド
図は図４（Ｂ）のようになりＧａＡｓバッファ層４５と
ＡｌＧａＡｓバッファ層４７との界面に電子が誘起され
やはり半導体装置の特性劣化を引き起す。このため、Ｇ
ａＡｓバッファ層４５内に設けるｐ型ＧａＡｓ層４５ｂ
の厚さ及び濃度は、これらの点を考慮して決定する。

【００２７】この実施例の半導体装置では従来の半導体
装置（図３のもの）に比べＧａＡｓバッファ層４５の膜
厚が第１のノンドープＧａＡｓ層４５ａを設けた分厚く
なるので、ＧａＡｓ基板とチャネル層２３との距離が従
来より広くなる。これは、隣接する素子に印加される電
圧の影響でＧａＡｓ基板４１とＧａＡｓバッファ層４５
との界面をホール電荷が移動してもこの移動の影響がチ
ャネル層２３の２次元電子に影響する度合が従来より低
減出来ることを意味する。このため、サイドゲート耐圧
が従来より向上する。

【００２８】また、逆構造ＨＥＭＴにおいて低周波帯で
の利得の周波数による変動（低周波利得変動）が生じる
原因の一つは基板の深い準位のチャネルへの影響であ
る。したがって、この発明のようにチャネルと基板との
距離を離せる構成であると、基板の深い準位のチャネル
への影響が小さくなるので、低周波利得変動も従来より
少く出来る。

【００２９】上述においては、この発明の半導体装置の
実施例について説明したがこの発明は上述の実施例に限
られるものではなく以下に説明するような種々の変更を
加えることが出来る。

【００３０】上述の実施例ではＧａＡｓバッファ層４５
中に含ませるｐ型半導体層をｐ型ＧａＡｓ層としていた
がこの層はＧａＡｓと格子整合するものであれば他の材
料で構成したものでも良い。

【００３１】また、上述の実施例ではＧａＡｓバッファ
層４５中に含ませるｐ型半導体層は１層としていたが、
設計によっては２層以上であっても良い。さらに、Ｇａ
Ａｓバッファ層４５全体の導電型を不純物濃度が薄いｐ
型としても良い。

【００３２】また、上述の実施例ではバッファ層を第１
のノンドープＧａＡｓ層４５ａ、ｐ型ＧａＡｓ層４５
ｂ、第２のノンドープＧａＡｓ層４５ｃ及びノンドープ
ＡｌＧａＡｓ層４７で構成していたが、設計によっては
これらの層以外の層をバッファ層中に含めても良い。ま
た、上述の実施例ではスペーサ層２１を設けていたが、
これを設けなくとも勿論良い。

【００３３】また、チャネル層、キャップ層、オーミッ
ク層の各構成材料はこれに限られず他のものでも良い。
例えばＩｎＧａＡｓで構成しても良い。

【００３４】さらに、上述の実施例で説明した各層の膜
厚及び不純物濃度はこの発明の範囲内の一例にすぎな
い。従って、これらは設計に応じ変更出来ることは明ら
かである。

【００３５】

【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体装置によれば、ＧａＡｓバッファ層内に
ｐ型の半導体層であってこの半導体層に伝導を生じない
程度の厚さ及び濃度のｐ型の半導体層を設けたので、こ
のｐ型半導体層より下側のバッファ層部分の膜厚を変化
させてもこのｐ型半導体層より上側の半導体装置部分の
エネルギーバンド図は大きく変化しない。したがって、
ＡｌＧａＡｓバッファ層の膜厚を最大でも１００ｎｍ程
度としたままでｐ型半導体層より下側のバッファ層部分
の膜厚を厚くしてＧａＡｓ基板と２次元電子ガスとの距
離を広げることが出来る。このため、ＧａＡｓ基板とＧ
ａＡｓバッファ層との界面でのホール電荷の移動が２次
元電子ガスに影響する程度を従来より低減出来るので、
サイドゲート耐圧向上が図れる。

【００３６】また、この発明のようにチャネルと基板と
の距離を離せる構成であると、基板の深い準位のチャネ
ルへの影響が従来より小さくなるので、低周波帯での利
得の周波数による変動も従来より少く出来る。

【図面の簡単な説明】

【図１】実施例の半導体装置の説明に供する断面図であ
る。

【図２】実施例の半導体装置のエネルギーバンド図であ
る。

【図３】従来の半導体装置の説明に供する断面図であ
る。

【図４】（Ａ）〜（Ｃ）は、従来技術及びその問題点の
説明に供する図である。

【符号の説明】

４１：ＧａＡｓ基板 ４３：バッファ層 ４５：ＧａＡｓバッファ層 ４５ａ：第１のノンドープＧａＡｓ層 ４５ｂ：ＧａＡｓと格子整合するｐ型半導体層であって
該半導体層に伝導を生じない程度の厚さ及び不純物濃度
のｐ型の半導体層 ４５ｃ：第２のノンドープＧａＡｓ層 ４７：ＡｌＧａＡｓバッファ層 ４９：ＡｌＧａＡｓキャリア供給層 ５１：スペーサ層 ５３：チャネル層 ５５：キャップ層 ５７：オーミック層 ５９：リセス ６１：ゲート電極 ６３：ソース・ドレイン電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＧａＡｓ基板上に、該基板側からＧａＡ
   ｓ層及びＡｌＧａＡｓ層をこの順に有するバッファ層を
   具え、該バッファ層上にｎ型ＡｌＧａＡｓキャリア供給
   層を具え、該キャリア供給層上側に該キャリア供給層と
   格子整合する半導体層から成り該キャリア供給層より誘
   起された電子をチャネルとするチャネル層を具え、該チ
   ャネル層の上側にゲート電極、該ゲート電極の両側にソ
   ース・ドレイン電極を具えて成る半導体装置において、 バッファ層のＧａＡｓ層内に該ＧａＡｓ層と格子整合す
   るｐ型の半導体層であって該半導体層に伝導を生じない
   程度の厚さ及び不純物濃度のｐ型の半導体層を少なくと
   も一層有したことを特徴とする半導体装置。
2. 【請求項２】 請求項１に記載の半導体装置において、 前記ｐ型半導体層を少なくとも一層有した前記ＧａＡｓ
   層の厚さを最小でも０．３μｍとしてあることを特徴と
   する半導体装置。