JPH0656553B2 - 楽音信号発生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、楽音波形サンプル値を補間演算により密に
発生するようにした楽音信号発生装置に関し、特に、補
間演算用の乗算回路の構成を簡略化したことに関する。

〔従来の技術〕

一般に、電子楽器では、楽音の音量エンベロープを設定
・制御するためのエンベロープ波形を発生するエンベロ
ープ波形発生回路が設けられている。通常、このエンベ
ロープ波形データはエンベロープ波形の瞬時レベルを示
すエンベロープ係数として与えられ、このエンベロープ
係数を楽音波形サンプル値データに乗算することにより
楽音信号に対して音量エンベロープが付与される。

一方、楽音波形サンプル値を補間演算により密に発生す
場合は、所定の補間関数に従って補間係数を発生し、こ
の補間係数を楽音波形サンプル値データに乗算すること
により補間合成を行う。

従来においては、エンベロープ係数乗算用の乗算回路と
補間係数乗算用の乗算回路とが夫々独立に設けられてい
た（例えば、特開昭５８−１３０３８８号公報参照）。

〔発明が解決しようとする問題点〕

そのため、乗算回路が多く設けられることになり、回路
構成が複雑かつ大型化するという問題点があった。

この発明は上述の点に鑑みてなされたもので、エンベロ
ープ係数乗算用の乗算回路と補間係数乗算用の乗算回路
とを別々に設けなければならなかったという問題点を解
決し、構成の小型化を図った楽音信号発生装置を提供し
ようとするものである。

〔問題点を解決するための手段〕

この発明に係る楽音信号発生装置は、発生すべき楽音信
号の瞬時位相を指定する位相アドレスデータを、整数部
と少数部とからなるデータ構成によって発生する位相ア
ドレス発生手段と、前記位相アドレスデータの整数部に
応じて楽音波形サンプル値データを発生する楽音波形発
生手段と、前記位相アドレスデータの小数部に応じて楽
音波形サンプル値を補間するための補間係数を発生する
補間係数発生手段と、発生すべき楽音信号の振幅を制御
するためのエンベロープ係数を発生するエンベロープ発
生手段と、乗算手段と、前記補間係数とエンベロープ係
数の時分割的供給を制御し、前記乗算手段により、該補
間係数及びエンベロープ係数の一方と前記楽音波形発生
手段から発生された前記楽音波形サンプル値データとの
演算を行い、その後、その演算結果と残りの係数との演
算を行うようにする時分割制御手段とを具え、前記補間
係数及びエンベロープ係数による演算が施された楽音波
形サンプル値データを楽音信号として出力するようにし
たものである。

〔作用〕

乗算手段が、エンベロープ係数乗算用と補間係数乗算用
とで共通に設けられている。時分割制御手段により、前
記補間係数とエンベロープ係数の時分割的供給を制御
し、該乗算手段により、該補間係数及びエンベロープ係
数の一方と楽音波形発生手段から発生された楽音波形サ
ンプル値データとの演算を行い、その後、その演算結果
と残りの係数との演算を行うようにする。たとえば、楽
音信号発生装置から発生された楽音波形サンプル値デー
タと補間係数との乗算演算を先に行い、補間演算により
楽音波形サンプル値データを密に発生する。次に、補間
演算により密に発生した楽音波形サンプル値データとエ
ンベロープ係数との乗算を同じ乗算手段を用いて行い、
該楽音波形サンプル値データにエンベロープを付与す
る。あるいは、時分割演算の順序をその逆にしてもよ
い。

このように、共通の乗算手段を用いて楽音波形サンプル
値データに対するエンベロープ係数乗算と補間係数乗算
とを時分割的に行うようにしたため、乗算回路の数を縮
減することができ、回路構成の小型化を図ることができ
る。

〔実施例〕

以下、添付図面を参照してこの発明の一実施例を詳細に
説明しよう。

第１図において、押鍵検出回路１１は、鍵盤１０で押圧
された鍵を検出し、押圧鍵を示すキーコードＫＣと鍵押
圧中であることを示すキーオン信号ＫＯＮを出力する。
位相アドレス発生回路１２は、キーコードＫＣを入力
し、これに応じて押圧鍵の楽音周波数に対応して変化す
る位相アドレスデータを発生する。この位相アドレスデ
ータは、発生すべき楽音信号の瞬時位相を指示するもの
であり、整数部ＩＡＤと小数部ＦＡＤとからなる。位相
アドレスデータの整数部ＩＡＤは、楽音波形発生回路１
３に与えられる。この楽音波形発生回路１３には音色設
定回路１４から音色コードＴＣが与えられており、該回
路１３ではこの音色コードＴＣに対応する音色を持つ楽
音波形のサンプル点振幅データ（サンプル値データ）Ｗ
Ｄを上記位相アドレスデータの整数部ＩＡＤに応じて発
生する。

楽音波形発生装置１３から発生された楽音波形サンプル
値データＷＤは補間及びエンベロープ付与演算回路１５
に与えられ、補間演算及びエンベロープ付与演算が施さ
れる。補間及びエンベロープ付与演算回路１５は１個の
乗算手段１５ａを有し、この１個の乗算手段１５ａを時
分割使用することにより補間演算及びエンベロープ付与
演算を行う。その詳細については後述する。

補間及びエンベロープ付与演算回路１５から出力された
補間済み振幅エンベロープ付与済みの楽音波形サンプル
値データはディジタル／アナログ変換回路１６でアナロ
グ信号に変換された後、サウンドシステム１７に与えら
れる。

位相アドレスデータの小数部ＦＡＤは補間係数発生手段
１８に与えられる。この補間係数発生手段１８では位相
アドレスデータの小数部ＦＡＤに応じて楽音波形サンプ
ル値を補間するための補間係数ＩＰＡ，ＩＰＢを発生す
る。この例では、位相アドレスデータの整数部ＩＡＤの
変化に応じて順次確立される楽音波形サンプル点のうち
隣接する２サンプル点の楽音波形サンプル値間を内挿直
線補間によって補間するようにしているため、補間係数
ＩＰＡ，ＩＰＢを２系列で発生し、一方の補間係数ＩＰ
Ａとして位相アドレスデータの小数部ＦＡＤをそのまま
使用し、また、補間回路１９で位相アドレスデータの小
数部ＦＡＤの補数を求め、この補数回路１９の出力を他
方の補間係数ＩＰＢとするようにしている。すなわち、
直線補間においては、２つの補間係数ＩＰＡ，ＩＰＢが
整数「１」の補数の関係、つまり「１」＝ＩＰＡ＋ＩＰ
Ｂの関係にあるからである。なお、以下、小数部ＦＡＤ
は３ビットデータからなっているものとして説明する。

エンベロープ発生回路２０は、上記キーコードＫＣ、キ
ーオン信号ＫＯＮ、音色コードＴＣを入力し、キーコー
ドＫＣによって示された音高及び音色コードＴＣによっ
て示された音色に応じて決定される波形形状を持つエン
ベロープ波形を、押鍵操作を示すキーオン信号ＫＯＮに
応じて発生し、該エンベロープ波形の瞬時レベルを示す
エンベロープ係数を出力する。この例では、乗算演算を
簡略化するために、エンベロープ係数は、係数部ＭＡＴ
と指数部ＥＸＰとからなっている。

タイミング信号発生回路２１及びパラレル／シリアル変
換（Ｐ／Ｓ）セレクタ２２，２３は、補間係数ＩＰＡ，
ＩＰＢとエンベロープ係数の時分割的供給を制御するた
めのものである。また、この実施例では、補間及びエン
ベロープ付与演算回路１５における乗算演算をシリアル
演算方式によって行うようになっているため、時分割的
に供給する補間係数とエンベロープ係数を夫々シリアル
データ形式に変換する機能をも果たす。

タイミング信号発生回路２１は、第２図に示すようなタ
イミング信号１Ｙ１６〜１６Ｙ１６を出力する。各タイ
ミング信号１Ｙ１６〜１６Ｙ１６の１周期はシステムク
ロックパルスφの１６周期であり、各タイミング信号１
Ｙ１６〜１６Ｙ１６はシステムクロックパルスφの１周
期のパルス幅で該システムクロックパルスφの１周期づ
つ順にずれたタイミングで夫々発生する。なお、楽音波
形発生回路１から発生される楽音波形サンプル値データ
の１サンプル時間は、タイミング信号１Ｙ１６〜１６Ｙ
１６が１巡する１６タイムスロット幅に同期しているも
のとする。

Ｐ／Ｓセレクタ２２は、各３ビットの補間係数ＩＰＡ，
ＩＰＢをパラレル入力し、タイミング信号１Ｙ１６〜６
Ｙ１６に応じて、タイミング信号１Ｙ１６，２Ｙ１６，
３Ｙ１６のタイムスロットで、一方の補間係数ＩＰＡを
下位ビットから順に選択し、タイミング信号４Ｙ１６，
５Ｙ１６，６Ｙ１６のタイムスロットで、他方の補間係
数ＩＰＢを下位ビットから順に選択する（第２図参
照）。

Ｐ／Ｓセレクタ２３は、８ビットからなるエンベロープ
係数の係数部ＭＡＴのデータをパラレル入力し、タイミ
ング信号８Ｙ１６〜１５Ｙ１６に応じて、各タイミング
信号８Ｙ１６〜１５Ｙ１６のタイムスロット毎に該仮数
部ＭＡＴのデータを下位ビットから順に選択する（第２
図参照）。

こうして、時分割かつシリアル形式で選択された補間係
数ＩＰＡ，ＩＰＢ及びエンベロープ係数の仮数部ＭＡＴ
は、オア回路２４で多重化され、１本のシリアル係数ラ
イン２５を介して補間及びエンベロープ付与演算回路１
５に与えられる。また、タイミング信号７Ｙ１６もオア
回路２４を介してライン２５に与えられる。従って、シ
リアル係数ライン２５のデータ構成は第２図のようにな
る。一方、エンベロープ係数の指数部ＥＸＰのデータ
は、補間及びエンベロープ付与演算回路１５に直接与え
られる。

次に、第３図を参照して補間及びエンベロープ付与演算
回路１５の一例につき説明する。

楽音波形発生回路１３から発生された楽音波形サンプル
値データＷＤはセレクタ２６のＡ入力と遅延回路２７に
入力される。遅延回路２７は１サンプル時間の遅延を設
定するものであり、その出力ＷＤ’はセレクタ２６のＢ
入力及びＤ入力に与えられる。セレクタ２６の出力Ｙは
ゲート２８を介して加算器２９の一方入力に与えられ
る。ゲート２８は、上記シリアル係数ライン２５のデー
タが“１”のとき開放され、“０”のとき閉じられる。
これにより、シリアル係数ライン２５に与えられたデー
タの１ビットとセレクタ２６の出力Ｙから与えられる並
列複数ビットのデータとの積が求められる。つまり、シ
リアル乗算における部分積がこのゲート２８において求
められる。

ゲート２８から出力される部分積データは加算器２９で
ゲート３５から与えられるデータと加算され、レジスタ
３１に与えられる。レジスタ３１はシステムクロックパ
ルスφによって１タイムスロット毎に取り込み動作を行
うもので、その出力はラッチ回路３２に与えられると共
に、シフト回路３３に与えられる。ラッチ回路３２は、
タイミング信号４Ｙ１６，８Ｙ１６，１６Ｙ１６のタイ
ミングでラッチ動作を行う。シフト回路３３は、タイミ
ング信号７Ｙ１６以外のときは、シリアル乗算の部分積
又は部分和の桁を下げて他の部分積と加算するようにす
るために、入力データを１ビット下位にシフトし、シリ
アル乗算とは無関係なタイミング信号７Ｙ１６のときは
シフトを行わない。ラッチ回路３２の出力はセレクタ２
６のＣ入力に与えられると共に、ラッチ回路３４に入力
される。シフト回路３３の出力はゲート３５を介して加
算器２９の他の入力に与えられる。ゲート３５は、タイ
ミング信号１Ｙ１６，４Ｙ１６，８Ｙ１６のタイミング
で閉じ、それ以外のタインミングで開く。ラッチ回路３
４はタイミング信号１Ｙ１６のタイミングでラッチ動作
を行う。ラッチ回路３４の出力はシフト回路３６に入力
される。シフト回路３６はエンベロープ係数の指数部Ｅ
ＸＰのデータに応じたビット数だけ上位若しくは下位に
データシフトを行う。

位相アドレスデータの小数部ＡＦＤのデータがオア回路
３７に入力され、その出力がセレクタ２６の制御入力に
加わる。小数部ＦＡＤが全ビット“０”のときオア回路
３７の出力は“０”、それ以外のとき“１”である。

セレクタ２６は、タイミング信号１Ｙ１６〜１６Ｙ１６
とオア回路３７の出力に応じて、下記のように、Ａ〜Ｄ
入力の何れかを選択し、出力Ｙに導く。

以上の構成により、最初の３タイムスロットの間（タイ
ミング信号１Ｙ１６〜３Ｙ１６の発生タイミング）で、
シリアル係数ライン２５に一方の補間係数ＩＰＡの３ビ
ットがシリアル供給されるとき、この補間係数ＩＰＡと
現在のサンプル点の楽音波形サンプル値データＷＤとが
シリアル乗算され、その乗算結果がタイミング信号４Ｙ
１６の時にラッチ回路３２にラッチされる。

次の３タイムスロットの間（タイミング信号４Ｙ１６〜
６Ｙ１６の発生タイミング）で、シリアル係数ライン２
５に他方の補間係数ＩＰＢの３ビットがシリアル供給さ
れるとき、この補間係数ＩＰＢと１つ前のサンプル点の
楽音波形サンプル値データＷＤ’とがシリアル乗算され
る。その乗算結果がタイミング信号７Ｙ１６の時にシフ
ト回路３３を経由して（シフトされずに）、更にゲート
３５を経由し、加算器２９の他の入力に与えられる。こ
のとき、ラッチ回路３２にラッチされている補間係数Ｉ
ＰＡに関する乗算結果が、セレクタ２６のＣ入力を介し
て出力Ｙから選択出力され、シリアル係数ライン２５の
タイミング信号７Ｙ１６の“１”により開かれたゲート
２８を介して加算器２９の一方の入力に与えられる。従
って、補間係数ＩＰＡに関する乗算結果と補間係数ＩＰ
Ｂに関する乗算結果とが加算器２９で加算合成され、補
間演算が完成する。この補間演算出力は、タイミング信
号８Ｙ１６のときにラッチ回路３２にラッチされる。

タイミング信号８Ｙ１６〜１５Ｙ１６の発生タイミング
では、補間演算済みの楽音波形サンプル値データに対し
てエンベロープ係数の乗算が行われる。すなわち、ラッ
チ回路３２にラッチされた補間演算済みの楽音波形サン
プル値データがセレクタ２６のＣ入力を介して出力Ｙか
ら選択出力され、シリアル係数ライン２５にシリアル供
給される８ビットのエンベロープ係数の仮数部ＭＡＴの
データとシリアル乗算される。その乗算結果がタイミン
グ信号１６Ｙ１６の時にラッチ回路３２にラッチされ、
次のタイミング信号１Ｙ１６の時にラッチ回路３４にラ
ッチされ、１サンプル時間の間保持される。このラッチ
回路３４の出力、つまり、補間演算済み且つエンベロー
プ係数の仮数部ＭＡＴが乗算済みの楽音波形サンプル値
データ、がシフト回路３６に与えられ、エンベロープ係
数の指数部ＥＸＰのデータに応じたビット数だけ上位若
しくは下位にデータシフトが行われ、これによりエンベ
ロープ係数の乗算が完了する。

なお、小数部ＦＡＤが全ビット“０”のときは、タイミ
ング信号８Ｙ１６〜１５Ｙ１６の発生タイミングでは、
１つ前のサンプル点の楽音波形サンプル値データＷＤ’
がセレクタ２６のＤ入力を介して出力Ｙから選択出力さ
れ、これとエンベロープ係数の仮数部ＭＡＴのデータと
がシリアル乗算される。

なお、上記実施例ではエンベロープ係数と補間係数が夫
々シリアル伝送され、シリアル乗算によって乗算を行っ
ているが、これはパラレルであってもよい。

また、補間演算は内挿直線補間による例を示したが、こ
れに限らず、任意の補間関数を用いて内挿補間する方式
や、外挿補間による方式など、どのような補間方式を用
いてもよい。

また、補間対象とする楽音波形サンプル値データは、隣
接する２サンプル点のデータに限らず、それ以上離れた
サンプル点のデータ、あるいは３サンプル点以上のデー
タ、であってもよい。

また、エンベロープ係数を仮数部ＭＡＴと指数部ＥＸＰ
に分けることなく、通常のリニア表現データで与えても
よい。

また、時分割乗算の順序はエンベロープ係数を先にして
もよい。

更に、単音発生の場合に限らず、複音発生の場合におい
てもこの発明を適用することができるのは勿論である。

また、音階音に限らず、リズム音等の発生にあたっても
この発明を適用することができる。

〔発明の効果〕

以上の通り、この発明によれば、共通の乗算手段を用い
て楽音波形サンプル値データに対するエンベロープ係数
乗算と補間係数乗算とを時分割的に行うようにしたた
め、乗算回路の数を縮減することができ、回路構成の小
型化を図ることができる、という優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明に係る楽音信号発生装置を適用した電
子楽器の一実施例の全体構成を示すブロック図、 第２図は時分割化タイミングとシリアル演算タイミング
の一例を示すタイミングチャート、 第３図は第１図における補間及びエンベロープ付与演算
回路の一例を示すブロック図、である。 １２……位相アドレス発生回路、１３……楽音波形発生
回路、１５……補間及びエンベロープ付与演算回路、１
５ａ……乗算手段、１８……補間係数発生手段、２０…
…エンベロープ発生回路、２１……タイミング信号発生
回路、２２，２３……パラレル／シリアル変換（Ｐ／
Ｓ）セレクタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】発生すべき楽音信号の瞬時位相を指定する
   位相アドレスデータを、整数部と少数部とからなるデー
   タ構成によって発生する位相アドレス発生手段と、 前記位相アドレスデータの整数部に応じて楽音波形サン
   プル値データを発生する楽音波形発生手段と、 前記位相アドレスデータの小数部に応じて楽音波形サン
   プル値を補間するための補間係数を発生する補間係数発
   生手段と、 発生すべき楽音信号の振幅を制御するためのエンベロー
   プ係数を発生するエンベロープ発生手段と、 乗算手段と、 前記補間係数とエンベロープ係数の時分割的供給を制御
   し、前記乗算手段により、該補間係数及びエンベロープ
   係数の一方と前記楽音波形発生手段から発生された前記
   楽音波形サンプル値データとの演算を行い、その後、そ
   の演算結果と残りの係数との演算を行うようにする時分
   割制御手段と を具え、前記補間係数及びエンベロープ係数による演算
   が施された楽音波形サンプル値データを楽音信号として
   出力する楽音信号発生装置。