JPH0653756A - カレントミラー回路 - Google Patents

カレントミラー回路

Info

Publication number
JPH0653756A
JPH0653756A JP4201660A JP20166092A JPH0653756A JP H0653756 A JPH0653756 A JP H0653756A JP 4201660 A JP4201660 A JP 4201660A JP 20166092 A JP20166092 A JP 20166092A JP H0653756 A JPH0653756 A JP H0653756A
Authority
JP
Japan
Prior art keywords
current
voltage
input
transistor
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4201660A
Other languages
English (en)
Other versions
JP2751747B2 (ja
Inventor
Koichi Nishimura
浩一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4201660A priority Critical patent/JP2751747B2/ja
Publication of JPH0653756A publication Critical patent/JPH0653756A/ja
Application granted granted Critical
Publication of JP2751747B2 publication Critical patent/JP2751747B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】 (修正有) 【目的】カレントミラー回路において、ある一定以上
(又は、以下)の入力電流に対して出力電流を制限す
る。そして、この制限された出力電流が入力電流によら
ず一定でかつ温度特性の優れた回路構成とすること。 【構成】入力電流を抵抗13で検出し、それを電圧に変
換する。そしてその電圧と定電圧を各々、二つの正転入
力を持った電圧弁別回路付き増幅器A1に入力する。こ
の増幅器A1とトランジスタQ1と抵抗12とで構成さ
れる電圧→電流変換器で再度電流に変換される。ここ
で、この増幅器A1は二つの正転入力端子に入力される
電圧の内、どちらかが有効となる増幅器である。以上述
べてきたような動作により、出力電流制限機能を持った
カレントミラー回路が構成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はカレントミラー回路に関
し、特にある一定以上、(又は以下)の入力電流に対し
て、出力電流が一定電流に制限されるようにした出力電
流制限型カレントミラー回路に関する。
【0002】
【従来の技術】図6は、従来の出力電流制限機能をもっ
たカレントミラー回路の回路図である。図6を参照する
と、一端が電流入力端子1に接続された電流検出用の抵
抗60(抵抗値R3)と、入力端子が抵抗60の他端に
接続され、共通端子が接地電位に接続されたカレントミ
ラー回路CM2と、エミッタが電流入力端子4と抵抗6
0の一端とに共通接続され、ベースがカレントミラー回
路CM2の入力端子1と抵抗60の他端とに共通接続さ
れ、コレクタが接地電位に接続されたPNPトランジス
タQ5とから構成されている。そして、前記カレントミ
ラー回路CM2の出力端子が出力電流制限型カレントミ
ラー回路の出力端子2となる。
【0003】ここで、トランジスタQ5がオンし始める
エミッタ−ベース間電圧をVBE(Q5ON)とし、電
流入力端子1に入力される電流をIinとすると、VB
E(Q5ON)>Iin×R3の時は、トランジスタQ
5はオフ状態であり、カレントミラー動作に影郷を及ぼ
さない。従って、カレントミラー回路の出力電流をIC
Moutとすると、次式(1)となる。
【0004】 ICMout=Iin …(1) 即ち通常のカレントミラー動作をする。
【0005】次に、VBE(Q5ON)<Iin×R3
の時はトランジスタQ5はオンし、入力電流Iinの一
部はトランジスタQ5のコレクタ電流IC(Q5)とな
り、接地電位GNDにバイパスされる。その結果カレン
トミラー回路CM2の入力端子に流れる電流ICMin
がクランプされ、 ICMin=VBE(Q5ON)/R3 …(2) となる。そして入力電流Iinの内、接地電位GNDに
バイパスされるトランジスタQ5のコレクタ電流IC
(Q5)は IC(Q5)=Iin−ICMin …(3) となる。ここで、VBE(Q5ON)は0.6V〜0.
7V程度でほぼ一定となるから、カレントミラー回路C
M2の電流ICMinは制限されたほぼ一定値となる。
従って、カレントミラー回路CM2の出力電流ICMo
utも結果としてほぼ一定値となる。従って、入力電流
Iinとの関係式は ICMout=ICMin<Iin …(4) となる。この時の入力電流Iinとカレントミラー回路
CM2の出力電流ICMoutとの関係をグラフで示す
と、図7となる。図7のように、ある一定以上の入力電
流(Iin)に対しては出力電流(ICMout)が制
限され、以降ほぼ一定値となる特性となる。
【0006】ここで、出力電流制限時に出力電流が完全
に一定値にならず、入力電流に若干依存しているのは、
トランジスタQ5のベース−エミッタ間電圧VBE(Q
5ON)が入力電流Iinに依存しているからである。
すなわち、このVBE(Q5ON)は、次式(5)とな
る。
【0007】 VBE(Q5ON)=VTin{(Iin−ICMin)/IS(Q5)} …(5) ここで、IS(Q5)はトランジスタQ5の逆方向飽和
電流,VTは熱電圧(≒26mV at=25℃)。し
かし前記(5)式からわかるようにLog圧縮され、そ
の影響は比較的小さい。
【0008】
【発明が解決しようとする課題】この従来の出力電流制
限型カレントミラー回路では、出力電流制限値がトラン
ジスタQ5のエミッタ−ベース間電圧が決まる構成であ
る。従って、このベース−エミッタ間電圧は約−2mV
/℃の温度特性を持つため、出力電流制限値もこれに比
例しな温度特性を持ってしまい、結果として温度特性が
悪いという問題点があった。
【0009】又、出力電流制限時、入力電流Iinの大
きさによってトランジスタQ5のベース−エミッタ間電
圧が若干変わり、ひいては出力電流制限値も完全に一定
とはならないという問題点もあった。
【0010】本発明の目的は、前記問題点を解決し、温
度特性が良好で、出力電流制限値が一定となるようにし
たカレントミラー回路を提供することにある。
【0011】
【課題を解決するための手段】本発明のカレントミラー
回路の一構成は、一端が電流入力端子に接続され、他端
が定電位に接続された第1の抵抗と、コレクタが電流出
力端子に接続されたトランジスタと、一端が前記トラン
ジスタのエミッタに接続され、他端が前記定電位に接続
された第2の抵抗と、出力が前記トランジスタのベース
に接続され、かつ反転入力端子が前記トランジスタのエ
ミッタに接続され、かつ第1の正転入力端子が前記第1
の抵抗の一端に接続され、かつ第2の正転入力端子が定
電圧源に接続された電圧弁別増幅器とを具えていること
を特徴とする。
【0012】
【実施例】図1は本発明の一実施例に係わる出力電流制
限型カレントミラー回路を示す回路図である。
【0013】図1を参照すると、本実施例は、電流入力
端子10に接続された定電流源Iinと、一端が電流入
力端子10に接続され、他端が接地電位に接続された入
力電流検出用の抵抗13(抵抗値R1)と、コレクタが
電流出力端子11に接続されたNPNトランジスタQ1
と、一端がトランジスタQ1のエミッタに接続され、他
端が接地電位に接続された抵抗12(抵抗値R2)と出
力がトランジスタQ1のベースに接続され、反転入力端
子がトランジスタQ1のエミッタに接続され、第1の正
転入力端子16が抵抗13の一端に接続され、第2の正
転入力端子15が定電圧源VREFに接続された電圧弁
別回路付き増幅器A1とを含み、構成されている。
【0014】ここで、電圧弁別回路付き増幅器A1の2
つの正転入力端子16,15は、ここに入力される電圧
の内、低い入力電圧の方の入力が有効となる回路であ
る。
【0015】従って、第1の正転入力In1(+)の電
圧が第2の正転入力In2(+)の電圧よりも低い時、
すなわちIin×R1<VREFの時は、第2の正転入
力In2(+)が無効となり、第1の正転入力In1
(+)と反転入力In(−)とで差動増幅器が構成され
る。そして、反転入力In(−)の電圧は第1の正転入
力In1(+)の電圧とイマジナリショートで同電位と
なる。従って、抵抗12の電位VR2は、次の(6)式
となる。
【0016】 VR2=Iin×R1 …(6) ゆえに、抵抗12に流れる電流IR2は、次の(7)式
となる。
【0017】 IR2=R1×Iin/R2 …(7) ここで、反転入力In(−)に流れるバイアス電流が十
分小さく、又トランジスタQ1のエミッタ接地電流増幅
率βが十分大きくて、これらによる影響が無視できると
すると、トランジスタQ1のコレクタ電流すなわちカレ
ントミラー回路の出力電流Ioutは抵抗12に流れる
電流と等しくなる。従って、出力電流Ioutは、次の
(8)式となる。
【0018】 Iout=R1×Iin/R2 …(8) この(8)式において、R1=R2の時はIout=I
inとなり、電流比1:1のカレントミラー回路とな
る。又、R1とR2の抵抗比を選ぶことによって、この
カレントミラー回路の電流比を自由に変えることができ
る。
【0019】次に第1の正転入力電圧In1(+)が第
2の正転入力電圧In2(+)よりも高い時、すなわち
Iin×R1>VREFの場合を考える。この時は、第
1の正転入力In1(+)が無効となり、第2の正転入
力In2(+)と反転入力In(−)とで差動増幅器が
構成される。そして反転入力In(−)の電圧は第2の
正転入力電圧In2(+)とイマジナリショートで同電
位となる。従って抵抗12の電位VR2は、次の(9)
式となる。
【0020】 VR2=VREF …(9) 入力電流Iinに影響せず一定となる。従って、抵抗1
2に流れる電流IR2も一定になり、ひいては出力電流
Ioutも一定となる、そして、この時の出力電流Io
utは、次の(10)式となる。
【0021】 Iout=VREF/R2 …(10) この(10)式からわかるように、カレントミラー回路
の出力電流制限値は、抵抗値12が固定だと、基準電圧
源VREFによって決まる。前述したことをカレントミ
ラー回路の入力電流Iinと出力電流Ioutとの関係
についてグラフで示すと、図3のように、ある一定以上
の入力電流に対しては出力が制限され、以降完全に一定
値となる特性になる。
【0022】次に、図1の電圧弁別回路付の増幅器A1
の回路構成の一例を、図2に示す。図2を参照すると、
この電圧弁別回路付の増幅器A1は、エミッタとコレク
タが各々相互接続されたPNPトランジスタQ3,Q4
と、エミッタがトランジスタQ3,Q4のエミッタに共
通接続され、トランジスタQ3,Q4と差動増幅器を構
成するPNPトランジスタQ2と、トランジスタQ3,
Q4とトランジスタQ2とからなる差動段の能動負荷と
して働くカレントミラー回路CM1と、この能動負荷に
よりシングル・エンドに変換された信号を電流増幅及び
レベルシフトする増幅器A2と、共通接続されたトラン
ジスタQ2,Q3,Q4のエミッタと正電源VCCとの
間に接続されて前記差動段のバイアス用としての定電流
源Ioとを含み、構成されている。
【0023】そして、共通接続されたPNPトランジス
タQ3,Q4のコレクタは、カレントミラー回路CM1
の入力端子に接続され、PNPトランジスタQ2のコレ
クタは、カレントミラー回路CM1の出力端子と前記増
幅器A2の入力に接続される。又、カレントミラー回路
CM1の共通端子は、GND電位に接続される。ここ
で、トランジスタQ2のベースは反転入力In(−)と
して構成され、トランジスタQ4,Q3の各々のベース
は、各々第1及び第2の正転入力In1(+),In2
(+)として構成される。又、前記増幅器A2の出力が
この電圧弁別回路付き増幅器の出力端子OUTとなる。
【0024】ここで、PNPトランジスタQ3及びQ4
のエミッタは共通接続されているので、各々のベースに
入力される二つの入力電圧の内、低い電圧の方のPNP
トランジスタが能動状態となり、他方のPNPトランジ
スタは遮断状態となる。そして、その能動状態となった
方のPNPトランジスタのPNPトランジスタQ2とで
差動増幅器を構成する。
【0025】この動作により、第1と第2の正転入力に
入力される二つの入力電圧の内、低い入力電圧の方が有
効となる電圧弁別器付き増幅器としての機能が実現でき
る。
【0026】図5は、前記電圧弁別回路付き増幅器A1
として、2つの正転入力端子に対し高い入力電圧の方が
有効となる回路を使用した場合の入力電流Iinと出力
電流Ioutの関係を示す特性図である。
【0027】これは、第1の正転入力In1(+)の電
圧が第2の正転入力In2(+)の電圧よりも低い時、
すなわちIin×R1<VREFの時は第1の正転入力
が無効となり、第2の正転入力が無効となり、第2の正
転入力In2(+)に接続されている定電圧VREFが
有効となる。従って、入力電流Iinが小さいこの領域
では前述の(10)式のようなVREFで決まる一定電
流となる。
【0028】次に、第1の正転入力In1(+)の電圧
が第2の正転入力In2(+)の電圧よりも高い時、す
なわちIin×R1>VREFの時は第2の正転入力が
無効となり、第1の正転入力In1(+)に接続されて
いるR1にたつ電圧が有効となる。従って、この領域で
は前述の(8)式で示したような通常のカレントミラー
動作をし、入力電流に比例した出力電流が得られる。
【0029】この応用例は、入力電流Iinがある一定
値より下がった場合に、出力電流Ioutが一定値より
下がらないようにする場合に有効である。
【0030】図4は、この場合に使用する電圧弁別回路
付き増幅器A1の回路構成の一例を示す回路図である。
図4を参照すると、図2におけるPNPトランジスタを
NPNトランジスタに、又カレントミラー回路CM1と
バイアス用定電流源Ioの極性を逆に変更したものであ
る。その他の構成は、図2と同様なので同一符号を付与
し、その説明を省略する。ここで、NPNトランジスタ
Q3及びQ4のエミッタは共通接続されているので、各
々のベースに入力される二つの入力電圧の内、高い電圧
の方のNPNトランジスタが能動状態となり、他方のN
PNトランジスタは遮断状態となる。そして、その能動
状態となった方のNPNトランジスタとNPNトランジ
スタQ2とで差動増幅器を構成する。この動作により、
第1と第2の正転入力に入力される二つの入力電圧の
内、高い入力電圧の方が有効となる電圧弁別器付き増幅
器としての機能が実現できる。
【0031】前述した図1の回路において、NPNトラ
ンジスタQ1のエミッタ接地電流増幅率βによる出力電
流の誤差を考えると、次の(11),(12)式とな
る。
【0032】 Iout=β/(1+β)・R1/R2・In (Iin×R1<VREF) …(11) Iout=β/(1+β)・VREF/R2 (Iin×R1>VREF) …(12) このβによる誤差が問題になる場合はNPNトランジス
タQ1をNチャンネル電界効果トランジスタにすれば良
い。この場合はトランジスタQ1のベースをゲートに、
コレクタをドレインに、エミッタをソースに置き換えて
接続しなおすだけでよい(図示せず)。電界効果トラン
ジスタはソース電流とドレイン電流が等しく、バイポー
ラトランジスタのようなβによる誤差がないので、前記
(11),(12)式の右辺の第1項(β/(1+
β))が1になる。
【0033】更に、NPNトランジスタQ1をダーリン
トン接続することによっても上述のβによる誤差を小さ
くすることができる(図示せず)。
【0034】又、入力電流と出力電流の向きを逆にした
い場合はNPNトランジスタQ1をPNPトランジスタ
に変更し、更にGND電位を正電源VCCに変更するだ
けで同様に構成することができる。
【0035】尚、図1の実施例のトランジスタQ1が電
界効果トランジスタで構成され、エミッタがソース又は
ドレインに対応し、ベースがゲートに対応し、コレクタ
がドレイン又はソースに対応するように接続されてもよ
い。
【0036】
【発明の効果】以上説明したように、本発明は、カレン
トミラー回路の出力制限定電流を基準定電圧で制御でき
るようにしたので、この基準定電圧さえ安定なものにす
れば、出力制限電流も安定なものが得られるという効果
を有し、また出力制限電流モード時は入力電流と完全に
分離できる構成としたので、従来例のように入力電流の
影響は全く受けず、完全な定電流が得られるという効果
も有し、更に特に電圧弁別回路の特性をかえることによ
り、出力制限電流モードを高電流領域にするか低電流領
域にするかの二つの場合に適応出来るという効果もあ
る。
【図面の簡単な説明】
【図1】本発明の一実施例のカレントミラー回路を示す
回路図である。
【図2】図1に示した電圧弁別器付き増幅器の一例を示
す回路図である。
【図3】図1に示した実施例における入出力電流関係を
示す特性図である。
【図4】図1に示した電圧弁別器付き増幅器の他例を示
す回路図である。
【図5】図1の増幅器において図4の回路を使用した場
合の入出力電流関係を示す特性図である。
【図6】従来のカレントミラー回路を示す回路図であ
る。
【図7】従来例における入出力電流関係を示す特性図で
ある。
【符号の説明】
Q1,〜Q5 トランジスタ R1,R2,R3 抵抗 VREF 定電圧源 Iin,Io 定電流源 A1 電圧弁別器付き増幅器 A2 増幅器 CM1,CM2 カレントミラー回路 VCC 正電源端子

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 一端が電流入力端子に接続され、他端が
    定電位に接続された第1の抵抗と、コレクタが電流出力
    端子に接続されたトランジスタと、一端が前記トランジ
    スタのエミッタに接続され、他端が前記定電位に接続さ
    れた第2の抵抗と、出力が前記トランジスタのベースに
    接続され、かつ反転入力端子が前記トランジスタのエミ
    ッタに接続され、かつ第1の正転入力端子が前記第1の
    抵抗の一端に接続され、かつ第2の正転入力端子が定電
    圧源に接続された電圧弁別回路付き増幅器とを具備した
    ことを特徴としたカレントミラー回路。
  2. 【請求項2】 前記トランジスタが電界効果トランジス
    タで構成され、前記エミッタがソース又はドレインに対
    応し、前記ベースがゲートに対応し、前記コレクタがド
    レイン又はソースに対応するように接続されたことを特
    徴とする請求項1に記載のカレントミラー回路。
  3. 【請求項3】 前記電圧弁別回路付き増幅器は、第1の
    正転入力端子と第2の正転入力端子に入力される入力電
    圧の内、低い入力電圧の方が有効となるようにしたこと
    を特徴とする請求項1に記載のカレントミラー回路。
  4. 【請求項4】 前記電圧弁別回路付き増幅器は、第1の
    正転入力端子と第2の正転入力端子に入力される入力電
    圧の内、高い入力電圧の方が有効となるようにしたこと
    を特徴とした請求項1に記載のカレントミラー回路。
JP4201660A 1992-07-29 1992-07-29 カレントミラー回路 Expired - Lifetime JP2751747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4201660A JP2751747B2 (ja) 1992-07-29 1992-07-29 カレントミラー回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4201660A JP2751747B2 (ja) 1992-07-29 1992-07-29 カレントミラー回路

Publications (2)

Publication Number Publication Date
JPH0653756A true JPH0653756A (ja) 1994-02-25
JP2751747B2 JP2751747B2 (ja) 1998-05-18

Family

ID=16444789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4201660A Expired - Lifetime JP2751747B2 (ja) 1992-07-29 1992-07-29 カレントミラー回路

Country Status (1)

Country Link
JP (1) JP2751747B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851321A (ja) * 1994-07-13 1996-02-20 Analog Devices Inc <Adi> 電流発生装置及び電流発生方法
JP2006202043A (ja) * 2005-01-20 2006-08-03 Rohm Co Ltd 定電流回路、それを用いた電源装置および発光装置
JP2010003115A (ja) * 2008-06-20 2010-01-07 Mitsumi Electric Co Ltd 定電流回路
JP2011145790A (ja) * 2010-01-13 2011-07-28 Asahi Kasei Electronics Co Ltd 電流ロック回路
WO2014117602A1 (zh) * 2013-01-30 2014-08-07 中兴通讯股份有限公司 一种恒流环路
JP2021189477A (ja) * 2020-05-25 2021-12-13 新日本無線株式会社 定電流回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851321A (ja) * 1994-07-13 1996-02-20 Analog Devices Inc <Adi> 電流発生装置及び電流発生方法
JP2006202043A (ja) * 2005-01-20 2006-08-03 Rohm Co Ltd 定電流回路、それを用いた電源装置および発光装置
JP2010003115A (ja) * 2008-06-20 2010-01-07 Mitsumi Electric Co Ltd 定電流回路
JP2011145790A (ja) * 2010-01-13 2011-07-28 Asahi Kasei Electronics Co Ltd 電流ロック回路
WO2014117602A1 (zh) * 2013-01-30 2014-08-07 中兴通讯股份有限公司 一种恒流环路
JP2021189477A (ja) * 2020-05-25 2021-12-13 新日本無線株式会社 定電流回路

Also Published As

Publication number Publication date
JP2751747B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
JP2885281B2 (ja) Dcオフセットキャンセル回路及びそれを用いた差動増幅回路
JP2751747B2 (ja) カレントミラー回路
US5376897A (en) Differential amplifier circuit providing high gain output at low power supply voltage
US5140181A (en) Reference voltage source circuit for a Darlington circuit
KR960014114B1 (ko) 전류미러회로를 갖춘 증폭회로
JP2591301B2 (ja) 折れ線特性回路
JPH09105763A (ja) コンパレータ回路
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
US5021744A (en) Differential amplifier with differential or single-ended output
US5166638A (en) Differential amplifier having output stage quickly brought into inactive condition by a control signal
JPH0352031Y2 (ja)
JPH0846443A (ja) 高入力インピーダンス回路及び半導体装置
JPH063868B2 (ja) 差動型コンパレ−タ回路
JP2623954B2 (ja) 利得可変増幅器
JP3255226B2 (ja) 電圧制御増幅器
JPH0421363B2 (ja)
JPS6214725Y2 (ja)
JP2656297B2 (ja) ウインド回路
JPH0212049B2 (ja)
JPH04208709A (ja) 電圧比較用半導体装置
JPH0241924Y2 (ja)
JPH0675017U (ja) 基準電源回路
JPH07154167A (ja) エミッタホロワ出力電流制限回路
JPH11136105A (ja) 電圧比較回路
JPH01115205A (ja) 最大値出力回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980127