KR960014114B1 - 전류미러회로를 갖춘 증폭회로 - Google Patents

전류미러회로를 갖춘 증폭회로 Download PDF

Info

Publication number
KR960014114B1
KR960014114B1 KR1019880008901A KR880008901A KR960014114B1 KR 960014114 B1 KR960014114 B1 KR 960014114B1 KR 1019880008901 A KR1019880008901 A KR 1019880008901A KR 880008901 A KR880008901 A KR 880008901A KR 960014114 B1 KR960014114 B1 KR 960014114B1
Authority
KR
South Korea
Prior art keywords
transistor
current
electrode
transistors
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019880008901A
Other languages
English (en)
Other versions
KR890003114A (ko
Inventor
고지 니시오
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890003114A publication Critical patent/KR890003114A/ko
Application granted granted Critical
Publication of KR960014114B1 publication Critical patent/KR960014114B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

내용 없음.

Description

전류미러회로를 갖춘 증폭회로
제1도 (a)와 제1도(b)는 종래의 전류미러회로의 회로도.
제2도는 제1도(a)와 제1도(b)에 도시된 전류미러회로의 특성을 나타낸 도면.
제3도 (a)와 제3도(b)는 종래의 전류미러회로의 다른 구성을 나타낸 회로도.
제4도는 제3도(a)와 제3도(b)에 도시된 전류미러회로의 특성을 나타낸 도면.
제5도 (a)와 제5도(b)는 본 발명에 따른 전류미러회로의 회로도.
제6도는 제5도(a)와 제5도(b)에 도시된 본 발명에 따른 전류미러회로의 특성을 나타낸 도면.
제7도는 본 발명에 전류미러회로를 증폭회로에 적용한 경우를 나타낸 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력전류원 3 : 입력전류원
5 : 저항 10 : 전류원
70 : 차동증폭부 80 : 전류미러회로
〔산업상의 이용분야〕
본 발명의 전류미러회로에 관한 것으로, 특히 비교적 낮은 전원전압에서 동작할 수 있는전류미러회로를 갖춘 증폭회로에 관한 것이다.
〔종래의 기술 및 그 문제점〕
일반적으로, 전류미러회로는 바이어스회로용 정전류원이던지, 아날로그회로에서의 전류분배회로 등에 있어서 증폭회로와 더불어 기본적인 회로로서 널리 사용되고 있다.
제1도 (a)와 제1도(b)는 기본적인 전류미러회로의 구성을 나타낸 회로도이다.
제1도 (a)에 있어서, PNP형 트랜지스터(Q1, Q2)의 에미터전극은 전원단자(Vcc)에 접속되어 있고, 이들 트랜지스터(Q1, Q2)의 베이스전극은 상호 접속되어 있으며, 이 베이스전극의 상호접속점은 입력전류원(1)을 매개해서 접지단자(GND)에 접속되어 있고, 트랜지스터(Q2)의 콜렉터전극은 접지단자 (GND)에 접속되어 있다.
이와 같이 구성된 회로에 있어서, 트랜지스터(Q1, Q2)가 동일한 기하학적 치수를 갖고, 트랜지스터(Q1, Q2)의 베이스 전류가 그 콜렉터전류에 비해 무시할 수 있는 정도로 작은 경우에는 트랜지스터(Q2)의 콜렉터전류(Is)는 입력전류(Iref)와 같아지게 된다.
이러한 구성의 전류미러회로는, 트랜지스터(Q1, Q2)의 베이스·에미터간 전압(VF)보다 높은 전원전압에서 동작이 가능하다.
그러나, 이 전류미러회로에 있어서는, 상기 트랜지스터(Q1, Q2)의 베이스 전류가 트랜지스터(Q1)의 콜렉터 전류에 부가되기 때문에, 트랜지스터(Q2)의 콜렉터전류(Is)와 입력전류(Iref) 사이의 전류미러비(current mirror ration)에 오차가 발생하게 된다.
즉, 입력전류(Iref)와 출력전류로서의 콜렉터전류(Is) 사이의 관계는 다음 식과 같이 표현된다.
Is=Iref/(1+e/hfe) (1)
여기서 hfe는 트랜지스터(Q1, Q2)의 전류이득을 나타낸다.
이 경우, 전류이득(hef)이 예컨대 10이라고 가정하면, 출력전류(Is)는 상기 (1)식으로부터 대략 0.83·Iref로 된다.
상기 전류미러비의 오차는 트랜지스터(Q1, Q2)의 전류이득이 저하하는 경우에 두드러지게 나타난다.
따라서, 트랜지스터(Q2)의 콜렉터전류(Is)는 전류이득이 저하하는 경우 제2도에서 점선으로 나타낸 바와 같이 입력전류(Iref)에 비해 감소하게 된다.
한편, 제1도 (b)에는 상기 제1도 (a)의 전류미러회로에 있어서 PNP형 트랜지스터 대신에 PNP형 트랜지스터를 사용한 경우의 회로구성이 되시되어 있는 바, 이 제1도 (b)에 있어서, PNP형 트랜지스터(Q3, Q4)의 베이스의 상호 접속점이 상기 제1도 (a)에서와 마찬가지로 트랜지스터(Q3)의 콜렉터전극에 접속되어 있다.
따라서 이 제1도 (b)에 도시된 회로구성에 있어서도 제1도 (a)에 도시된 회로와 동일한 문제를 내포하게 된다.
그래서, 이와 같은 문제점을 해결하기 위해 제3도 (a)와 제3도 (b)에 도시된 전류미러회로가 제안되어 있다.
제3도 (a)의 회로에 있어서는, PNP형의 보정용 트랜지스터(Q5)가 설치되어 있는 바, 이 트랜지스터(Q5)의 에미터전극은 트랜지스터(Q1, Q2)의 베이스전극의 상호접속점에 접속되어 있고, 그 베이스전극은 트랜지스터(Q1)의 콜렉터전극에 접속되어 있으며, 그 콜렉터전극은 접지단자(GND)에 접속되어 있다.
이와 같이 구성된 회로에 있어서, 트랜지스터(Q1)의 콜렉터전류에 부가되는 전류는 트랜지스터(Q1, Q2)의 베이스전류 1/hfe〔여기서, hfe는 트랜지스터(Q5)의 전류이득이다〕로 감소되고, 출력전류(Is)와 입력전류(Iref)사이의 관계는 다음 식과 같이 표현할 수 있다.
Is≒Ifef/〔1+(2/hfe2)〕 (2)
여기서, 전류이득(hfe)이 예컨대 10이라고 가정하면, 출력전류(Is)는 0.98·Iref로 된다.
따라서, 베이스전류에 기인하는 전류미러비의 오차가 개선되게 된다.
마찬가지고 제3도 (b)에 도시된 전류미러회로에서는 PNP형의 보정형 트랜지스터(Q6)를 설치하여 전류미러비를 개선하도록 하고 있다.
그러나, 상기 제3도 (a)와 제3도(b)에 도시된 전류미러회로에서는, 회로동작용 전원전압을 2VF이상으로 증가시킬 필요가 있다.
따라서, 전류미러를 동작시키기 위한 최소전원전압이 제4도에 도시된 바와 같이 2VF로 증가되어야 한다는 결점이 있다.
이상 설명한 바와 같이 본 발명에 의하면, 전류미러비의 오차가 적고, 또 비교적 낮은 전원전압에서 동작할 수 있는 전류미러회로를 갖춘 증폭회로를 제공할 수 있게 된다.
본 발명은 상기한 종래 기술에서 발생되는 문제점을 해결하기 위해 이루어진 것으로, 전류미러비가 작고, 또 비교적 전원전압에서 동작할 수 있는 전류미러회로를 갖춘 증폭회로를 제공함에 그 목적이 있다.
〔발명의 구성〕
상기한 목적을 달성하기 위해 본 발명에 따른 전류미러회로는, 제1 및 제2전원단자와, 에미터전극과 베이스 전극 및 콜렉터전극을 갖추고 입력전류가 인가되는 제1트랜지스터, 에미터전극과 베이스전극 및 콜레터전극을 갖추고 출력전류를 출력하는 제2트랜지스터, 상기 제1 및 제2트랜지스터의 에미터전극을 상기 제1전원단자에 접속하는수단, 상기 상기 제1트랜지스터의 베이스전극을 이 제1트랜지스터의 콜렉터전극에 접속하는 저항, 이 저항에서의 전압강하가 소정치를 넘은 경우에 상기 제1 및 제2트랜지스스터의 베이스전극에 소정의 전류를 공급하는 제3트랜지스터 및, 상기 제1트랜지스터 콜렉터전극에 입력전류를 공급하는 수단을 구비하여 구성되어 있다.
또, 본 발명에 따른 전류미러회로를 갖춘 증폭회로는, 상기한 바와 같이 구성된 전류미러회로와, 입력신호가 인가되는 입력단다, 출력신호를 출력하는 출력단자 및, 상기 입력신호에 응답해서 입력전류를 발생시키는 차동증폭부를 구비하여 구성되어 있다.
실시예
이하, 예시도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
제5도 (a)는 본 발명에 따른 전류미러회로의 회로도로서, 이 제5도 (a)에서 PNP형 트랜지스터(Q10, Q11)의 에미터전극은 전원단자(Vcc)에 접속되어 있고, 이들 트랜지스터(Q10, Q11)의 베이스전극은 상호 접속되어 있으며, 상기 트랜지스터(Q10)의 콜렉터전극은 입력전류원(3)을 매개해서 접지단자(GND)에 접속되어 있다.
그리고 상기 트랜지스터(Q10, Q11)의 베이스전극은 상호접속점에는 PNP형의 베이스보정용 트랜지스터(Q12)의 에미터전극이 접속되어 있고, 이 트랜지스터(Q12)의 베이스전극은 상기 트랜지스터(Q10)의 콜렉터전극에 접속되어 있으며, 이 트랜지스터(Q12)의 콜렉터전극은 접지단자(GND)에 접속되어 있다.
또, 상기 트랜지스터(Q10)의 베이스전극과 콜렉터전극 사이에는 저항(5)이 접속되어 있다.
이와 같이 구성된 전류미러회로에 있어서, 전원전압이(Vcc)이 VF〔VF는 트랜지스터(Q10, Q11, Q12)의 베이스·에미터간의 전압에 대응한다.〕 이하인 경우 에는 모든 트랜지스터가 비도통상태로 되는 반면, 전원전압(Vcc)이 VF이상이고 입력전류원(3)에서의 전압강하가 무시할 수 있는 정도로 작은 경우에는 베이스전류가 저항(5)를 매개해서 트랜지스터(Q1, Q11)의 베이스전극의 상호 접속점에 공급된다.
따라서, 트랜지스터(Q1, Q11)는 도통상태로 변경된다.
즉, 이 회로는 다음과 같은 관계를 만족시킬 때에 동작가능상태로 된다.
2Ib·RVcc-VF (3)
여기서, Ib는 트랜지스터(Q10, Q11)의 베이스전류를 나타내고, R은 저항(5)의 저항치를 나타낸다.
그러므로, 전원전압(Vcc)이 2·VF이하로 되더라도 이 회로는 전류미러회로로서 동작할 수 있게 된다.
전원전압(Vcc)이 증가하여 저항(5)에서의 전압강하가 VF이상으로 되면, 트랜지스터(Q12)가 도통상태로 변경된다.
이 상태에서는 저항(5)을 통해 흐르는 전류(Ir)와 트랜지스터(Q12)의 베이스전류(Ib12)가 전류미러비의 오차를 발생기키게 되는 바, 여기서는 저항(5)에서의 전압강하를 트랜지스터(Q12)에 의해 VF〔트랜지스터(Q12)의 베이스·에미터간의 전압〕로 제한함으로써, 전원전압이 증가하더라도 저항(5)를 통해 트랜지스터(Q12)의 콜렉터 전류에 부가되는 전류를 제한하게 된다.
이 경우, 저항(5)의 저항치가 30kΩ이라면, 저항(5)을 통해 흐르는 전류(Ir)는 보정용 트랜지스터(Q12)가 도통상태인 경우에 대략 0.002㎃으로 제한된다.
따라서, 예컨대 입력전류(Iref)가 I㎃라면, 전류(Ir)는 입력전류(Iref)에 비해 무시할 수 있게 된다.
한편, 전류(Ir)와 전류(Ib12) 및 트랜지스터(Q10, Q11)의 베이스전류(Ib)의 관계는 다음식과 같이 표현된다.
hfe12·Ib12+Ir=2Ib (4)
따라서, Ib12=(21b-I)/hfe≒2Is/hfe 2-Ir/hfe(5)
로 된다.
여기서, hfe12는 트랜지스터(Q12)의 전류이득을 나타낸다.
상기 (5)식으로부터 명백히 알 수 있는 바와 같이 트랜지스터(Q12)의 베이스 전류도 매우 작아진다. 따라서, 개선된 전류미러비를 갖고, 비교적 낮은 전원 전압에서 동작할 수 있는 전류미러회로를 실현할 수 있게 된다.
제5도 (b)에는 상기 제5도 (a)의 전류미러회로에 있어서 PNP형 트랜지스터 대신에 NPN형 트랜지스터를 사용한 경우의 회로구성이 도시되어 있는 바, 이 제5도 (b)에 있어서는 NPN형 트랜지스터(Q13, Q14)의 에미터전극이 접지단자(GND)에 접속되어 있고, 그 베이스전극이 상호 접속되어 있으며, 상기 트랜지스터(Q13)의 콜렉터전극이 입력전류원(3)을 매개해서 전원단자(Vcc)에 접속되어 있다. 그리고, 보정용 트랜지스터(Q15)의 에미터전극이 트랜지스터(Q13, Q14)의 베이스전극의 상호접속점에 접속되어 있고, 그 베이스전극이 상기 트랜지스터(Q13)의 콜렉터전극이 접속되어 있으며, 그 콜렉터전극이 전원단자(Vcc)에 접속되어 있다.
이러한 구성의 회로는 상기 제5도 (a)에 도시된 회로구성과 동일한 방식으로 동작하게 되는 바, 전원전압(Vcc)이 VF이하인 경우에는 모든 트랜지스터가 비도통상태로 되고, 전원전압(Vcc)이 트랜지스터(Q13)의 VF이상이고 입력전류원(3)에서의 전압강하가 무시할 수 있는 정도로 작은 경우에는 베이스전류가 저항(7)을 매개해서 트랜지스터(Q13, Q14)의 베이스전극의 상호 접속점에 공급된다. 따라서, 트랜지스터(Q13, Q14)가 도통상태로 변경된다.
또, 전원전압(Vcc)이 증가하여 저항(7)에서의 전압강하가 VF이상으로 되면, 트랜지스터(Q15)는 상기 트랜지스터(Q13, Q14)의 베이스전류에 기초하는 변동을 보정하기 위해 도통상태로 변경된다.
제6도는 상기 제5도 (a)와 제5도 (b)에 도시된 전류미러회로의 특성을 나타낸 도면으로, 이 제6도에 나타낸 바와 같이 본 발명의 전류미러회로는 낮은 전원전압 즉 VF에서 동작할 수 있게 된다.
더욱이, 보정용 트랜지스터(A12, Q15)는 전원전압이 2VF이상으로 되는 경우에 베이스전류에 기인하는 전류미러비의 변동을 보정하기 위해 동작하게 된다.
따라서, 전류미러비가 개선되게 된다.
제7도는 본 발명에 따른 전류미러회로를 증폭회로에 적용한 경우를 나타낸 회로도로, 이 제7도에 도시된 회로에서 참조부호 70은 차동증폭부를 나타내고, 80은 전류미러회로를 나타내는데, 이 제7의 회로에서는 전류 미러회로(80)가 증폭회로의 출력회로로서 기능하고 있다.
상기 차동증폭부(70)는 1쌍의 PNP형 트랜지스터(Q24, Q25)를 포함하고 있는데, 이들 트랜지스터(Q24, Q25)의 베이스전극은 각각 비반전입력단자(+)와 반전입력단자(-)에 접속되어 있고, 이들 트랜지스터(Q24, Q25)의 에미터전극은 전류원(10)을 매개해서 전원단자(Vcc)에 접속되어 있으며, 상기 트랜지스터(Q24)의 콜렉터전극은 다이오드로서 기능하는 트랜지스터(Q27)를 매개해서 접지단자(GND)에 접속되어 있고, 이 트랜지스터(Q27)의 콜렉터전극과 베이스전극은 상호 접속되어 있으며, 이 트랜지스터(Q27)의 에미터전극은 접지단자(GND)에 접속되어 있다.
그리고, 상기 트랜지스터(Q25)의 콜렉터 전극은 다이오드로서 기능하는 트랜지스터(Q28)를 매개해서 접지단자(GND)에 접속되어 있다.
즉, 트랜지스터(Q28)의 베이스전극과 콜렉터전극은 상호 접속되어 트랜지스터(Q25)의 콜렉터전극에 접속되어 있다. 또, 트랜지스터(Q26)의 에미터전극은 접지단자(GND)에 접속되어 있고, 그 베이스전극은 전류미러회로를 형성하도록 트랜지스터(Q27)의 베이스전극에 접속되어 있다. 또한, 트랜지스터(Q29)의 에미터전극은 접지단자(GND)에 접속되어 있고, 그 베이스전극은 전류미러회로를 형성하도록 트랜지스터(Q27)의 베이스전극에 접속되어 있다. 이 경우, 트랜지스터(Q29)의 기하학적 치수를 트랜지스터(Q27)보다 N배 크게 함으로써, 트랜지스터(Q29)의 콜렉터전류가 트랜지스터(Q27)의 콜렉터전류보다 N배 커지게 된다.
참조부호 80은 본 발명에 따른 개선된 전류미러회로를 나타내는 것으로, 이 전류미러회로 (80)는 PNP형 트랜지스터(Q21, Q23, Q23)와 저항(5)를 포함하고 있다.
그중 트랜지스터(Q21, Q22)의 에미터전극은 전원단자(Vcc)에 접속되어 있고, 이들 트랜지스터(Q21, Q22)의 베이스전극은 상호 접속되어 있다. 이 경우, 상기 트랜지스터(Q22)의 에미터면적의 기하학적 치수를 트랜지스터(Q21)의 에미터면적의 기하학적 치수보다 N배 크게함으로써, 트랜지스터(Q22)의 콜렉터전류가 트랜지스터(Q21)이 콜렉터전류보다 N배 커지게 된다.
또, 트랜지스터(Q21)의 콜렉터전극은 상기 트랜지스터(Q26)의 콜렉터전극에 접속되어 있고, 트랜지스터(Q22)의 콜렉터 전극은 출력단자(OUT)와 상기 트랜지스터(Q29)의 콜렉터전극에 접속되어 있다.
이와 같이 구성된 회로에 있어서, 반전입력단자(-)의 전위가 비반전입력단자(+)의 전위보다 낮은 경우에는, 트랜지스터(Q25, Q28, Q26 Q21, Q22 Q23)가 도통상태로 변경되어 출력단자(OUT)로부터 출력전류가 공급되고, 비반전입력단자(+)의 전위가 반전입력단자(-)의 전위보다 낮은 경우에는 트랜지스터(Q24, Q27, Q29)가 도통상태로 변경되어 출력단자(Q24, Q27, Q29)로부터 출력전류가 공급되지 않게 된다.
이와 같이 본 발명에 따른 개선된 전류미러회로는, 비교적 낮은 전원전압, 즉 약 0.9V정도의 전원전압에서 동작할 수 있으므로, 낮은 전원전압에서 동작하는 증폭회로에 적용할 수 있게 된다.
더욱이, 트랜지스터(Q22, Q29)의 콜렉터전극의 상호접속점이 출력단자(OUT)에 접속되어 있으므로, 출력전압이 다이나믹 레인지(dynamic range)가 넓어지게 된다.
즉, 최대출력전압(Vmax)과 최소출력전압(Vmin)은 다음 식과 같이 표현된다.
Vmax=Vcc-Vces22 (6)
Vmin=Vces29 (7)
여기서, Vces22와 Vces29는 포화상태에서의 트랜지스터(Q22, Q29)의 콜렉터·에미터간의 전압을 나타낸다.
이러한 증폭회로는, 넓은 다이나믹 레이지에 걸쳐 낮은 전원전압에서 동작할 수 있기 때문에, 입력전류가 전원전압에 의존하고, 낮은 전압에서 동작하는 것이 요구되는 전화회로망 등과 같은 음성네트워크에 적절하게 적용할 수 있다.
이상에서는 본 발명의 특정 실시예에 대해서만 설명했지만, 본 발명은 그 기술적 요지를 이탈하지 않는 범위내에서 여러 가지 변형하여 실시할 수 있다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.

Claims (6)

  1. 제1 및 제2전원단자(Vcc, GND)와, 에미터전극과 베이스전극 및 콜렉터전극을 갖추고 입력전류(Iref)가 인가되는 제1트랜지스터(Q10), 에미터전극과 베이스전극 및 콜레터전극을 갖추고 출력전류를 출력하는 제2트랜지스터(Q11), 상기 제1 및 제2트랜지스터(Q10, Q11)의 에미터전극을 제1전원단자에 접속하는수단 및, 상기 상기 제1트랜지스터(Q10)의 콜렉터 전극에 상기 입력전류를 공급하는 수단을 갖춘 전류미러회로에 있어서, 상기 제1트랜지스터(Q10)의 베이스전극을 그 콜렉터전극에 접속하고, 초기에 상기 제1 및 제2트랜지스터(Q10, Q11)를 도통시키기 위해 상기 제1 및 제2트랜지스터(Q10, Q11)의 베이스전극에 전류를 공급하는 저항(5)과, 상기 저항(5)에 의한 전압강하가 소정치를 넘은 경우에 상기 제1 및 제2트랜지스터(Q10, Q11)의 베이스전극에 소정의 전류를 공급하여 상기 제1 및 제2트랜지스터(Q10, Q11)의 베이스전극으로의 전류를 증가시키는 제3트랜지스터(Q12)를 더 구비하여 구성된 것을 특징으로 하는 전류미러회로.
  2. 제1항에 있어서, 상기 제1, 제2 및 제3트랜지스터가 각각 PNP형 트랜지스터로 구성된 것을 특징으로 하는 전류미러회로.
  3. 제1항에 있어서, 상기 제1, 제2 및 제3트랜지스터가 각각 NPN트랜지스터로 구성된 것을 특징으로 하는 전류미러회로.
  4. 제1항에 있어서, 상기 제2트랜지스터(Q11)가 상기 제1트랜지스터(Q10)에 에미터면적보다 큰 에미터면적을 갖는 것을 특징으로 하는 전류미러회로.
  5. 입력신호를 증폭해서 증폭된 출력신호를 출력하는 증폭회로에 있어서, 제1 및 제2전원단자(Vcc, GND)와, 상기 입력신호가 인가되는 입력단자, 상기 출력신호를 출력하는 출력단자(OUT), 상기 입력신호에 응답해서 입력전류를 발생시키는 차동증폭부(70) 및, 에미터전극과 베이스전극 및 콜렉터전극을 갖추고 입력전류가 인가되는 제1트랜지스터(Q21)와, 이제1트랜지스터(Q21)의 콜렉터전극을 상기 차동증폭부(70)에 접속하는 수단, 에미터전극과 베이스전극 및 콜렉터전극을 갖추고 출력전류를 출력하는 제2트랜지스터(Q22), 상기 제1 및 제2트랜지스터(Q21, Q22)의 에미터전극을 상기 제1전원단자(Vcc)에 접속하는 수단, 상기 제2트랜지스터(Q22)의 콜렉터 전극을 상기 출력단자(OUT)에 접속하는 수단, 상기 제1트랜지스터(Q21)의 베이스전극을 그 콜렉터전극에 접속하고, 초기에 상기 제1 및 제2트랜지스터를 도통시키기 위해 상기 제1 및 제2트랜지스터 베이스전극에 전류를 공급하는 저항(5) 및, 상기 저항(5)에 의한 전압 강하가 소정치를 넘은 경우에 상기 제1 및 제2트랜지스터(Q10, Q11)의 베이스전극에 소정의 전류를 공급하여 상기 제1 및 제2트랜지스터(Q10, Q11)의 베이스전극으로의 전류를 증가시키는 제3트랜지스터(Q23)를 포함하여 이루어진 전류미러회로(80)를 구비하여 구성된 것을 특징으로 하는 전류미러회로를 갖춘 증폭회로.
  6. 에미터가 제1전원에 접속되고, 콜렉터가 제2전원에 접속된 제1트랜지스터와, 베이스가 상기 제1트랜지스터의 베이스에 접속되고, 에미터가 제1전원에 접속되면, 콜렉터가 전류원을 매개해서 제2전원에 접속된 제2트랜지스터, 베이스가 상기 제2트랜지스터의 콜렉터에 접속되고, 에미터가 상기 제1 및 제2트랜지스터의 베이스에 접속되며, 콜렉터가 제2전원에 접속된 보정용 트랜지스터 및, 상기 보정용 트랜지스터의 베이스와 에미터 사이에 접속된 저항을 갖춘 것을 특징으로 하는 전류미러회로
KR1019880008901A 1987-07-17 1988-07-16 전류미러회로를 갖춘 증폭회로 Expired - Fee Related KR960014114B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-177274 1987-07-17
JP62177274A JP2542623B2 (ja) 1987-07-17 1987-07-17 カレントミラ−回路

Publications (2)

Publication Number Publication Date
KR890003114A KR890003114A (ko) 1989-04-13
KR960014114B1 true KR960014114B1 (ko) 1996-10-14

Family

ID=16028185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880008901A Expired - Fee Related KR960014114B1 (ko) 1987-07-17 1988-07-16 전류미러회로를 갖춘 증폭회로

Country Status (5)

Country Link
US (1) US4897614A (ko)
EP (1) EP0299723B1 (ko)
JP (1) JP2542623B2 (ko)
KR (1) KR960014114B1 (ko)
DE (1) DE3884080T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05219443A (ja) * 1992-02-05 1993-08-27 Minolta Camera Co Ltd 固体撮像装置
US6069520A (en) * 1997-07-09 2000-05-30 Denso Corporation Constant current circuit using a current mirror circuit and its application
JP3400354B2 (ja) * 1997-07-14 2003-04-28 東芝マイクロエレクトロニクス株式会社 電流源回路
US6515546B2 (en) 2001-06-06 2003-02-04 Anadigics, Inc. Bias circuit for use with low-voltage power supply
US6753734B2 (en) 2001-06-06 2004-06-22 Anadigics, Inc. Multi-mode amplifier bias circuit
US6842075B2 (en) * 2001-06-06 2005-01-11 Anadigics, Inc. Gain block with stable internal bias from low-voltage power supply
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
DE112020000561A5 (de) * 2019-01-29 2021-12-02 Osram Opto Semiconductors Gmbh Videowand, treiberschaltung, ansteuerungen und verfahren derselben
WO2020229576A2 (de) 2019-05-14 2020-11-19 Osram Opto Semiconductors Gmbh Beleuchtungseinheit, verfahren zur herstellung einer beleuchtungseinheit, konverterelement für ein opto-elektronisches bauelement, strahlungsquelle mit einer led und einem konverterelement, auskoppelstruktur, und optoelektronische vorrichtung
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
KR20210120106A (ko) 2019-02-11 2021-10-06 오스람 옵토 세미컨덕터스 게엠베하 광전자 부품, 광전자 조립체 및 방법
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
KR102914276B1 (ko) 2019-04-23 2026-01-16 에이엠에스-오스람 인터내셔널 게엠베하 Led 모듈, led 디스플레이 모듈 및 그 제조 방법
JP7608368B2 (ja) 2019-05-13 2025-01-06 エイエムエス－オスラム インターナショナル ゲーエムベーハー マルチチップ用キャリア構造体
CN114144727A (zh) 2019-05-23 2022-03-04 奥斯兰姆奥普托半导体股份有限两合公司 照明装置、导光装置和方法
WO2021052635A2 (de) 2019-09-20 2021-03-25 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement, halbleiterstruktur und verfahren

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995229A (en) * 1975-05-27 1976-11-30 The United States Of America As Represented By The Secretary Of The Air Force High slew rate operational amplifier circuit
JPS5652421A (en) * 1979-10-05 1981-05-11 Mitsubishi Electric Corp Voltage stabilizing circuit
US4329639A (en) * 1980-02-25 1982-05-11 Motorola, Inc. Low voltage current mirror
JPS57206107A (en) * 1981-06-15 1982-12-17 Toshiba Corp Current mirror circuit
JPS5945706A (ja) * 1982-09-09 1984-03-14 Nippon Shiguneteitsukusu Kk 差動増幅回路
JPS59107612A (ja) * 1982-12-10 1984-06-21 Hitachi Ltd レシオメトリック定電流装置
JPS6033717A (ja) * 1983-08-04 1985-02-21 Toshiba Corp カレントミラ−回路
JPS61112415U (ko) * 1984-12-21 1986-07-16
JPS6221309A (ja) * 1985-07-22 1987-01-29 Hitachi Micro Comput Eng Ltd 定電流回路

Also Published As

Publication number Publication date
EP0299723A3 (en) 1989-05-31
EP0299723A2 (en) 1989-01-18
EP0299723B1 (en) 1993-09-15
US4897614A (en) 1990-01-30
JPS6421616A (en) 1989-01-25
KR890003114A (ko) 1989-04-13
DE3884080T2 (de) 1994-03-10
DE3884080D1 (de) 1993-10-21
JP2542623B2 (ja) 1996-10-09

Similar Documents

Publication Publication Date Title
US4059808A (en) Differential amplifier
EP0299723B1 (en) Current mirror circuit
US4437023A (en) Current mirror source circuitry
KR900008752B1 (ko) 전류미러회로
US4334198A (en) Biasing of transistor amplifier cascades
US4654602A (en) Current mirror circuit
US5376897A (en) Differential amplifier circuit providing high gain output at low power supply voltage
US5140181A (en) Reference voltage source circuit for a Darlington circuit
US4661781A (en) Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level
US4779061A (en) Current-mirror arrangement
US5010303A (en) Balanced integrated circuit differential amplifier
JP2751747B2 (ja) カレントミラー回路
JPH09105763A (ja) コンパレータ回路
US5179356A (en) Circuit arrangement for the compensation of the control current of a transistor
US6339319B1 (en) Cascoded current mirror circuit
JP3107590B2 (ja) 電流極性変換回路
KR930007795B1 (ko) 저전압동작형 증폭회로
EP0384510B1 (en) Differential amplifier
JPH0851324A (ja) バッファアンプ
US5260672A (en) Voltage follower circuit
JP3470835B2 (ja) 演算増幅器
KR930006078Y1 (ko) 히스테리시스 특성을 갖는 전압비교회로
JP3051600B2 (ja) 電流発生回路
JPH063868B2 (ja) 差動型コンパレ−タ回路
JP2703953B2 (ja) 電流増幅回路

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20041015

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20041015

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000