JPS6221309A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS6221309A JPS6221309A JP16025585A JP16025585A JPS6221309A JP S6221309 A JPS6221309 A JP S6221309A JP 16025585 A JP16025585 A JP 16025585A JP 16025585 A JP16025585 A JP 16025585A JP S6221309 A JPS6221309 A JP S6221309A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- base
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は定電流回路に関し、特にＰＮＰ トランジスタ
を用いたカレントミラー回路に用い℃好適なものである
。
を用いたカレントミラー回路に用い℃好適なものである
。
「新しいオーディオアンプ」（昭和５４年１２月ｌＯ日
初版発行、発行所株式会社ラジオ技術社ＰＰ２８〜３０
）に示すように、カレントミラー回路はオーディオ機器
等に多用され℃いるが、第４図及び第５図に示すように
定電流回路として使用することもある。
初版発行、発行所株式会社ラジオ技術社ＰＰ２８〜３０
）に示すように、カレントミラー回路はオーディオ機器
等に多用され℃いるが、第４図及び第５図に示すように
定電流回路として使用することもある。
第４図に示す定Ｍｔ流回路において、電流工０はＩＯ＝
Ｉｃｔ＋４ＩＢ：Ｉａ″ｔＬｒＦＡｘ＋４Ｉｎで決定さ
れる。なお、上式における定数はトランジスタが４個使
用され℃いることＫよる。そし℃、トランジスタＱ、の
コレクタ電流ＩＣ２は、ＩＣ２＝ ｒａ ’ｈＦＥＱ
２で決定され、コレクタ電流ＩＣ３、ＩＣ４についても
同様に決定される。
Ｉｃｔ＋４ＩＢ：Ｉａ″ｔＬｒＦＡｘ＋４Ｉｎで決定さ
れる。なお、上式における定数はトランジスタが４個使
用され℃いることＫよる。そし℃、トランジスタＱ、の
コレクタ電流ＩＣ２は、ＩＣ２＝ ｒａ ’ｈＦＥＱ
２で決定され、コレクタ電流ＩＣ３、ＩＣ４についても
同様に決定される。
ここでカレントミラー比を求めると、
で決定される。上記１１１におい曵、電流増幅率ｈＦＥ
Ｑ’＋ｈＦＥＱ２はデバイス製造時の絶対値のバラツキ
が大ぎい。４ＩＢ として示した差電流は出力トラン
ジスタ（Ｑ、〜Ｑ４に相当）な増すことによっ℃増加す
るものである。更に、電流増幅率ｈＦＥは温度依存性を
有し℃いるので、出刃トランジスタを多数設ける程、カ
レントミラー比が変化することになる。
Ｑ’＋ｈＦＥＱ２はデバイス製造時の絶対値のバラツキ
が大ぎい。４ＩＢ として示した差電流は出力トラン
ジスタ（Ｑ、〜Ｑ４に相当）な増すことによっ℃増加す
るものである。更に、電流増幅率ｈＦＥは温度依存性を
有し℃いるので、出刃トランジスタを多数設ける程、カ
レントミラー比が変化することになる。
一方、第５図に示したカレントミラー回路では、トラン
ジスタＱＡによって上記差電流は補正されるものの、出
力トランジスタを多数設けると、オフセット電圧が大に
なり、カレントミラー比を一定に保持できないことが本
発明者Ｇ′こよっ℃明らかにされた。
ジスタＱＡによって上記差電流は補正されるものの、出
力トランジスタを多数設けると、オフセット電圧が大に
なり、カレントミラー比を一定に保持できないことが本
発明者Ｇ′こよっ℃明らかにされた。
そこで、本発明者は電流増幅率の温度特性や出力トラン
ジスタの数等に左右されず、カレントミラー比を一定に
し℃安定した定電流回路を開発すべく検討を重ねた。そ
の結果、ベース電流の変動分をその変動分に対応し℃吸
収すれば、上記問題を解決し得ることに気付き、本発明
を提案するに至った〇 〔発明の目的〕 本発明の目的は、出力トランジスタの数にかかわりなく
、しかも温度特性の良好な定電流回路を提供することに
ある。
ジスタの数等に左右されず、カレントミラー比を一定に
し℃安定した定電流回路を開発すべく検討を重ねた。そ
の結果、ベース電流の変動分をその変動分に対応し℃吸
収すれば、上記問題を解決し得ることに気付き、本発明
を提案するに至った〇 〔発明の目的〕 本発明の目的は、出力トランジスタの数にかかわりなく
、しかも温度特性の良好な定電流回路を提供することに
ある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。
明細書の記述及び添付図面から明らかになるであろう。
〔発明の概要〕
本願において開示される発明の概要を述べれば、下記の
とおりである。
とおりである。
すなわち、カレントミラー回路を構成するトランジスタ
Ｑ＋ｒとＱ＋ ｔ〜Ｑｎのベース電流をトランジスタＱ
１４ＩＱＩｇによって分流し、ラインＣ上に表われたベ
ース電流の分流分を、トランジスタＱ１ｗによって分流
された電流によっ℃電流吸収回路であるトランジスタＱ
Ｃｓを駆動し℃吸収することにより、トランジスタＱ＋
Ｉのコレクタを流の変動を低減し℃、安定した定１！流
出力を得る、という本発明の目的を達成するものである
。
Ｑ＋ｒとＱ＋ ｔ〜Ｑｎのベース電流をトランジスタＱ
１４ＩＱＩｇによって分流し、ラインＣ上に表われたベ
ース電流の分流分を、トランジスタＱ１ｗによって分流
された電流によっ℃電流吸収回路であるトランジスタＱ
Ｃｓを駆動し℃吸収することにより、トランジスタＱ＋
Ｉのコレクタを流の変動を低減し℃、安定した定１！流
出力を得る、という本発明の目的を達成するものである
。
〔実施例１〕
以下、本発明を適用した定電流回路の第１実施例を第１
図を参照して説明する。なお、本実施例では定を光回路
のもっとも基本的な概念につい℃述べろ。
図を参照して説明する。なお、本実施例では定を光回路
のもっとも基本的な概念につい℃述べろ。
トランジスタＱｕ＋Ｑｔｔで１個のカレントミラー回路
を構成し℃いる。いま定電流回路Ｃ８１が電流ＩＯを吸
い込むものとＰＮＰ ）ランジスタのｈＦＩが無限大と
するとトランジスタＱｔ＋のコレクタ電流Ｉ。、１も１
．となり、トランジスタＱＩ！のコレクタ電流ＩＣＩ２
もＩＯになる。
を構成し℃いる。いま定電流回路Ｃ８１が電流ＩＯを吸
い込むものとＰＮＰ ）ランジスタのｈＦＩが無限大と
するとトランジスタＱｔ＋のコレクタ電流Ｉ。、１も１
．となり、トランジスタＱＩ！のコレクタ電流ＩＣＩ２
もＩＯになる。
ところがトランジスタＱｔｚＱ＋２のベース電流すなわ
ち２ＩＢ の電流が電流１．に重畳し℃定電流回路Ｃ８
，に流れるため、ＩＣＩ！にＩｏを流すことができない
。
ち２ＩＢ の電流が電流１．に重畳し℃定電流回路Ｃ８
，に流れるため、ＩＣＩ！にＩｏを流すことができない
。
そこで、他の方法で入方向に２ＩＢの電流を吸い込めば
、コレクタ電流ＩＣｕはＩＯのままであり、コレクタ電
流Ｔｃ、□ も同様にＩＯとすることができる。
、コレクタ電流ＩＣｕはＩＯのままであり、コレクタ電
流Ｔｃ、□ も同様にＩＯとすることができる。
以下に述べる第２実施例は、±【己技術思想の具体例を
示すものである。
示すものである。
〔実施例２〕
第２図を参照し℃本発明の第２実施例を説明する。
１はバンドギャップリファレンスと呼ばれている定電圧
回路であり、１の定電圧回路を利用して多数の定電流出
力を得るようになされ℃いる。そして、トランジスタＱ
！、は、上記定電流回路Ｃ８ｌに相当するものと見こし
℃よい。また、出力トランジスタＱｔｔｅＱ＋ｓは２個
になされているが、以下において８個接続され℃いるも
のとする。
回路であり、１の定電圧回路を利用して多数の定電流出
力を得るようになされ℃いる。そして、トランジスタＱ
！、は、上記定電流回路Ｃ８ｌに相当するものと見こし
℃よい。また、出力トランジスタＱｔｔｅＱ＋ｓは２個
になされているが、以下において８個接続され℃いるも
のとする。
Ａ点には、トランジスタＱｎからＩＢＱＩの電流が流れ
、出力トランジスタによってｎＩＢの′電流が流れ込む
。したがって、トランジスタタＱ１４ ＋ Ｑ＋ｓで決
定される。
、出力トランジスタによってｎＩＢの′電流が流れ込む
。したがって、トランジスタタＱ１４ ＋ Ｑ＋ｓで決
定される。
定される′Ｏｔ流が流れることになる。
ラインＣにはトランジスタＱＩｌのコレクタ電流ＩＣＱ
１＋）ランジスタＱ１４のコレクタ電流工ＣＱ１４＋″
′Ｃ流れる。
１＋）ランジスタＱ１４のコレクタ電流工ＣＱ１４＋″
′Ｃ流れる。
される。そして、トランジスタＱ１ａのコレクタ′α流
、言い換えればラインＤを流れる電流は上記ラインＣを
流れる電流からラインＤを流れる電流を減算した電流Ｉ
Ｏが流れる。電流■０は、で決定されるが、右辺の２項
と５項とが相殺されに変形される。上記（４１式におけ
る２項はＯと見こし得るので、 ＩＯ中 ＩＣＱｏ が得られる。
、言い換えればラインＤを流れる電流は上記ラインＣを
流れる電流からラインＤを流れる電流を減算した電流Ｉ
Ｏが流れる。電流■０は、で決定されるが、右辺の２項
と５項とが相殺されに変形される。上記（４１式におけ
る２項はＯと見こし得るので、 ＩＯ中 ＩＣＱｏ が得られる。
上記のようにコレクタ電流Ｉ Ｃ１ｌが工０に決定され
ると、各コレクタ電流Ｉ ＣＱＩ２ ＋ Ｉ ＣＱＩ
３もＩＯに等しくなり、カレントミラー比はＮ個の出力
トランジスタを設けるにもかかわらす１：１になされる
。
ると、各コレクタ電流Ｉ ＣＱＩ２ ＋ Ｉ ＣＱＩ
３もＩＯに等しくなり、カレントミラー比はＮ個の出力
トランジスタを設けるにもかかわらす１：１になされる
。
〔実施例３〕
次に、第３図を参照して本発明の第３実施例を説明する
。
。
なお、実施例においては、回路ブロック２内は上記第１
実施例と同様に構成され℃いるので、回路ブロック２内
の説明は省略する。
実施例と同様に構成され℃いるので、回路ブロック２内
の説明は省略する。
本実施例におい℃は、各トランジスタＱ１１〜Ｑｎの各
ベースに抵抗Ｒ８〜Ｒ，が配され℃いる。上記抵抗Ｒ，
−Ｒ，は、高速負荷回路３が接続されたとき、各トラン
ジスタＱ０〜Ｑｎのベース容量とともに時定数回路を構
成し、定電流回路の発振防止を行うものである。
ベースに抵抗Ｒ８〜Ｒ，が配され℃いる。上記抵抗Ｒ，
−Ｒ，は、高速負荷回路３が接続されたとき、各トラン
ジスタＱ０〜Ｑｎのベース容量とともに時定数回路を構
成し、定電流回路の発振防止を行うものである。
すなわち、トランジスタＱ、を例に述べると、負荷回路
３の高周波成分がトランジスタＱ、のコレクタ・ベース
間を伝達して抵抗Ｒ３の一端に表われる。点線で示すよ
うなキャパシターが介在しているので、このキャパシタ
と抵抗Ｒ１とによって遅延回路が形成され、高周波成分
の伝達が遅延される。
３の高周波成分がトランジスタＱ、のコレクタ・ベース
間を伝達して抵抗Ｒ３の一端に表われる。点線で示すよ
うなキャパシターが介在しているので、このキャパシタ
と抵抗Ｒ１とによって遅延回路が形成され、高周波成分
の伝達が遅延される。
上記遅延動作によって、上記高周波成分がトランジスタ
Ｑ ＊ａ −）ランジスタＱｔｔで形成された閉ループ
に影響を及ばすことがない。そして、定電流回路の発振
防止が行われる。
Ｑ ＊ａ −）ランジスタＱｔｔで形成された閉ループ
に影響を及ばすことがない。そして、定電流回路の発振
防止が行われる。
また、注目すべきことは、ＰＮＰ）ランジスタ自体がベ
ース蓄積容量により℃応答が遅いものである。したがっ
て、ＰＮＰ）ランジスタを用いた上記定電流回路は、高
周波回路に適用しても、不所望な発振動作を行うような
ことがない。また、トランジスタＱｏと出力トランジス
タＱｘ！〜Ｑｎとのクロスト−クン向上させるという利
点もある。
ース蓄積容量により℃応答が遅いものである。したがっ
て、ＰＮＰ）ランジスタを用いた上記定電流回路は、高
周波回路に適用しても、不所望な発振動作を行うような
ことがない。また、トランジスタＱｏと出力トランジス
タＱｘ！〜Ｑｎとのクロスト−クン向上させるという利
点もある。
１１１ カレントミラー回路の基準側と出力側のトラ
ンジスタのベース電流を吸収する吸収回路を設けること
により、基準′電流と出力電流とを同一にすることがで
き、出力側トランジスタの個数、電流増幅率にかかわら
ず定電流出力を得る、という効果が得られる。
ンジスタのベース電流を吸収する吸収回路を設けること
により、基準′電流と出力電流とを同一にすることがで
き、出力側トランジスタの個数、電流増幅率にかかわら
ず定電流出力を得る、という効果が得られる。
（２）上記（１）により、１個の定電圧源を利用して多
数の安定した定電流出力を得ることができる。
数の安定した定電流出力を得ることができる。
（３１ＰＮＰトランジスタでカレントミラー回路を構成
すること罠より、ベース蓄積電荷が大であることから定
電流負荷に高周波回路を接続しても、帰還信号による発
振を未然に防止することができる。
すること罠より、ベース蓄積電荷が大であることから定
電流負荷に高周波回路を接続しても、帰還信号による発
振を未然に防止することができる。
１４１ カレントミラー回路を構成する各トランジス
タのベースに抵抗を配することにより、ストレイキャパ
シタとの時定数回路が構成され、上記発振を未然に防止
することができる。
タのベースに抵抗を配することにより、ストレイキャパ
シタとの時定数回路が構成され、上記発振を未然に防止
することができる。
以上本発明者によってなされた発明を実施側圧もとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範凹で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範凹で種々変更可
能であることはいうまでもない。
例えば、定電流回路Ｃ８１に代え℃入力信号を供給して
よい。
よい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である定電流回路につい
℃説明したが、それに限定されるものではない。例えば
、オーディオ機器、ビデオ機器等に広く利用することが
できる。特にＩＣ化された電子機器に利用した場合、１
の定電圧源から多数の定電流出力が得られるので、多目
的に利用できる。
明をその背景となった利用分野である定電流回路につい
℃説明したが、それに限定されるものではない。例えば
、オーディオ機器、ビデオ機器等に広く利用することが
できる。特にＩＣ化された電子機器に利用した場合、１
の定電圧源から多数の定電流出力が得られるので、多目
的に利用できる。
第１図は本発明を適用した定電流回路の基本概念を示す
回路図、 第２図は本発明の第２実施例を示す定電流回路の回路図
、 第３図は本発明の第３実施例を示す定電流回路の回路図
、 第４図及び第５図は従来の定電流回路を示す回路図であ
る。 Ｑｕ〜Ｑｎ・トランジスタ、Ｒ１−Ｒ３・・・抵抗、Ａ
、Ｂ、Ｃ，Ｄ・・・ライン、１・・・定電圧回路、２・
・・回路ブロック、３・・・高速負荷回路。 １０２、＼ 代理人 弁理士 小 川 勝 男 ：第 １
図 第 ２ 図 第 ４ 図
回路図、 第２図は本発明の第２実施例を示す定電流回路の回路図
、 第３図は本発明の第３実施例を示す定電流回路の回路図
、 第４図及び第５図は従来の定電流回路を示す回路図であ
る。 Ｑｕ〜Ｑｎ・トランジスタ、Ｒ１−Ｒ３・・・抵抗、Ａ
、Ｂ、Ｃ，Ｄ・・・ライン、１・・・定電圧回路、２・
・・回路ブロック、３・・・高速負荷回路。 １０２、＼ 代理人 弁理士 小 川 勝 男 ：第 １
図 第 ２ 図 第 ４ 図
Claims (1)
- １、カレントミラー回路を構成する各トランジスタのベ
ース電流を分流して帰還する帰還径路と、この帰還径路
に表われた上記ベース電流を、上記分流された電流とは
異なる他の分流された電流により吸収する電流吸収回路
とをそれぞれ具備したことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16025585A JPS6221309A (ja) | 1985-07-22 | 1985-07-22 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16025585A JPS6221309A (ja) | 1985-07-22 | 1985-07-22 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6221309A true JPS6221309A (ja) | 1987-01-29 |
Family
ID=15711047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16025585A Pending JPS6221309A (ja) | 1985-07-22 | 1985-07-22 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6221309A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897614A (en) * | 1987-07-17 | 1990-01-30 | Kabushiki Kaisha Toshiba | Current mirror circuit |
| CN1044498C (zh) * | 1996-04-11 | 1999-08-04 | 中国科学院上海技术物理研究所 | 一种富碲碲化铅材料的制备方法 |
-
1985
- 1985-07-22 JP JP16025585A patent/JPS6221309A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897614A (en) * | 1987-07-17 | 1990-01-30 | Kabushiki Kaisha Toshiba | Current mirror circuit |
| CN1044498C (zh) * | 1996-04-11 | 1999-08-04 | 中国科学院上海技术物理研究所 | 一种富碲碲化铅材料的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350904A (en) | Current source with modified temperature coefficient | |
| IE51754B1 (en) | Amplifier arrangement | |
| US4513254A (en) | Integrated circuit filter with adjustable characteristics | |
| JPS6221309A (ja) | 定電流回路 | |
| SE316208B (ja) | ||
| US3996478A (en) | Frequency divider for high frequencies | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| US4147992A (en) | Amplifier circuit having a high degree of common mode rejection | |
| GB2158665A (en) | Voltage follower | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| JPH0454712A (ja) | 基準電圧源回路 | |
| GB1296750A (ja) | ||
| GB1513448A (en) | Single-ended to push-pull converter | |
| US5663674A (en) | Circut configuration for generating a reference current | |
| US3586987A (en) | Transistor bias circuit | |
| US3496480A (en) | Transistorized differential amplifier utilizing components easy to fabricate using thin film circuitry techniques | |
| GB1177760A (en) | Improvements in Transistor Amplifying Circuits | |
| CN109684670B (zh) | 一种高频时钟扇出器 | |
| Narud et al. | Relative merits of current mode logic in microminiaturization | |
| JPS61296803A (ja) | 積層ｐｎｐトランジスタ−の反飽和回路 | |
| US4099226A (en) | Circuit arrangement for generating a continuously variable DC voltage | |
| JP2566596Y2 (ja) | アクティブフィルタ | |
| JPH0247641Y2 (ja) | ||
| JPH04312005A (ja) | 増幅回路 | |
| US3003070A (en) | Transistor switching circuits including an inverter stage driving an emitter-follower stage |