JPH0653161A - セルフアラインコンタクト構造およびその製造方法 - Google Patents
セルフアラインコンタクト構造およびその製造方法Info
- Publication number
- JPH0653161A JPH0653161A JP20514092A JP20514092A JPH0653161A JP H0653161 A JPH0653161 A JP H0653161A JP 20514092 A JP20514092 A JP 20514092A JP 20514092 A JP20514092 A JP 20514092A JP H0653161 A JPH0653161 A JP H0653161A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact
- film
- forming
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 平坦な表面上でのセルフアラインコンタクト
の形成を可能とする。 【構成】 コンタクト形成領域上にコンタクト径より小
さい開口１１を設け、コンタクト領域に埋め込んだＳＯ
Ｇ膜５をエッチングした後、シリコン酸化膜８を成長
し、コンタクト領域上にボイドを形成し、コンタクトの
リソグラフィー，ェツチングを行い、セルフアラインコ
ンタクト開口部１０を開口する。
の形成を可能とする。 【構成】 コンタクト形成領域上にコンタクト径より小
さい開口１１を設け、コンタクト領域に埋め込んだＳＯ
Ｇ膜５をエッチングした後、シリコン酸化膜８を成長
し、コンタクト領域上にボイドを形成し、コンタクトの
リソグラフィー，ェツチングを行い、セルフアラインコ
ンタクト開口部１０を開口する。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトの構造およ
びその製造方法に関し、特にある程度の目合わせずれを
許容するセルフアラインコンタクトの構造およびその製
造方法に関する。
びその製造方法に関し、特にある程度の目合わせずれを
許容するセルフアラインコンタクトの構造およびその製
造方法に関する。
【０００２】
【従来の技術】セルフアラインコンタクト形成技術とし
て、例えばゲート電極間にコンタクトをセルフアライン
で開口する場合に、図２に示すようなゲート電極の段差
を積極的に利用してコンタクトを開口する方法が従来よ
りよく用いられる。
て、例えばゲート電極間にコンタクトをセルフアライン
で開口する場合に、図２に示すようなゲート電極の段差
を積極的に利用してコンタクトを開口する方法が従来よ
りよく用いられる。
【０００３】つまり、図２（ａ）に示すように、シリコ
ン基板２１上には、シリコン酸化膜２２で区画された領
域を有し、このシリコン基板２１上に形成したゲート電
極２３とキャップシリコン酸化膜２４との積層構造をシ
リコン酸化膜２５で覆った後、コンタクトのリソグラフ
ィーを行い、図２（ｂ）のように、フォトレジスト２６
に開口２８を形成する。この際、フォトレジスト２６の
開口２８の寸法は、実際のコンタクト寸法より大きくて
も、また、多少の目合わせずれがあっても良い。その
後、図２（ｃ）に示すごとく、シリコン酸化膜２５のエ
ッチバックを行い、フォトレジストを剥離してゲート電
極２３，２３間にセルフアラインでコンタクト開口部２
７を形成する。
ン基板２１上には、シリコン酸化膜２２で区画された領
域を有し、このシリコン基板２１上に形成したゲート電
極２３とキャップシリコン酸化膜２４との積層構造をシ
リコン酸化膜２５で覆った後、コンタクトのリソグラフ
ィーを行い、図２（ｂ）のように、フォトレジスト２６
に開口２８を形成する。この際、フォトレジスト２６の
開口２８の寸法は、実際のコンタクト寸法より大きくて
も、また、多少の目合わせずれがあっても良い。その
後、図２（ｃ）に示すごとく、シリコン酸化膜２５のエ
ッチバックを行い、フォトレジストを剥離してゲート電
極２３，２３間にセルフアラインでコンタクト開口部２
７を形成する。
【０００４】
【発明が解決しようとする課題】ところが、上述した従
来のセルフアラインコンタクト形成技術では以下に述べ
るような問題点がある。すなわち、上述のセルフアライ
ンコンタクト形成技術は、ゲート電極等の段差を利用し
てセルフアラインコンタクトを形成するものである。し
たがって、段差は、コンタクト形成のために必ず必要で
あるが、段差が大きいために後工程のエッチング，露光
等でエッチング残り，レジスト寸法のバラツキ等の問題
を発生する。
来のセルフアラインコンタクト形成技術では以下に述べ
るような問題点がある。すなわち、上述のセルフアライ
ンコンタクト形成技術は、ゲート電極等の段差を利用し
てセルフアラインコンタクトを形成するものである。し
たがって、段差は、コンタクト形成のために必ず必要で
あるが、段差が大きいために後工程のエッチング，露光
等でエッチング残り，レジスト寸法のバラツキ等の問題
を発生する。
【０００５】本発明の目的は、このような従来の問題点
を解決し、後工程に大きな段差を残さないセルフアライ
ンコンタクト構造およびその製造方法を提供することに
ある。
を解決し、後工程に大きな段差を残さないセルフアライ
ンコンタクト構造およびその製造方法を提供することに
ある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るセルフアラインコンタクト構造におい
ては、配線の積層構造と、第２の絶縁膜と、薄膜と、第
３の絶縁膜とを有し、コンタクト形成領域が開口された
セルフアラインコンタクト構造であって、配線の積層構
造は、配線材料膜と、第１の絶縁膜とがコンタクト形成
領域をはさんで基板上に同一幅で形成されたものであ
り、第２の絶縁膜は、前記コンタクト形成領域を除いて
前記積層構造を埋設するものであり、薄膜は、前記第２
の絶縁膜と前記積層構造上にまたがってその上面を覆
い、コンタクト形成領域は除去されているものであり、
第３の絶縁膜は、段差被覆性を有し、コンタクト形成領
域を除いて前記薄膜の上を覆うものである。
め、本発明に係るセルフアラインコンタクト構造におい
ては、配線の積層構造と、第２の絶縁膜と、薄膜と、第
３の絶縁膜とを有し、コンタクト形成領域が開口された
セルフアラインコンタクト構造であって、配線の積層構
造は、配線材料膜と、第１の絶縁膜とがコンタクト形成
領域をはさんで基板上に同一幅で形成されたものであ
り、第２の絶縁膜は、前記コンタクト形成領域を除いて
前記積層構造を埋設するものであり、薄膜は、前記第２
の絶縁膜と前記積層構造上にまたがってその上面を覆
い、コンタクト形成領域は除去されているものであり、
第３の絶縁膜は、段差被覆性を有し、コンタクト形成領
域を除いて前記薄膜の上を覆うものである。
【０００７】また、本発明に係るセルフアラインコンタ
クト製造方法においては、配線の形成工程と、絶縁膜埋
込み工程と、絶縁膜エッチング工程と、絶縁膜成膜工程
と、コンタクト開口工程とを有し、配線に隣接したコン
タクト領域へコンタクトを形成するセルフアラインコン
タクトの製造方法であって、配線形成工程は、基板上に
配線材料膜と、第１の絶縁膜とを順次成膜し、次いで余
分の第１の絶縁膜及び配線材料膜を除去し、第１の絶縁
膜と配線との積層構造の対を同一幅でコンタクト形成領
域に隣接して形成する工程であり、絶縁膜埋込み工程
は、第１の絶縁膜と配線との積層構造間を基板上に成膜
した第２の絶縁膜により埋込み、該積層構造と第２の絶
縁膜上をまたがって薄膜を成膜する工程であり、絶縁膜
エッチング工程は、コンタクト形成領域上の前記薄膜
を、コンタクト領域より小さい寸法で開口してコンタク
ト形成領域の前記第２の絶縁膜を選択的にエッチング除
去する工程であり、絶縁膜成膜工程は、エッチング除去
されたコンタクト形成領域の空間上にオーバーハングさ
せて段差被覆性を有する第３の絶縁膜を前記薄膜上に成
膜する工程であり、コンタクト開口工程は、コンタクト
形成領域の前記第３の絶縁膜を、前記薄膜とともにエッ
チング除去する工程である。
クト製造方法においては、配線の形成工程と、絶縁膜埋
込み工程と、絶縁膜エッチング工程と、絶縁膜成膜工程
と、コンタクト開口工程とを有し、配線に隣接したコン
タクト領域へコンタクトを形成するセルフアラインコン
タクトの製造方法であって、配線形成工程は、基板上に
配線材料膜と、第１の絶縁膜とを順次成膜し、次いで余
分の第１の絶縁膜及び配線材料膜を除去し、第１の絶縁
膜と配線との積層構造の対を同一幅でコンタクト形成領
域に隣接して形成する工程であり、絶縁膜埋込み工程
は、第１の絶縁膜と配線との積層構造間を基板上に成膜
した第２の絶縁膜により埋込み、該積層構造と第２の絶
縁膜上をまたがって薄膜を成膜する工程であり、絶縁膜
エッチング工程は、コンタクト形成領域上の前記薄膜
を、コンタクト領域より小さい寸法で開口してコンタク
ト形成領域の前記第２の絶縁膜を選択的にエッチング除
去する工程であり、絶縁膜成膜工程は、エッチング除去
されたコンタクト形成領域の空間上にオーバーハングさ
せて段差被覆性を有する第３の絶縁膜を前記薄膜上に成
膜する工程であり、コンタクト開口工程は、コンタクト
形成領域の前記第３の絶縁膜を、前記薄膜とともにエッ
チング除去する工程である。
【０００８】
【作用】本発明のセルフアラインコンタクト構造および
その製造方法では、段差を利用してコンタクトを形成せ
ず、シリコン酸化膜を成長する際に故意にコンタクト形
成領域にボイドを形成し、このボイドを利用してセルフ
アラインコンタクトを形成するものであり、したがっ
て、コンタクトの開口の際、段差は不要である。
その製造方法では、段差を利用してコンタクトを形成せ
ず、シリコン酸化膜を成長する際に故意にコンタクト形
成領域にボイドを形成し、このボイドを利用してセルフ
アラインコンタクトを形成するものであり、したがっ
て、コンタクトの開口の際、段差は不要である。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例で用いた工程手順を示し
た図である。同図において１はシリコン基板，２はシリ
コン酸化膜，３はゲート電極，４はキャップシリコン酸
化膜，５はＳＯＧ（Ｓｐｉｎｏｎ Ｇｒａｓｓ）膜，６
はシリコン酸化膜，７は第１のフォトレジスト，８はシ
リコン酸化膜，９は第２のフォトレジスト，１０はコン
タクト開口部をそれぞれ示す。
る。図１は、本発明の一実施例で用いた工程手順を示し
た図である。同図において１はシリコン基板，２はシリ
コン酸化膜，３はゲート電極，４はキャップシリコン酸
化膜，５はＳＯＧ（Ｓｐｉｎｏｎ Ｇｒａｓｓ）膜，６
はシリコン酸化膜，７は第１のフォトレジスト，８はシ
リコン酸化膜，９は第２のフォトレジスト，１０はコン
タクト開口部をそれぞれ示す。
【００１０】図１（ａ）において、まず、シリコンの選
択酸化により、基板１上にシリコン酸化膜２を形成し、
ゲート酸化の工程後、基板１の全面にポリシリコン膜，
シリコン酸化膜をＣＶＤ法によりこの順に堆積する。そ
の後、ゲート電極の形成工程により、シリコン酸化膜，
ポリシリコン膜のエッチングを行い、シリコン基板１上
に、ゲート電極３と、その上に同一幅で形成されたキャ
ップシリコン酸化膜４の積層構造を得る。
択酸化により、基板１上にシリコン酸化膜２を形成し、
ゲート酸化の工程後、基板１の全面にポリシリコン膜，
シリコン酸化膜をＣＶＤ法によりこの順に堆積する。そ
の後、ゲート電極の形成工程により、シリコン酸化膜，
ポリシリコン膜のエッチングを行い、シリコン基板１上
に、ゲート電極３と、その上に同一幅で形成されたキャ
ップシリコン酸化膜４の積層構造を得る。
【００１１】次にイオン注入等により拡散層を形成した
後、図１（ｂ）のようにＳＯＧ膜５をスピン塗布し、Ｓ
ＯＧ膜５のエッチバックを行い、ＳＯＧ膜５をゲート電
極３及びキャップシリコン酸化膜４の積層構造間等の凹
部に埋め込む。
後、図１（ｂ）のようにＳＯＧ膜５をスピン塗布し、Ｓ
ＯＧ膜５のエッチバックを行い、ＳＯＧ膜５をゲート電
極３及びキャップシリコン酸化膜４の積層構造間等の凹
部に埋め込む。
【００１２】次に図１（ｃ）において、ＣＶＤ法によ
り、シリコン酸化膜６を堆積した後、第１のフォトレジ
スト７を積層し、フォトリソグラフィー工程により、コ
ンタクト形成領域上にのみフォトレジスト７を開口し、
前記フォトレジスト７をマスクにし、シリコン酸化膜６
をエッチングし、シリコン酸化膜６の一部に開口１１を
形成する。その後、開口１１に臨むＳＯＧ膜５をフッ酸
（ＨＦ）と純水（Ｈ2Ｏ）の混合液によりエッチングす
る。
り、シリコン酸化膜６を堆積した後、第１のフォトレジ
スト７を積層し、フォトリソグラフィー工程により、コ
ンタクト形成領域上にのみフォトレジスト７を開口し、
前記フォトレジスト７をマスクにし、シリコン酸化膜６
をエッチングし、シリコン酸化膜６の一部に開口１１を
形成する。その後、開口１１に臨むＳＯＧ膜５をフッ酸
（ＨＦ）と純水（Ｈ2Ｏ）の混合液によりエッチングす
る。
【００１３】このエッチングの際、ＳＯＧ膜５は、シリ
コン酸化膜６に比べエッチングレートが非常に大きいの
で、フッ酸と純水の混合比とエッチング時間を適当に選
べば、コンタクト開口部のＳＯＧ膜５のみがエッチング
される。
コン酸化膜６に比べエッチングレートが非常に大きいの
で、フッ酸と純水の混合比とエッチング時間を適当に選
べば、コンタクト開口部のＳＯＧ膜５のみがエッチング
される。
【００１４】次に図１（ｄ）において、段差被覆性の良
好なＣＶＤ装置を用い、シリコン酸化膜８を堆積する。
この際、ゲート電極幅に比べ、シリコン酸化膜６の幅が
大きいのでシリコン酸化膜８の堆積後は、コンタクト領
域上にボイド１２が発生する。さらにその後、図１
（ｅ）のように、第２のフォトレジスト９を塗布し、コ
ンタクトのリソグラフィーを行い、開口１３を設け、次
にコンタクト形成領域上のシリコン酸化膜８の一部をエ
ッチングすることにより、図１（ｆ）のようにコンタク
ト開口部１０を形成する。
好なＣＶＤ装置を用い、シリコン酸化膜８を堆積する。
この際、ゲート電極幅に比べ、シリコン酸化膜６の幅が
大きいのでシリコン酸化膜８の堆積後は、コンタクト領
域上にボイド１２が発生する。さらにその後、図１
（ｅ）のように、第２のフォトレジスト９を塗布し、コ
ンタクトのリソグラフィーを行い、開口１３を設け、次
にコンタクト形成領域上のシリコン酸化膜８の一部をエ
ッチングすることにより、図１（ｆ）のようにコンタク
ト開口部１０を形成する。
【００１５】このエッチングの際、コンタクト形成領域
には、ボイド１１が存在するのでエッチングすべき膜厚
は、コンタクト深さより薄く、したがってコンタクト露
光時に目合わせズレを生じてもゲート−コンタクト間の
絶縁が保たれ、コンタクトはセルフアラインで開口す
る。
には、ボイド１１が存在するのでエッチングすべき膜厚
は、コンタクト深さより薄く、したがってコンタクト露
光時に目合わせズレを生じてもゲート−コンタクト間の
絶縁が保たれ、コンタクトはセルフアラインで開口す
る。
【００１６】
【発明の効果】以上説明したように本発明によれば、平
坦な表面上でセルフアラインコンタクトを形成でき、ま
た、開口後も大きな段差が残らない。したがって、後工
程の露光，エッチングなどで発生する問題を減少するこ
とができ、したがって、製造の歩留りが向上する等の効
果がある。
坦な表面上でセルフアラインコンタクトを形成でき、ま
た、開口後も大きな段差が残らない。したがって、後工
程の露光，エッチングなどで発生する問題を減少するこ
とができ、したがって、製造の歩留りが向上する等の効
果がある。
【図１】本発明の一実施例で用いた工程手順を示した図
である。
である。
【図２】従来のセルフアラインコンタクト形成法の工程
手順を示した図である。
手順を示した図である。
１ シリコン基板 ２ シリコン酸化膜 ３ ゲート電極 ４ キャップシリコン酸化膜 ５ ＳＯＧ膜 ６ シリコン酸化膜 ７ 第１のフォトレジスト ８ シリコン酸化膜 ９ 第２のフォトレジスト １０ コンタクト開口部 １１ 開口 １２ ボイド １３ 開口
Claims (2)
- 【請求項１】 配線の積層構造と、第２の絶縁膜と、薄
膜と、第３の絶縁膜とを有し、コンタクト形成領域が開
口されたセルフアラインコンタクト構造であって、 配線の積層構造は、配線材料膜と、第１の絶縁膜とがコ
ンタクト形成領域をはさんで基板上に同一幅で形成され
たものであり、 第２の絶縁膜は、前記コンタクト形成領域を除いて前記
積層構造を埋設するものであり、 薄膜は、前記第２の絶縁膜と前記積層構造上にまたがっ
てその上面を覆い、コンタクト形成領域は除去されてい
るものであり、 第３の絶縁膜は、段差被覆性を有し、コンタクト形成領
域を除いて前記薄膜の上を覆うものであることを特徴と
するセルフアラインコンタクト構造。 - 【請求項２】 配線の形成工程と、絶縁膜埋込み工程
と、絶縁膜エッチング工程と、絶縁膜成膜工程と、コン
タクト開口工程とを有し、配線に隣接したコンタクト領
域へコンタクトを形成するセルフアラインコンタクトの
製造方法であって、 配線形成工程は、基板上に配線材料膜と、第１の絶縁膜
とを順次成膜し、次いで余分の第１の絶縁膜及び配線材
料膜を除去し、第１の絶縁膜と配線との積層構造の対を
同一幅でコンタクト形成領域に隣接して形成する工程で
あり、 絶縁膜埋込み工程は、第１の絶縁膜と配線との積層構造
間を基板上に成膜した第２の絶縁膜により埋込み、該積
層構造と第２の絶縁膜上をまたがって薄膜を成膜する工
程であり、 絶縁膜エッチング工程は、コンタクト形成領域上の前記
薄膜を、コンタクト領域より小さい寸法で開口してコン
タクト形成領域の前記第２の絶縁膜を選択的にエッチン
グ除去する工程であり、 絶縁膜成膜工程は、エッチング除去されたコンタクト形
成領域の空間上にオーバーハングさせて段差被覆性を有
する第３の絶縁膜を前記薄膜上に成膜する工程であり、 コンタクト開口工程は、コンタクト形成領域の前記第３
の絶縁膜を、前記薄膜とともにエッチング除去する工程
であることを特徴とするセルフアラインコンタクトの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20514092A JPH0653161A (ja) | 1992-07-31 | 1992-07-31 | セルフアラインコンタクト構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20514092A JPH0653161A (ja) | 1992-07-31 | 1992-07-31 | セルフアラインコンタクト構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653161A true JPH0653161A (ja) | 1994-02-25 |
Family
ID=16502088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20514092A Pending JPH0653161A (ja) | 1992-07-31 | 1992-07-31 | セルフアラインコンタクト構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653161A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014786A1 (fr) * | 1998-09-02 | 2000-03-16 | Tokyo Electron Limited | Procede de production d'un dispositif a semi-conducteur |
-
1992
- 1992-07-31 JP JP20514092A patent/JPH0653161A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014786A1 (fr) * | 1998-09-02 | 2000-03-16 | Tokyo Electron Limited | Procede de production d'un dispositif a semi-conducteur |
| US6737350B1 (en) | 1998-09-02 | 2004-05-18 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0653161A (ja) | セルフアラインコンタクト構造およびその製造方法 | |
| JPH0653160A (ja) | セルフアラインコンタクト形成法 | |
| JPH06342911A (ja) | 半導体装置の製造方法 | |
| KR100214534B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
| JPH04209534A (ja) | 半導体装置の製造方法 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| JP2616519B2 (ja) | 半導体装置の製造方法 | |
| JPH06104334A (ja) | 半導体装置 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3175307B2 (ja) | 半導体装置の製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| US6716720B2 (en) | Method for filling depressions on a semiconductor wafer | |
| JPH05343515A (ja) | 半導体装置及びその製造方法 | |
| KR100342394B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| KR0147770B1 (ko) | 반도체 장치 제조방법 | |
| JPH07135308A (ja) | 半導体装置の製造方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 | |
| JPS58147042A (ja) | 半導体装置の製造方法 | |
| JPH0661250A (ja) | 半導体装置の製造方法 | |
| JPH0697129A (ja) | 半導体装置の製造方法 | |
| KR20010058395A (ko) | 반도체소자의 격리영역 형성방법 |