JPH0647947A - 印字素子駆動装置の駆動方法 - Google Patents
印字素子駆動装置の駆動方法Info
- Publication number
- JPH0647947A JPH0647947A JP20484192A JP20484192A JPH0647947A JP H0647947 A JPH0647947 A JP H0647947A JP 20484192 A JP20484192 A JP 20484192A JP 20484192 A JP20484192 A JP 20484192A JP H0647947 A JPH0647947 A JP H0647947A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- print data
- clock pulse
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
Landscapes
- Electronic Switches (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 ラッチレス制御において、印字濃度を確保
し、しかもノイズ等の影響を受けにくい印字素子駆動方
法を提供する。 【構成】 １７２８個（ｎ個）の発熱素子１１-1、…、
１１-1728 、ドライブ素子１４-1、…、１４-1728 に対
し、８６４個（ｎ／２）の記憶セルを持つ、第１と第２
のシフトレジスタ１２、１３を備え、これら第１と第２
のシフトレジスタには、ビットシリアルな印字データＤ
Ｉを共通的に入力するとともに、クロックパルスＣＬＫ
１、ＣＬＫ２を選択的に与え、先ずクロックパルスＣＬ
Ｋ１で、８６４ビット分の印字データを第１のシフトレ
ジスタに記憶し、次にクロックパルスＣＬＫ２で残りの
８６４ビットの印字データを第２のシフトレジスタに記
憶する。
し、しかもノイズ等の影響を受けにくい印字素子駆動方
法を提供する。 【構成】 １７２８個（ｎ個）の発熱素子１１-1、…、
１１-1728 、ドライブ素子１４-1、…、１４-1728 に対
し、８６４個（ｎ／２）の記憶セルを持つ、第１と第２
のシフトレジスタ１２、１３を備え、これら第１と第２
のシフトレジスタには、ビットシリアルな印字データＤ
Ｉを共通的に入力するとともに、クロックパルスＣＬＫ
１、ＣＬＫ２を選択的に与え、先ずクロックパルスＣＬ
Ｋ１で、８６４ビット分の印字データを第１のシフトレ
ジスタに記憶し、次にクロックパルスＣＬＫ２で残りの
８６４ビットの印字データを第２のシフトレジスタに記
憶する。
Description
【０００１】
【産業上の利用分野】この発明はサーマルプリントヘッ
ド（サーマルヘッド）、ＬＥＤプリントヘッド等の印字
素子駆動装置の駆動方法に関する。
ド（サーマルヘッド）、ＬＥＤプリントヘッド等の印字
素子駆動装置の駆動方法に関する。
【０００２】
【従来の技術】サーマルヘッド等の印字素子駆動装置を
駆動するのに、いわゆるラッチレス制御の駆動方法があ
る。この種の駆動方法には、例えば図５に示すように、
ｎ個の発熱素子１-1、１-2、…、１-nに対し、ｎ個の記
憶セルＤ1 、Ｄ2 、…Ｄn を有するシフトレジスタ２
と、このシフトレジスタ２の各記憶セル出力とストロー
ブ信号ＳＴＢ１（反転）あるいはストローブ信号ＳＴＢ
２（反転）を入力に受けるドライブ素子３-1、３-2、
…、３-nからなる駆動回路が使用される。この駆動回路
では、先ずｎ個のクロックパルスＣＬＫがシフトレジス
タ２に加えられて、ｎビットのシリアル印字データＤＩ
が、シフトレジスタ２に記憶され、次にストローブ信号
ＳＴＢ１（反転）のオンで、ドライブ素子３-1、…、３
-n/2が動作し、発熱素子１-1、…、１-nが駆動され、さ
らに次のストローブ信号ＳＴＢ２（反転）のオンでドラ
イブ素子３-(n/2+1)、…、３-nが動作し、発熱素子１
-(n/2+1)、…、１-nが駆動される。
駆動するのに、いわゆるラッチレス制御の駆動方法があ
る。この種の駆動方法には、例えば図５に示すように、
ｎ個の発熱素子１-1、１-2、…、１-nに対し、ｎ個の記
憶セルＤ1 、Ｄ2 、…Ｄn を有するシフトレジスタ２
と、このシフトレジスタ２の各記憶セル出力とストロー
ブ信号ＳＴＢ１（反転）あるいはストローブ信号ＳＴＢ
２（反転）を入力に受けるドライブ素子３-1、３-2、
…、３-nからなる駆動回路が使用される。この駆動回路
では、先ずｎ個のクロックパルスＣＬＫがシフトレジス
タ２に加えられて、ｎビットのシリアル印字データＤＩ
が、シフトレジスタ２に記憶され、次にストローブ信号
ＳＴＢ１（反転）のオンで、ドライブ素子３-1、…、３
-n/2が動作し、発熱素子１-1、…、１-nが駆動され、さ
らに次のストローブ信号ＳＴＢ２（反転）のオンでドラ
イブ素子３-(n/2+1)、…、３-nが動作し、発熱素子１
-(n/2+1)、…、１-nが駆動される。
【０００３】なお、ｎは通常１０５６、２０４８といっ
た値であり、シフトレジスタ２及びドライブ素子３-1、
…、３-nは、１チップが６４ビット、９６ビット等のＩ
Ｃが複数個使用される。そのため、駆動すべきサーマル
ヘッドのドット数ｎを、使用されるＩＣのドット数Ｎで
割っても、割り切れない場合がある。この場合、従来
は、ドット数のＩＣをｍ個使用すると、端数が余るが、
（ｍ−１）個では、逆に足りないとすると、図６に示す
ようにｍ個のＩＣを使用してｍＮの記憶ビットセルを持
つシフトレジスタ２を構成し、ｍＮの記憶セルのうち、
端数の（ｍＮ−ｎ）個は、ドライブ素子をノンコンタク
ト、つまり、発熱素子に非接続とし、この記憶セルに
は、印字しないダミービットを入れていた。
た値であり、シフトレジスタ２及びドライブ素子３-1、
…、３-nは、１チップが６４ビット、９６ビット等のＩ
Ｃが複数個使用される。そのため、駆動すべきサーマル
ヘッドのドット数ｎを、使用されるＩＣのドット数Ｎで
割っても、割り切れない場合がある。この場合、従来
は、ドット数のＩＣをｍ個使用すると、端数が余るが、
（ｍ−１）個では、逆に足りないとすると、図６に示す
ようにｍ個のＩＣを使用してｍＮの記憶ビットセルを持
つシフトレジスタ２を構成し、ｍＮの記憶セルのうち、
端数の（ｍＮ−ｎ）個は、ドライブ素子をノンコンタク
ト、つまり、発熱素子に非接続とし、この記憶セルに
は、印字しないダミービットを入れていた。
【０００４】
【発明が解決しようとする課題】上記した従来のラッチ
レス制御の駆動方法は、図７に示すようにデータ転送時
間をストローブ信号オン時以外に設けている。これはス
トローブ信号オン時にデータ転送すると印字中に発熱ド
ットが変化してしまい、正常な印字ができないためであ
る。
レス制御の駆動方法は、図７に示すようにデータ転送時
間をストローブ信号オン時以外に設けている。これはス
トローブ信号オン時にデータ転送すると印字中に発熱ド
ットが変化してしまい、正常な印字ができないためであ
る。
【０００５】ところで、転送を含む１印字周期ＳＬＴ
は、通常１０ｍｍｓｅｃ程度とされる。この周期期間の
制約下では、データ転送時間をストローブ信号オン時以
外とすると、ストローブ信号オン時間をどうしても短く
せざるを得ない。しかし、印字濃度を確保するためにス
トローブ信号オン時間は、極力短くしないことが望まし
い。そこで、転送速度を従来（例えば１ＭＨＺ）から上
げる（例えば４ＭＨＺ）と、ノイズ等の影響も出て来る
という問題がある。
は、通常１０ｍｍｓｅｃ程度とされる。この周期期間の
制約下では、データ転送時間をストローブ信号オン時以
外とすると、ストローブ信号オン時間をどうしても短く
せざるを得ない。しかし、印字濃度を確保するためにス
トローブ信号オン時間は、極力短くしないことが望まし
い。そこで、転送速度を従来（例えば１ＭＨＺ）から上
げる（例えば４ＭＨＺ）と、ノイズ等の影響も出て来る
という問題がある。
【０００６】この発明は上記問題点に着目してなされた
ものであって、印字濃度を確保し、しかもノイズ等の影
響を受けにくい印字素子駆動装置の駆動方法を提供する
ことを目的としている。また、印字素子のドット数と、
ＩＣの個数配置で端数が出た場合、従来のように、一方
のストローブ信号側のＩＣにのみ、ノンコンタクト部を
設けたのでは、第１と第２のストローブ信号オン時のド
ライブ電流に差が生じ、印字濃度むらが生じるという問
題がある。
ものであって、印字濃度を確保し、しかもノイズ等の影
響を受けにくい印字素子駆動装置の駆動方法を提供する
ことを目的としている。また、印字素子のドット数と、
ＩＣの個数配置で端数が出た場合、従来のように、一方
のストローブ信号側のＩＣにのみ、ノンコンタクト部を
設けたのでは、第１と第２のストローブ信号オン時のド
ライブ電流に差が生じ、印字濃度むらが生じるという問
題がある。
【０００７】それゆえに、この発明は、印字濃度むらの
生じにくい印字素子駆動装置の駆動方法を提供すること
を第２の目的としている。
生じにくい印字素子駆動装置の駆動方法を提供すること
を第２の目的としている。
【０００８】
【課題を解決するための手段及び作用】この発明の請求
項１記載の印字素子駆動装置の駆動方法は、ｎ個の印字
素子と、クロックパルスによってシフトされ、ビットシ
リアルな印字データを記憶する少なくともｎ個の記憶セ
ルを有するシフトレジスタと、このシフトレジスタに記
憶される印字データに応じて、前記印字素子を駆動する
少なくともｎ個のドライブ素子とを備える印字素子駆動
装置において、前記シフトレジスタは、少なくともｎ／
２個の記憶セルを持つ第１と第２のシフトレジスタに分
割構成し、かつ、これら第１と第２のシフトレジスタに
は、ビットシリアルな印字データを共通的に入力すると
ともに、クロックパルスを選択的に入力可能に構成し、
第１の段階でクロックパルスを第１のシフトレジスタに
与えて、第１のシフトレジスタに少なくともｎ／２ビッ
トの印字データを記憶し、次の第２の段階でクロックパ
ルスを第２のシフトレジスタに与えて第２のシフトレジ
スタに少なくとも、ｎ／２ビットの印字データを記憶す
るようにしている。
項１記載の印字素子駆動装置の駆動方法は、ｎ個の印字
素子と、クロックパルスによってシフトされ、ビットシ
リアルな印字データを記憶する少なくともｎ個の記憶セ
ルを有するシフトレジスタと、このシフトレジスタに記
憶される印字データに応じて、前記印字素子を駆動する
少なくともｎ個のドライブ素子とを備える印字素子駆動
装置において、前記シフトレジスタは、少なくともｎ／
２個の記憶セルを持つ第１と第２のシフトレジスタに分
割構成し、かつ、これら第１と第２のシフトレジスタに
は、ビットシリアルな印字データを共通的に入力すると
ともに、クロックパルスを選択的に入力可能に構成し、
第１の段階でクロックパルスを第１のシフトレジスタに
与えて、第１のシフトレジスタに少なくともｎ／２ビッ
トの印字データを記憶し、次の第２の段階でクロックパ
ルスを第２のシフトレジスタに与えて第２のシフトレジ
スタに少なくとも、ｎ／２ビットの印字データを記憶す
るようにしている。
【０００９】この駆動方法では、先ず第１のシフトレジ
スタにクロックパルスを与えて、ｎ／２ビットの印字デ
ータを入力して記憶し、次に第２のシフトレジスタにク
ロックパルスを与えて、残りのｎ／２ビットの印字デー
タを入力して記憶する。そしてこの記憶動作に入ってい
る間に、第１のシフトレジスタに記憶されている印字デ
ータ分の印字動作を行う。印字データの記憶とストロー
ブ信号オンを重ねることができるので、ストローブ信号
オン期間を短くすることなく、それでいて、印字データ
の転送（入力）時間を、それほど速くする必要がない。
したがって、印字濃度を確保し、かつノイズの影響も受
けにくい。
スタにクロックパルスを与えて、ｎ／２ビットの印字デ
ータを入力して記憶し、次に第２のシフトレジスタにク
ロックパルスを与えて、残りのｎ／２ビットの印字デー
タを入力して記憶する。そしてこの記憶動作に入ってい
る間に、第１のシフトレジスタに記憶されている印字デ
ータ分の印字動作を行う。印字データの記憶とストロー
ブ信号オンを重ねることができるので、ストローブ信号
オン期間を短くすることなく、それでいて、印字データ
の転送（入力）時間を、それほど速くする必要がない。
したがって、印字濃度を確保し、かつノイズの影響も受
けにくい。
【００１０】この発明の請求項２記載の印字素子駆動装
置の駆動方法は、２ｎ個の印字素子と、クロックパルス
によってシフトされ、ビットシリアルな印字データを記
憶する少なくとも２ｎ個の記憶セルを有するシフトレジ
スタと、このシフトレジスタに記憶される印字データに
応じて、前記印字素子を駆動する少なくともｎ個のドラ
イブ素子とを備え、かつ前記シフトレジスタ及びドライ
ブ素子が、それぞれにＮ個の記憶セルからなるシフトレ
ジスタ及びＮ個のドライブ素子からなるｍ個のＩＣが使
用されて構成され、（ｍ−１）Ｎ＜ｎ＜ｍＮの関係にあ
る印字素子駆動装置において、前記ＩＣはｍ／２個ずつ
の２グループに分け、各グループのｍ／２個のシフトレ
ジスタはシリアルに接続して第１と第２のシフトレジス
タを形成し、第１のシフトレジスタの入力端から（ｍＮ
−ｎ）／２の記憶セルに対応するドライブ素子、及び第
２のシフトレジスタの出力側から（ｍＮ−ｎ）／２の記
憶セルに対応するドライブ素子を印字素子に非接続と
し、かつ前記第１と第２のシフトレジスタには、ビット
シリアルな印字データを共通的に入力するとともに、ク
ロックパルスを選択的に入力可能に構成し、第１の段階
でクロックパルスを第１のシフトレジスタに与えて、第
１のシフトレジスタにｎ／２ビットの印字データと（ｍ
Ｎ−ｎ）／２ビットのダミーデータを記憶し、次の第２
の段階でクロックパルスを第２のシフトレジスタに与え
て第２のシフトレジスタに（ｍＮ−ｎ）／２ビットのダ
ミーデータとｎ／２ビットの印字データを記憶するよう
にしている。
置の駆動方法は、２ｎ個の印字素子と、クロックパルス
によってシフトされ、ビットシリアルな印字データを記
憶する少なくとも２ｎ個の記憶セルを有するシフトレジ
スタと、このシフトレジスタに記憶される印字データに
応じて、前記印字素子を駆動する少なくともｎ個のドラ
イブ素子とを備え、かつ前記シフトレジスタ及びドライ
ブ素子が、それぞれにＮ個の記憶セルからなるシフトレ
ジスタ及びＮ個のドライブ素子からなるｍ個のＩＣが使
用されて構成され、（ｍ−１）Ｎ＜ｎ＜ｍＮの関係にあ
る印字素子駆動装置において、前記ＩＣはｍ／２個ずつ
の２グループに分け、各グループのｍ／２個のシフトレ
ジスタはシリアルに接続して第１と第２のシフトレジス
タを形成し、第１のシフトレジスタの入力端から（ｍＮ
−ｎ）／２の記憶セルに対応するドライブ素子、及び第
２のシフトレジスタの出力側から（ｍＮ−ｎ）／２の記
憶セルに対応するドライブ素子を印字素子に非接続と
し、かつ前記第１と第２のシフトレジスタには、ビット
シリアルな印字データを共通的に入力するとともに、ク
ロックパルスを選択的に入力可能に構成し、第１の段階
でクロックパルスを第１のシフトレジスタに与えて、第
１のシフトレジスタにｎ／２ビットの印字データと（ｍ
Ｎ−ｎ）／２ビットのダミーデータを記憶し、次の第２
の段階でクロックパルスを第２のシフトレジスタに与え
て第２のシフトレジスタに（ｍＮ−ｎ）／２ビットのダ
ミーデータとｎ／２ビットの印字データを記憶するよう
にしている。
【００１１】この駆動方法では、印字素子のドット数ｎ
と、ｍ個のＩＣによる接続可能なドット数ｍＮが合致し
ない場合、２グループに分けて第１と第２のシフトレジ
スタを形成するＩＣ群のうち、各グループの、それぞれ
に１個ずつ非接続部（ノンコンタクト）を持つＩＣを割
当てるので、ストローブ信号オン時のドライブ電流に大
きな差が出ず、印字濃度むらが起こりにくい。また、非
接続部を、印字ヘッドの中央部のＩＣに設けるので、印
字ヘッドの両端に、コネクタを設けるものにおいても、
両端に、非接続部を設ける場合に比し、ＩＣと印字素子
間の接続パターンの幅が、小さくなることはない。
と、ｍ個のＩＣによる接続可能なドット数ｍＮが合致し
ない場合、２グループに分けて第１と第２のシフトレジ
スタを形成するＩＣ群のうち、各グループの、それぞれ
に１個ずつ非接続部（ノンコンタクト）を持つＩＣを割
当てるので、ストローブ信号オン時のドライブ電流に大
きな差が出ず、印字濃度むらが起こりにくい。また、非
接続部を、印字ヘッドの中央部のＩＣに設けるので、印
字ヘッドの両端に、コネクタを設けるものにおいても、
両端に、非接続部を設ける場合に比し、ＩＣと印字素子
間の接続パターンの幅が、小さくなることはない。
【００１２】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図１は、この発明が実施されるサーマルヘ
ッド駆動回路の概略構成を示す回路図である。このサー
マルヘッド駆動回路は、１７２８個の発熱素子（印字素
子）１１-1、１１-2、…、１１-1728 と、８６４個の記
憶セルＤ1 、Ｄ2 、…、Ｄ86 4 がシリアルに接続されて
なる第１のシフトレジスタ１２と、８６４個の記憶セル
Ｄ864 、Ｄ865 、…、Ｄ1728がシリアルに接続されてな
る第２のシフトレジスタ１３と、各発熱素子１１-1、１
１-2、…、１１-1728 を個別にドライブするためのドラ
イブ素子１４-1、１４-2、…、１４-1728 とから構成さ
れている。
に説明する。図１は、この発明が実施されるサーマルヘ
ッド駆動回路の概略構成を示す回路図である。このサー
マルヘッド駆動回路は、１７２８個の発熱素子（印字素
子）１１-1、１１-2、…、１１-1728 と、８６４個の記
憶セルＤ1 、Ｄ2 、…、Ｄ86 4 がシリアルに接続されて
なる第１のシフトレジスタ１２と、８６４個の記憶セル
Ｄ864 、Ｄ865 、…、Ｄ1728がシリアルに接続されてな
る第２のシフトレジスタ１３と、各発熱素子１１-1、１
１-2、…、１１-1728 を個別にドライブするためのドラ
イブ素子１４-1、１４-2、…、１４-1728 とから構成さ
れている。
【００１３】この実施例回路は、Ａ４サイズ用の駆動回
路であり、第１と第２のシフトレジスタ１２、１３及び
ドライブ素子１４-1、１４-2、…、１４-1728 は、１チ
ップに９６ビットの記憶セルを持つシリアルシフトレジ
スタと９６ドット分のドライブ素子を内蔵する１８個の
ＩＣが使用されている。そして、９個のＩＣのシフトレ
ジスタが直列に接続されて、第１のシフトレジスタ１２
が形成され、他の残りの９個のＩＣのシフトレジスタが
直列に接続されて第２のシフトレジスタ１３が形成され
ている。これら第１と第２のシフトレジスタ１２、１３
の入力には、１系統の印字データＤＩが共通的に加えら
れている。しかし、第１のシフトレジスタ１２にはクロ
ックパルスＣＬＫ１が、第２のシフトレジスタ１３に
は、クロックパルスＣＬＫ２が、それぞれ、独立して加
えられるようになっている。ドライブ素子１４-1、１４
-2、…、１４-864には、ストローブ信号ＳＴＢ１（反
転）が、またドライブ素子１４-865、１４-866、…、１
４-1728にはストローブ信号ＳＴＢ２（反転）がそれぞ
れ、加えられるようになっている。
路であり、第１と第２のシフトレジスタ１２、１３及び
ドライブ素子１４-1、１４-2、…、１４-1728 は、１チ
ップに９６ビットの記憶セルを持つシリアルシフトレジ
スタと９６ドット分のドライブ素子を内蔵する１８個の
ＩＣが使用されている。そして、９個のＩＣのシフトレ
ジスタが直列に接続されて、第１のシフトレジスタ１２
が形成され、他の残りの９個のＩＣのシフトレジスタが
直列に接続されて第２のシフトレジスタ１３が形成され
ている。これら第１と第２のシフトレジスタ１２、１３
の入力には、１系統の印字データＤＩが共通的に加えら
れている。しかし、第１のシフトレジスタ１２にはクロ
ックパルスＣＬＫ１が、第２のシフトレジスタ１３に
は、クロックパルスＣＬＫ２が、それぞれ、独立して加
えられるようになっている。ドライブ素子１４-1、１４
-2、…、１４-864には、ストローブ信号ＳＴＢ１（反
転）が、またドライブ素子１４-865、１４-866、…、１
４-1728にはストローブ信号ＳＴＢ２（反転）がそれぞ
れ、加えられるようになっている。
【００１４】この実施例駆動回路において、印字データ
ＤＩの転送（入力）は、１７２８ドット分がシリアルに
順次行われる。頭初は８６４発分のクロックパルスＣＬ
Ｋ１が第１のシフトレジスタ１２に加えられ、８６４ド
ット分の印字データが第１のシフトレジスタ１２に記憶
される。この記憶完了で、今度は８６４発のクロックパ
ルスＣＬＫ２が第２のシフトレジスタ１３に加えられ、
残りの８６４ドット分の印字データが第２のシフトレジ
スタ１３に記憶される。
ＤＩの転送（入力）は、１７２８ドット分がシリアルに
順次行われる。頭初は８６４発分のクロックパルスＣＬ
Ｋ１が第１のシフトレジスタ１２に加えられ、８６４ド
ット分の印字データが第１のシフトレジスタ１２に記憶
される。この記憶完了で、今度は８６４発のクロックパ
ルスＣＬＫ２が第２のシフトレジスタ１３に加えられ、
残りの８６４ドット分の印字データが第２のシフトレジ
スタ１３に記憶される。
【００１５】この第２のシフトレジスタ１３への印字デ
ータの転送中に、ストローブ信号ＳＴＢ１（反転）がオ
ンされ、ドライブ素子１４-1、…１４-864が動作し、第
１のシフトレジスタ１２に記憶されている印字データに
応じ、発熱素子１１-1、…、１１-864が印字動作を行
う。さらに、次のクロックパルスＣＬＫ１の印加で、第
１のシフトレジスタ１２に、次の８６４ドット分の印字
データが入力され、記憶される。このタイミングでは、
ストローブ信号ＳＴＢ２（反転）がオンされ、第２のシ
フトレジスタ１３に、記憶されている印字データに応
じ、発熱素子１１-8 65、…、１１-1728 が印字動作を行
う（図４参照）。
ータの転送中に、ストローブ信号ＳＴＢ１（反転）がオ
ンされ、ドライブ素子１４-1、…１４-864が動作し、第
１のシフトレジスタ１２に記憶されている印字データに
応じ、発熱素子１１-1、…、１１-864が印字動作を行
う。さらに、次のクロックパルスＣＬＫ１の印加で、第
１のシフトレジスタ１２に、次の８６４ドット分の印字
データが入力され、記憶される。このタイミングでは、
ストローブ信号ＳＴＢ２（反転）がオンされ、第２のシ
フトレジスタ１３に、記憶されている印字データに応
じ、発熱素子１１-8 65、…、１１-1728 が印字動作を行
う（図４参照）。
【００１６】図２は、この発明が実施される他のサーマ
ルヘッド駆動回路の概略構成を示す回路図である。この
実施例は、Ｂ４サイズ用の駆動回路であり、２０４８個
の発熱素子２１-1、２１-2、…、２１-2048 と、１０５
６個の記憶セルＤ1 、Ｄ2 、…、Ｄ1056がシリアルに接
続されてなる第１のシフトレジスタ２２と、１０５６個
の記憶セルＤ1057、Ｄ1058、…Ｄ2112がシリアルに接続
されてなる第２のシフトレジスタ２３と、発熱素子をド
ライブするためのドライブ素子２４-1、２４-2、…、２
４-2112 とから構成されている。
ルヘッド駆動回路の概略構成を示す回路図である。この
実施例は、Ｂ４サイズ用の駆動回路であり、２０４８個
の発熱素子２１-1、２１-2、…、２１-2048 と、１０５
６個の記憶セルＤ1 、Ｄ2 、…、Ｄ1056がシリアルに接
続されてなる第１のシフトレジスタ２２と、１０５６個
の記憶セルＤ1057、Ｄ1058、…Ｄ2112がシリアルに接続
されてなる第２のシフトレジスタ２３と、発熱素子をド
ライブするためのドライブ素子２４-1、２４-2、…、２
４-2112 とから構成されている。
【００１７】この実施例回路では、第１と第２のシフト
レジスタ２２、２３及びドライブ素子２４-1、２４-2、
…、２４-2112 は、１チップ９６ドット分の記憶セルを
持つシフトレジスタと、９６ドット分のドライブ素子を
内蔵する２２個のＩＣが使用されている。もっとも、Ｂ
４サイズは、２０４８ドットであり、これをドライブす
るために９６ドットのＩＣを２２個使用すると、２１１
２−２０４８＝６４ドット分の余りができる。これを、
従来のように、一方のストローブ信号オン時に１１個の
ＩＣは全ピン使用で１０５６ドット、他方のストローブ
信号オン時に、１１個のＩＣのうち、１個の６４ピンを
ノンコンタクトで、９９２ドットとすると、アンバラン
スとなり、濃度印字むらを生じる原因となる。
レジスタ２２、２３及びドライブ素子２４-1、２４-2、
…、２４-2112 は、１チップ９６ドット分の記憶セルを
持つシフトレジスタと、９６ドット分のドライブ素子を
内蔵する２２個のＩＣが使用されている。もっとも、Ｂ
４サイズは、２０４８ドットであり、これをドライブす
るために９６ドットのＩＣを２２個使用すると、２１１
２−２０４８＝６４ドット分の余りができる。これを、
従来のように、一方のストローブ信号オン時に１１個の
ＩＣは全ピン使用で１０５６ドット、他方のストローブ
信号オン時に、１１個のＩＣのうち、１個の６４ピンを
ノンコンタクトで、９９２ドットとすると、アンバラン
スとなり、濃度印字むらを生じる原因となる。
【００１８】それゆえ、この実施例では、第１のシフト
レジスタ２２等を構成する１１個のＩＣのうち、最入力
側の１個のＩＣの、入力側３２ドット分のドライブ素子
１４ -1025 、…、１４-1056 と、第２のシフトレジスタ
２３等を構成する１１個のＩＣのうち、最出力側の１個
のＩＣの出力側３２ドット分のドライブ素子１
４-105 7 、…、１４-1088 とを、発熱素子に非接続、つ
まりオープンとしている。
レジスタ２２等を構成する１１個のＩＣのうち、最入力
側の１個のＩＣの、入力側３２ドット分のドライブ素子
１４ -1025 、…、１４-1056 と、第２のシフトレジスタ
２３等を構成する１１個のＩＣのうち、最出力側の１個
のＩＣの出力側３２ドット分のドライブ素子１
４-105 7 、…、１４-1088 とを、発熱素子に非接続、つ
まりオープンとしている。
【００１９】この実施例駆動回路において、印字データ
ＤＩの転送は、２１１２ビット分が順次行われる。最初
の１０２４ビットが真の印字データ、次に３２ビット＋
３２ビットのダミーデータ、最後に１０２４ビットの真
の印字データとなる。頭初は、１０５６発分のクロック
パルスＣＬＫ１で、第１のシフトレジスタ２２に印字デ
ータと３２ビットのダミーデータが記憶される。次にク
ロックパルスの切替で、１０５６発分のクロックパルス
ＣＬＫ２の印加で、第２のシフトレジスタ２３に３２ビ
ットのダミーデータと印字データが記憶される。
ＤＩの転送は、２１１２ビット分が順次行われる。最初
の１０２４ビットが真の印字データ、次に３２ビット＋
３２ビットのダミーデータ、最後に１０２４ビットの真
の印字データとなる。頭初は、１０５６発分のクロック
パルスＣＬＫ１で、第１のシフトレジスタ２２に印字デ
ータと３２ビットのダミーデータが記憶される。次にク
ロックパルスの切替で、１０５６発分のクロックパルス
ＣＬＫ２の印加で、第２のシフトレジスタ２３に３２ビ
ットのダミーデータと印字データが記憶される。
【００２０】この第２のシフトレジスタ２３へのデータ
の転送中に、ストローブ信号ＳＴＢ１（反転）がオンさ
れ、発熱素子２１-1、…、２１-1024 が接続されたドラ
イブ素子２４-1、…、２４-1024 が動作し、第１のシフ
トレジスタ２２に記憶されている印字データに応じ、発
熱素子２１-1、…、２１-1024 が印字動作を行う。この
実施例によれば、第１のシフトレジスタへの印字データ
記憶から第２のシフトレジスタへの印字データ記憶を、
データ分割して行うために、クロックパルスを切替えて
いるが、分割境界線に、３２ドット＋３２ドットの空白
部を設けているので、切替に必要な時間を得ることがで
きる。
の転送中に、ストローブ信号ＳＴＢ１（反転）がオンさ
れ、発熱素子２１-1、…、２１-1024 が接続されたドラ
イブ素子２４-1、…、２４-1024 が動作し、第１のシフ
トレジスタ２２に記憶されている印字データに応じ、発
熱素子２１-1、…、２１-1024 が印字動作を行う。この
実施例によれば、第１のシフトレジスタへの印字データ
記憶から第２のシフトレジスタへの印字データ記憶を、
データ分割して行うために、クロックパルスを切替えて
いるが、分割境界線に、３２ドット＋３２ドットの空白
部を設けているので、切替に必要な時間を得ることがで
きる。
【００２１】また、一般に、図３に示すように、両端に
ピンコネクタ３１を設けるタイプのサーマルヘッド３２
において、発熱素子（列）３３とＩＣ３４間を接続する
接続パターン３５と、ＩＣ３４となす角度θが、接続パ
ターン３５の各個別ラインの幅に大きく影響する。各個
別ライン幅は、大きい程好ましい。しかしながら、ノン
コンタクト部を図３のａのように、端部のＩＣ３４に設
けると、角度θがより、小さくなり、接続パターン３５
の各ラインの幅が小さくなる。これに代え、この実施例
の駆動回路を適用すると、図３のｂのように、中央部の
ＩＣ３４にノンコンタクト部を設けるので、角度θを大
きく取ることができ、その分、各ライン幅の大きいもの
を得ることができる。
ピンコネクタ３１を設けるタイプのサーマルヘッド３２
において、発熱素子（列）３３とＩＣ３４間を接続する
接続パターン３５と、ＩＣ３４となす角度θが、接続パ
ターン３５の各個別ラインの幅に大きく影響する。各個
別ライン幅は、大きい程好ましい。しかしながら、ノン
コンタクト部を図３のａのように、端部のＩＣ３４に設
けると、角度θがより、小さくなり、接続パターン３５
の各ラインの幅が小さくなる。これに代え、この実施例
の駆動回路を適用すると、図３のｂのように、中央部の
ＩＣ３４にノンコンタクト部を設けるので、角度θを大
きく取ることができ、その分、各ライン幅の大きいもの
を得ることができる。
【００２２】
【発明の効果】請求項１記載の発明によれば、印字デー
タ記憶用のシフトレジスタを、少なくともｎ／２個の記
憶セルを持つ第１と第２のシフトレジスタに分割構成
し、かつ、これら第１と第２のシフトレジスタには、ビ
ットシリアルな印字データを共通的に入力するととも
に、クロックパルスを選択的に入力可能に構成し、第１
の段階でクロックパルスを第１のシフトレジスタに与え
て、第１のシフトレジスタに少なくともｎ／２ビットの
印字データを記憶し、次の第２の段階でクロックパルス
を第２のシフトレジスタに与えて、第２のシフトレジス
タに少なくともｎ／２ビットの印字データを記憶するよ
うにしたので、一方のストローブ信号オン時に、他方の
シフトレジスタに印字データを転送（入力）することが
でき、その分、ストローブ信号のオン幅を短くすること
なく、印字データの転送周期を速くする必要がないの
で、印字濃度を確保し、それでいてノイズの影響を受け
ることもない。
タ記憶用のシフトレジスタを、少なくともｎ／２個の記
憶セルを持つ第１と第２のシフトレジスタに分割構成
し、かつ、これら第１と第２のシフトレジスタには、ビ
ットシリアルな印字データを共通的に入力するととも
に、クロックパルスを選択的に入力可能に構成し、第１
の段階でクロックパルスを第１のシフトレジスタに与え
て、第１のシフトレジスタに少なくともｎ／２ビットの
印字データを記憶し、次の第２の段階でクロックパルス
を第２のシフトレジスタに与えて、第２のシフトレジス
タに少なくともｎ／２ビットの印字データを記憶するよ
うにしたので、一方のストローブ信号オン時に、他方の
シフトレジスタに印字データを転送（入力）することが
でき、その分、ストローブ信号のオン幅を短くすること
なく、印字データの転送周期を速くする必要がないの
で、印字濃度を確保し、それでいてノイズの影響を受け
ることもない。
【００２３】また、請求項２記載の発明によれば、ＩＣ
の印字素子に対する非接続部を、ヘッドの左右に対し、
等しくなるように分割しているので、印字素子に流れる
電流がほぼ等しくなり、印字濃度むらを生じることがな
い。また、ヘッド基板の中央部分に、非接続部が来るよ
うにしているので、印字素子とＩＣ間の各接続パターン
の幅を広く保つことができる。
の印字素子に対する非接続部を、ヘッドの左右に対し、
等しくなるように分割しているので、印字素子に流れる
電流がほぼ等しくなり、印字濃度むらを生じることがな
い。また、ヘッド基板の中央部分に、非接続部が来るよ
うにしているので、印字素子とＩＣ間の各接続パターン
の幅を広く保つことができる。
【図１】この発明が実施されるサーマルヘッド駆動回路
の概略構成を示す回路図である。
の概略構成を示す回路図である。
【図２】この発明が実施される他のサーマルヘッド駆動
回路の概略構成を示す回路図である。
回路の概略構成を示す回路図である。
【図３】同サーマルヘッド駆動回路のＩＣの非接続部の
位置を説明する図である。
位置を説明する図である。
【図４】図１のサーマルヘッド駆動回路の動作を説明す
るためのタイムチャートである。
るためのタイムチャートである。
【図５】従来のラッチレス制御のサーマルヘッド駆動回
路側の概略構成を示す回路図である。
路側の概略構成を示す回路図である。
【図６】従来のラッチレス制御の他のサーマルヘッド駆
動回路側を示す回路図である。
動回路側を示す回路図である。
【図７】従来のサーマルヘッド駆動回路の動作を説明す
るためのタイムチャートである。
るためのタイムチャートである。
１１-1、…、１１-1728 発熱素子 １２ 第１のシフトレジスタ １３ 第２のシフトレジスタ １４-1、…、１４-1728 ドライブ素子 ＤＩ 印字データ ＣＬＫ１、ＣＬＫ２ クロックパルス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 2/455 Ｈ０４Ｎ 1/032 Ｄ 9070−5Ｃ 1/036 Ａ 9070−5Ｃ
Claims (2)
- 【請求項１】ｎ個の印字素子と、クロックパルスによっ
てシフトされ、ビットシリアルな印字データを記憶する
少なくともｎ個の記憶セルを有するシフトレジスタと、
このシフトレジスタに記憶される印字データに応じて、
前記印字素子を駆動する少なくともｎ個のドライブ素子
とを備える印字素子駆動装置において、 前記シフトレジスタは、少なくともｎ／２個の記憶セル
を持つ第１と第２のシフトレジスタに分割構成し、か
つ、これら第１と第２のシフトレジスタには、ビットシ
リアルな印字データを共通的に入力するとともに、クロ
ックパルスを選択的に入力可能に構成し、第１の段階で
クロックパルスを第１のシフトレジスタに与えて、第１
のシフトレジスタに少なくともｎ／２ビットの印字デー
タを記憶し、次の第２の段階でクロックパルスを第２の
シフトレジスタに与えて第２のシフトレジスタに少なく
ともｎ／２ビットの印字データを記憶するようにしたこ
とを特徴とする印字素子駆動装置の駆動方法。 - 【請求項２】ｎ個の印字素子と、クロックパルスによっ
てシフトされ、ビットシリアルな印字データを記憶する
少なくともｎ個の記憶セルを有するシフトレジスタと、
このシフトレジスタに記憶される印字データに応じて、
前記印字素子を駆動する少なくとも２ｎ個のドライブ素
子とを備え、かつ前記シフトレジスタ及びドライブ素子
が、それぞれにＮ個の記憶セルからなるシフトレジスタ
及びＮ個のドライブ素子からなるｍ個のＩＣが使用され
て構成され、（ｍ−１）Ｎ＜ｎ＜ｍＮの関係にある印字
素子駆動装置において、 前記ＩＣはｍ／２個ずつの２グループに分け、各グルー
プのｍ／２個のシフトレジスタはシリアルに接続して第
１と第２のシフトレジスタを形成し、第１のシフトレジ
スタの入力端から（ｍＮ−ｎ）／２の記憶セルに対応す
るドライブ素子、及び第２のシフトレジスタの出力側か
ら（ｍＮ−ｎ）／２の記憶セルに対応するドライブ素子
を印字素子に非接続とし、かつ前記第１と第２のシフト
レジスタには、ビットシリアルな印字データを共通的に
入力するとともに、クロックパルスを選択的に入力可能
に構成し、第１の段階でクロックパルスを第１のシフト
レジスタに与えて、第１のシフトレジスタにｎ／２ビッ
トの印字データと（ｍＮ−ｎ）／２ビットのダミーデー
タを記憶し、次の第２の段階でクロックパルスを第２の
シフトレジスタに与えて第２のシフトレジスタに（ｍＮ
−ｎ）／２ビットのダミーデータとｎ／２ビットの印字
データを記憶するようにしたことを特徴とする印字素子
駆動装置の駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20484192A JP3091324B2 (ja) | 1992-07-31 | 1992-07-31 | 印字素子駆動装置の駆動方法 |
| US08/086,501 US5488403A (en) | 1992-07-31 | 1993-07-01 | Printing element drive device having separately operating shift registers |
| TW082105507A TW219414B (en) | 1992-07-31 | 1993-07-10 | Printing element drive device having separately operating shift registers |
| DE4324313A DE4324313A1 (de) | 1992-07-31 | 1993-07-20 | Druckelement-Ansteuereinrichtung |
| FR9309430A FR2694234B1 (fr) | 1992-07-31 | 1993-07-30 | Dispositif d'attaque d'elements d'impression equipe de registres a decalage fonctionnant separement. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20484192A JP3091324B2 (ja) | 1992-07-31 | 1992-07-31 | 印字素子駆動装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0647947A true JPH0647947A (ja) | 1994-02-22 |
| JP3091324B2 JP3091324B2 (ja) | 2000-09-25 |
Family
ID=16497282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20484192A Expired - Fee Related JP3091324B2 (ja) | 1992-07-31 | 1992-07-31 | 印字素子駆動装置の駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5488403A (ja) |
| JP (1) | JP3091324B2 (ja) |
| DE (1) | DE4324313A1 (ja) |
| FR (1) | FR2694234B1 (ja) |
| TW (1) | TW219414B (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU567487B2 (en) * | 1982-01-25 | 1987-11-26 | Sony Corporation | Thermal printer |
| JPS5910073A (ja) * | 1982-07-09 | 1984-01-19 | Canon Inc | 記録装置 |
| JPS5964965A (ja) * | 1982-10-05 | 1984-04-13 | Sanyo Electric Co Ltd | サ−マルヘツド駆動方法 |
| US4689694A (en) * | 1983-01-12 | 1987-08-25 | Canon Kabushiki Kaisha | Image recording apparatus utilizing linearly arranged recording elements |
| JPS6072756A (ja) * | 1983-09-30 | 1985-04-24 | Ishida Scales Mfg Co Ltd | 発熱ヘツドの制御回路 |
| US4824266A (en) * | 1985-12-27 | 1989-04-25 | Kanzaki Paper Mgb. Co., Ltd | Apparatus and method for storing regular and irregular characters |
-
1992
- 1992-07-31 JP JP20484192A patent/JP3091324B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-01 US US08/086,501 patent/US5488403A/en not_active Expired - Lifetime
- 1993-07-10 TW TW082105507A patent/TW219414B/zh active
- 1993-07-20 DE DE4324313A patent/DE4324313A1/de not_active Ceased
- 1993-07-30 FR FR9309430A patent/FR2694234B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3091324B2 (ja) | 2000-09-25 |
| FR2694234B1 (fr) | 1995-12-22 |
| FR2694234A1 (fr) | 1994-02-04 |
| US5488403A (en) | 1996-01-30 |
| DE4324313A1 (de) | 1994-02-10 |
| TW219414B (en) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3788862B2 (ja) | プリンタヘッド駆動装置 | |
| EP0138493B1 (en) | Printer | |
| EP0113250B1 (en) | A thermal head | |
| JPH0647947A (ja) | 印字素子駆動装置の駆動方法 | |
| JPS5812776A (ja) | サ−マルヘツド駆動方法 | |
| JP2001088345A (ja) | 光プリントヘッド | |
| JP3357811B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2772170B2 (ja) | サーマルヘッド駆動回路及び印字装置 | |
| US5233365A (en) | Dot-matrix printer having interchangeable line head and moving head technologies | |
| JP2953633B2 (ja) | 論理ｉｃ試験機用テストベクタ発生器 | |
| JPH0834140A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JP2817933B2 (ja) | インクジェット記録装置 | |
| JPH0331564Y2 (ja) | ||
| JPH01232072A (ja) | ライン状並列負荷の駆動装置 | |
| US6480215B1 (en) | Control device for thermal printer head and printer using the same | |
| JP2619521B2 (ja) | ドット印刷ヘッドの分割駆動方法 | |
| JPS6054560A (ja) | 熱記録ヘッド制御回路 | |
| JPH0834138A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JPH08300711A (ja) | ラインヘッドへの多階調データ入力方法 | |
| JPH04197653A (ja) | サーマルヘッド | |
| JPH02214673A (ja) | 熱履歴制御ｌｓｉ | |
| JP3080792B2 (ja) | Ｌｅｄ駆動回路及びｌｅｄプリントヘッド | |
| JPS62211160A (ja) | サ−マルプリンタ | |
| JPH05330144A (ja) | ドットデータ用駆動回路 | |
| JPS6325059A (ja) | サ−マルヘツド駆動方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |