JPH0644606B2 - ポリシリコンヒューズｒｏｍの製造方法 - Google Patents
ポリシリコンヒューズｒｏｍの製造方法Info
- Publication number
- JPH0644606B2 JPH0644606B2 JP7993782A JP7993782A JPH0644606B2 JP H0644606 B2 JPH0644606 B2 JP H0644606B2 JP 7993782 A JP7993782 A JP 7993782A JP 7993782 A JP7993782 A JP 7993782A JP H0644606 B2 JPH0644606 B2 JP H0644606B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polysilicon layer
- film
- polysilicon
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 本発明は、半導体メモリの欠陥救済技術およびプログラ
マブルＲＯＭに関し、特にその中心部分となるポリシリ
コンヒユーズＲＯＭに関し、プログラムが容易でかつ信
頼性の良い製造方法に関する。
マブルＲＯＭに関し、特にその中心部分となるポリシリ
コンヒユーズＲＯＭに関し、プログラムが容易でかつ信
頼性の良い製造方法に関する。
ポリシリコンを電気的に切断する言わゆるヒユーズＲＯ
Ｍとして使用する場合、切断を低電流で容易に行うため
には、ヒユーズＲＯＭの上部絶縁膜を除去するいわゆる
開口が必要である。この理由は、ポリシリコンは過大電
流により溶解して切断に到るものであり、上部絶縁膜
は、密にポリシリコンを覆つているためこの溶解および
切断を妨げるためである。第１図は、従来の開口法によ
るヒユーズ部の開口状態を示したものである （Redundancy … Solution for the 80′s,Intel Memor
y Products Division）。本方法は、最終工程（いわゆ
るPadマスク）だけで開口するものである。
Ｍとして使用する場合、切断を低電流で容易に行うため
には、ヒユーズＲＯＭの上部絶縁膜を除去するいわゆる
開口が必要である。この理由は、ポリシリコンは過大電
流により溶解して切断に到るものであり、上部絶縁膜
は、密にポリシリコンを覆つているためこの溶解および
切断を妨げるためである。第１図は、従来の開口法によ
るヒユーズ部の開口状態を示したものである （Redundancy … Solution for the 80′s,Intel Memor
y Products Division）。本方法は、最終工程（いわゆ
るPadマスク）だけで開口するものである。
すなわち、Ｓｉ基板１の上に絶縁膜２を介してポリシリ
コン層３を設け、これを配線などからの不純物のゲツタ
となるリンを高濃度に含むリンガラス（Phospho silica
te glass,以下PSGと略す）膜よりなる層間絶縁膜５で覆
い、アルミ等の金属で必要な電極６を設ける。次にフア
イナルパツシベーシヨン膜７を設ける。そして最終工程
でヒユーズ部の上に開口部８を設ける。ところが、この
構造ではリン濃度の高いＰＳＧ膜５がオーバーコートな
しで露出している。この結果水分の樹脂パッケージ通過
によってＰＳＧに生成されるリン酸（Ｈ３ＰＯ３）がＡ
ｌと反応してＡｌ電極が腐食され、電極の断線の危険が
増し、信頼性上重大な問題となる。
コン層３を設け、これを配線などからの不純物のゲツタ
となるリンを高濃度に含むリンガラス（Phospho silica
te glass,以下PSGと略す）膜よりなる層間絶縁膜５で覆
い、アルミ等の金属で必要な電極６を設ける。次にフア
イナルパツシベーシヨン膜７を設ける。そして最終工程
でヒユーズ部の上に開口部８を設ける。ところが、この
構造ではリン濃度の高いＰＳＧ膜５がオーバーコートな
しで露出している。この結果水分の樹脂パッケージ通過
によってＰＳＧに生成されるリン酸（Ｈ３ＰＯ３）がＡ
ｌと反応してＡｌ電極が腐食され、電極の断線の危険が
増し、信頼性上重大な問題となる。
本発明の目的は、上記信頼性上の欠点を解消しかつプロ
グラム（切断）が容易なポリシリコンヒユーズＲＯＭの
製造方法を提案することを目的とする。
グラム（切断）が容易なポリシリコンヒユーズＲＯＭの
製造方法を提案することを目的とする。
前記信頼性上の問題を解決するには、開口状態に於いて
も、フアイナルパツシベーシヨン膜がＰＳＧを完全に覆
う構造にする必要がある。単純に考えると大きくＰＳＧ
を除去しその後でＡｌの電極、フアイナルパツシベーシ
ヨン膜を形成し、先のＰＳＧの開口より小さい開口部を
フアイナルパツシベーシヨン膜に設ければよい。しかし
ながらこの方法では、ＰＳＧの開口工程の後のＡｌエツ
チング時にポリシリコンがエツチングされて消失する問
題がある。本発明はこの問題を予めポリシリコン自体を
酸化しておき、できた酸化膜をＡｌエツチング時にポリ
シリコンがエツチングされるのを防ぐストツパーとする
ことにより解決した。
も、フアイナルパツシベーシヨン膜がＰＳＧを完全に覆
う構造にする必要がある。単純に考えると大きくＰＳＧ
を除去しその後でＡｌの電極、フアイナルパツシベーシ
ヨン膜を形成し、先のＰＳＧの開口より小さい開口部を
フアイナルパツシベーシヨン膜に設ければよい。しかし
ながらこの方法では、ＰＳＧの開口工程の後のＡｌエツ
チング時にポリシリコンがエツチングされて消失する問
題がある。本発明はこの問題を予めポリシリコン自体を
酸化しておき、できた酸化膜をＡｌエツチング時にポリ
シリコンがエツチングされるのを防ぐストツパーとする
ことにより解決した。
第２図に本発明の原理的な参考例を示す。第３図にその
製造方法を示す。第２図で明らかなように本発明の特長
は、開口部８においてＰＳＧ膜５は完全にフアイナルパ
ツシベーシヨン膜７で被覆されており外部への露出がな
い点にある。以下第３図に参照して製造方法を詳述す
る。
製造方法を示す。第２図で明らかなように本発明の特長
は、開口部８においてＰＳＧ膜５は完全にフアイナルパ
ツシベーシヨン膜７で被覆されており外部への露出がな
い点にある。以下第３図に参照して製造方法を詳述す
る。
(a) Ｓｉ基板１上に絶縁膜２を形成し、ポリシリコン
３を被着し所望の形状にパターニングする。その後該ポ
リシリコン層３を酸化し比較的厚い酸化膜４を形成す
る。
３を被着し所望の形状にパターニングする。その後該ポ
リシリコン層３を酸化し比較的厚い酸化膜４を形成す
る。
(b) ポリシリコン３に電極（Ａｌなど）６を接着する
部分９の酸化膜４をマスク（ＭＣＮＴ）を用いて除去す
る。しかし開口部８の酸化膜は除去しない。
部分９の酸化膜４をマスク（ＭＣＮＴ）を用いて除去す
る。しかし開口部８の酸化膜は除去しない。
(c) ＰＳＧ５（層間絶縁膜）を被着し、電極６との接
触部９と開口部８のＰＳＧをマスク（ＣＯＮＴ）により
除去する。
触部９と開口部８のＰＳＧをマスク（ＣＯＮＴ）により
除去する。
(d) 電極６を被着する。
(e) 電極６をマスクを用いてパターニングする。この
際Ａｌの残査を完全に取り去るためいわゆるオーバエツ
チを行うが、通常使われているドライエツチの場合Ａｌ
とポリシリコンのエツチレート比が を選択比が小さいのに比べ、ＡｌとＳｉＯ２とのエツチ
レート比は と大きく、Ａｌのオーバエツチに対してＳｉＯ２がエツ
チングのストツパーとなり、ポリシリコンは完全に保護
される。酸化膜４がない場合例えば３０％のＡｌオーバ
エツチ、Ａｌ膜厚が８０００ű１０００Åでは最悪１
７００Åポリシリコンは削られる。更にエツチレート自
体の変動幅を考慮すると、ポリシリコンのエツチング量
は２０００Å以上となり実用に耐えない。
際Ａｌの残査を完全に取り去るためいわゆるオーバエツ
チを行うが、通常使われているドライエツチの場合Ａｌ
とポリシリコンのエツチレート比が を選択比が小さいのに比べ、ＡｌとＳｉＯ２とのエツチ
レート比は と大きく、Ａｌのオーバエツチに対してＳｉＯ２がエツ
チングのストツパーとなり、ポリシリコンは完全に保護
される。酸化膜４がない場合例えば３０％のＡｌオーバ
エツチ、Ａｌ膜厚が８０００ű１０００Åでは最悪１
７００Åポリシリコンは削られる。更にエツチレート自
体の変動幅を考慮すると、ポリシリコンのエツチング量
は２０００Å以上となり実用に耐えない。
(f) フアイナルパツシベーシヨン膜７を被着する。こ
のあと、マスク（ＳＩＬ）により開口部８のフアイナル
パツシベーシヨン膜の除去を行う。このマスク１０の穴
は、第４図に示すように開口部８のＰＳＧを除去したマ
スク１１（ＣＯＮＴ）の穴よりも小さくし、その内側に
位置合せしておけば、開口部８にＰＳＧの露出部分をな
くすことができる。
のあと、マスク（ＳＩＬ）により開口部８のフアイナル
パツシベーシヨン膜の除去を行う。このマスク１０の穴
は、第４図に示すように開口部８のＰＳＧを除去したマ
スク１１（ＣＯＮＴ）の穴よりも小さくし、その内側に
位置合せしておけば、開口部８にＰＳＧの露出部分をな
くすことができる。
第５図は、本発明の一つの実施例である。第２図との相
違点は、開口部８においてポリシリコン上の酸化膜４を
残している点にある。ポリシリコンヒユーズＲＯＭの切
断を主に妨げているものは、厚いフアイナルパツシベー
シヨン膜７とＰＳＧ５が主であり上記２つの絶縁膜を除
去しておけば、酸化膜４があつても十分良好な切断特性
が得られる。第６図に実験結果を示す。Ａは開口なしの
場合で切断率１００％にするには４５ｍＡの電流を必要
とする。一方Ｂはフアイナルパツシベーシヨン７とＰＳ
Ｇ５を除去した場合で約２１ｍＡと開口なしに比べ約１
／２の電流でよい。Ｃは更にポリシリコン上の酸化膜４
まで除去したもので１８〜１９ｍＡとＢよりやや小さく
なるが差は大きくない。酸化膜４を残す利点は１）開口
時のエツチング時間が短縮できる（約１／２）２）ポリ
シリコンが酸化膜で覆われているため、組立・検査時に
ポリシリコンに傷が入るのを妨げることなどである。
違点は、開口部８においてポリシリコン上の酸化膜４を
残している点にある。ポリシリコンヒユーズＲＯＭの切
断を主に妨げているものは、厚いフアイナルパツシベー
シヨン膜７とＰＳＧ５が主であり上記２つの絶縁膜を除
去しておけば、酸化膜４があつても十分良好な切断特性
が得られる。第６図に実験結果を示す。Ａは開口なしの
場合で切断率１００％にするには４５ｍＡの電流を必要
とする。一方Ｂはフアイナルパツシベーシヨン７とＰＳ
Ｇ５を除去した場合で約２１ｍＡと開口なしに比べ約１
／２の電流でよい。Ｃは更にポリシリコン上の酸化膜４
まで除去したもので１８〜１９ｍＡとＢよりやや小さく
なるが差は大きくない。酸化膜４を残す利点は１）開口
時のエツチング時間が短縮できる（約１／２）２）ポリ
シリコンが酸化膜で覆われているため、組立・検査時に
ポリシリコンに傷が入るのを妨げることなどである。
第７図は本発明の他の実施例を示す。第８図にその製造
方法を示す。本発明は、本質的には酸化膜４をＡｌエツ
チング時のポリシリコン３エツチングのストツパーとす
る第２図と変わりはないが、必要とするマスク数の低減
を目的としたものである。以下第８図を参照して詳しく
説明する。
方法を示す。本発明は、本質的には酸化膜４をＡｌエツ
チング時のポリシリコン３エツチングのストツパーとす
る第２図と変わりはないが、必要とするマスク数の低減
を目的としたものである。以下第８図を参照して詳しく
説明する。
(a′) Ｓｉ基板１上に絶縁膜２を形成し、ポリシリコ
ン３を被着し所望の形状にパターニングする。その後該
ポリシリコン３を酸化し比較的厚い酸化膜４を形成す
る。本工程は、第３図(a)と同一である。
ン３を被着し所望の形状にパターニングする。その後該
ポリシリコン３を酸化し比較的厚い酸化膜４を形成す
る。本工程は、第３図(a)と同一である。
(b′)、第２層目のポリシリコン１０を被着しパターニ
ングする。開口部８には該ポリシリコンを残す。本方法
では、電極６とポリシリコン３の接触部９の酸化膜４の
除去は不要でマスク（ＭＣＮＴ）を省略できる。電極６
とポリシリコン３の接触部９は次の工程(c′)でＰＳＧ
５と酸化膜４を一括して除去することにより行うことが
できる。この際第２層目のポリシリコンが開口部８でポ
リシリコン３および酸化膜４を覆つているためポリシリ
コン３および酸化膜４は、エツチングされない。
ングする。開口部８には該ポリシリコンを残す。本方法
では、電極６とポリシリコン３の接触部９の酸化膜４の
除去は不要でマスク（ＭＣＮＴ）を省略できる。電極６
とポリシリコン３の接触部９は次の工程(c′)でＰＳＧ
５と酸化膜４を一括して除去することにより行うことが
できる。この際第２層目のポリシリコンが開口部８でポ
リシリコン３および酸化膜４を覆つているためポリシリ
コン３および酸化膜４は、エツチングされない。
(c′)ＰＳＧを被着し、電極６とポリシリコン３との接
触部９のＰＳＧ５および酸化膜４を一括して除去する。
同時に開口部８のＰＳＧも除去する。開口部８は当然オ
ーバエツチとなるが第２層目のポリシリコン１０がスト
ツパーとなりポリシリコン３と酸化膜４を保護する。
触部９のＰＳＧ５および酸化膜４を一括して除去する。
同時に開口部８のＰＳＧも除去する。開口部８は当然オ
ーバエツチとなるが第２層目のポリシリコン１０がスト
ツパーとなりポリシリコン３と酸化膜４を保護する。
(d′) マスク（ＳＵＢ）により開口部８の第２層目の
ポリシリコン１０を除去する。
ポリシリコン１０を除去する。
以下の工程は、第３図工程(d)以降と同じであり、重複
を避けるために省略する。またマスク（ＣＯＮＴ）とマ
スク（ＳＩＬ）との相互関係も第４図と同じである。な
お本方法では、第２層目のポリシリコンを用いたが、通
常のダイナミツクＲＡＭは２層ポリシリコンプロセスで
あるため工程増とはならない。またマスク（ＳＵＢ）を
使う工程も通常のダイナミツクＲＡＭには含まれており
本工程も、工程増もしくはマスク数の増加にはならな
い。また第２層目はポリシリコンである必要はなく、メ
タルシリサイドもしくはＭｏなどのピユアメタルもよ
い。したがつて本発明は、２層ポリシリコン（１層はポ
リシリコンである必要はない）を使うプロセスでは、第
２図の発明に比し、マスク（ＭＣＮＴ）を１枚減らすこ
とができる利点を有する。
を避けるために省略する。またマスク（ＣＯＮＴ）とマ
スク（ＳＩＬ）との相互関係も第４図と同じである。な
お本方法では、第２層目のポリシリコンを用いたが、通
常のダイナミツクＲＡＭは２層ポリシリコンプロセスで
あるため工程増とはならない。またマスク（ＳＵＢ）を
使う工程も通常のダイナミツクＲＡＭには含まれており
本工程も、工程増もしくはマスク数の増加にはならな
い。また第２層目はポリシリコンである必要はなく、メ
タルシリサイドもしくはＭｏなどのピユアメタルもよ
い。したがつて本発明は、２層ポリシリコン（１層はポ
リシリコンである必要はない）を使うプロセスでは、第
２図の発明に比し、マスク（ＭＣＮＴ）を１枚減らすこ
とができる利点を有する。
以上説明したように本発明によれば、ポリシリコンＲＯ
Ｍデバイスの上部絶縁膜の除去（いわゆる開口）を腐食
の原因となるＰＳＧ膜の露出なく行うことができ、プロ
グラミングが容易で（低電流で切断でき）かつ信頼性の
高いポリシリコンＲＯＭデバイスが実現できる。
Ｍデバイスの上部絶縁膜の除去（いわゆる開口）を腐食
の原因となるＰＳＧ膜の露出なく行うことができ、プロ
グラミングが容易で（低電流で切断でき）かつ信頼性の
高いポリシリコンＲＯＭデバイスが実現できる。
第１図は、従来のポリシリコンＲＯＭデバイスの断面
図、第２図は、本発明による原理的な参考例の断面図、
第３図は第２図の製作方法を示す図、第４図は、本発明
に用いる主要マスクの相互関係を示す図、第５図は本発
明による一実施例の断面図、第６図はポリシリコンＲＯ
Ｍの切断率と電流との関係を示す図、第７図は本発明に
よる他の実施例の断面図、第８図は第７図の製作方法を
示す図である。 １……Ｓｉ基板、２……Ｓｉ基板上の絶縁膜、３……ポ
リシリコン、ＲＯＭ……デバイス、４……酸化膜、５…
…ＰＳＧ（層間絶縁膜）、６……電極、７……フアイナ
ルパツシベーシヨン膜、８……開口部、９……電極とポ
リシリコン３との接触部、１０……第２層目のポリシリ
コン。
図、第２図は、本発明による原理的な参考例の断面図、
第３図は第２図の製作方法を示す図、第４図は、本発明
に用いる主要マスクの相互関係を示す図、第５図は本発
明による一実施例の断面図、第６図はポリシリコンＲＯ
Ｍの切断率と電流との関係を示す図、第７図は本発明に
よる他の実施例の断面図、第８図は第７図の製作方法を
示す図である。 １……Ｓｉ基板、２……Ｓｉ基板上の絶縁膜、３……ポ
リシリコン、ＲＯＭ……デバイス、４……酸化膜、５…
…ＰＳＧ（層間絶縁膜）、６……電極、７……フアイナ
ルパツシベーシヨン膜、８……開口部、９……電極とポ
リシリコン３との接触部、１０……第２層目のポリシリ
コン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三谷 真一郎 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (56)参考文献 特開 昭56−146268（ＪＰ，Ａ) 特開 昭56−105640（ＪＰ，Ａ) 特開 昭56−7467（ＪＰ，Ａ)
Claims (2)
- 【請求項１】基板上に設けられたポリシリコン層を覆う
層間絶縁膜とパッシベーション膜とを形成し、該層間絶
縁膜及びパッシベーション膜に開口部を形成して書き込
み時には該開口部にて前記ポリシリコン層を焼き切るよ
うにしたポリシリコンヒューズＲＯＭの製造方法におい
て、 前記ポリシリコン層の表面に酸化膜を形成する第１の工
程と、 しかる後、前記ポリシリコン層の両端の端部付近で前記
酸化膜に前記ポリシリコン層を露出させる一対の端部開
口部を形成する第２の工程と、 しかる後、前記酸化膜の上にＰＳＧからなる前記層間絶
縁膜を形成し、その後前記層間絶縁膜を選択的に除去す
ることにより前記ポリシリコン層のほぼ中央の部分と両
端の端部付近とで前記層間絶縁膜にそれぞれ中央開口部
と一対の端部開口部とを同時に形成することにより、前
記中央開口部で前記酸化膜を露出させる一方、前記一対
の端部開口部に前記ポリシリコン層を露出させる第３の
工程と、 しかる後、前記中央開口部に露出した前記酸化膜及び前
記一対の端部開口部の前記ポリシリコン層上にＡｌから
なる電極材料を被着し、少なくとも前記中央開口部の前
記酸化膜上の前記電極材料をドライエッチングによるオ
ーバエッチングを行うことにより前記層間絶縁膜と前記
酸化膜とに形成された前記一対の端部開口部を介して前
記ポリシリコン層に一対の電極を接続するとともに前記
中央開口部の前記酸化膜上の前記電極材料を除去する第
４の工程と、 しかる後、前記電極、前記層間絶縁膜、前記中央開口部
における前記層間絶縁膜の側壁及び該側壁に囲まれた前
記中央開口部の中央部分の前記酸化膜を覆うように前記
パッシベーション膜を形成する第５の工程と、 しかる後、前記中央開口部における前記層間絶縁膜の側
壁を覆う前記パッシベーション膜を残す一方で前記中央
開口部の前記中央部分の前記酸化膜上の前記パッシベー
ション膜を除去することにより、前記中央開口部の前記
中央部分で前記酸化膜を露出させる第６の工程とを少な
くとも含み、 前記第２の工程での前記酸化膜への前記一対の端部開口
部の形成によっても前記ポリシリコン層の前記ほぼ中央
の部分で前記酸化膜は除去されずに前記ポリシリコン層
の前記ほぼ中央の部分を覆う如くに残存し、 前記第３の工程での前記層間絶縁膜への前記中央開口部
と前記一対の端部開口部の形成によっても前記中央開口
部で前記酸化膜は除去されずに前記ポリシリコン層の前
記ほぼ中央の部分を覆う如くに残存し、 さらにその後前記第６の工程での前記中央開口部の前記
中央部分における前記パッシベーション膜の前記除去に
よっても前記中央開口部の前記中央部分で前記酸化膜は
除去されずに前記ポリシリコン層の前記ほぼ中央の部分
を覆う如くに残存し、 前記第６の工程の後で前記酸化膜が前記ポリシリコン層
の前記ほぼ中央の部分で残存した状態で前記開口部にて
前記ポリシリコン層を焼き切ることを特徴とするポリシ
リコンヒューズＲＯＭの製造方法。 - 【請求項２】過大電流により前記ポリシリコン層を焼き
切ることを特徴とする特許請求の範囲第１項記載のポリ
シリコンヒユーズＲＯＭの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7993782A JPH0644606B2 (ja) | 1982-05-14 | 1982-05-14 | ポリシリコンヒューズｒｏｍの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7993782A JPH0644606B2 (ja) | 1982-05-14 | 1982-05-14 | ポリシリコンヒューズｒｏｍの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197764A JPS58197764A (ja) | 1983-11-17 |
| JPH0644606B2 true JPH0644606B2 (ja) | 1994-06-08 |
Family
ID=13704229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7993782A Expired - Lifetime JPH0644606B2 (ja) | 1982-05-14 | 1982-05-14 | ポリシリコンヒューズｒｏｍの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644606B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04158571A (ja) * | 1990-10-22 | 1992-06-01 | Seiko Epson Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190055A (ja) * | 1982-04-29 | 1983-11-05 | Sharp Corp | 半導体装置及びその製造方法 |
-
1982
- 1982-05-14 JP JP7993782A patent/JPH0644606B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58197764A (ja) | 1983-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2875093B2 (ja) | 半導体装置 | |
| JPH05235170A (ja) | 半導体装置 | |
| JPH0645452A (ja) | バイア構造とこれを有する半導体デバイスを形成する方法 | |
| US5465004A (en) | Programmable semiconductor integrated circuits having fusible links | |
| JPH1084042A (ja) | 半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法 | |
| US6025214A (en) | Fusible link structure for semiconductor devices | |
| JPH0793354B2 (ja) | 半導体装置の製造方法 | |
| JPS5877253A (ja) | 集積回路抵抗の作成方法 | |
| US7223668B2 (en) | Method of etching metallic thin film on thin film resistor | |
| JPS63289837A (ja) | 半導体装置の製造方法 | |
| JPH0644606B2 (ja) | ポリシリコンヒューズｒｏｍの製造方法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH02215149A (ja) | 半導体装置とその製造方法 | |
| JP3267281B2 (ja) | 半導体装置の製造方法 | |
| KR20020054888A (ko) | 퓨즈를 포함하는 반도체 장치를 제조하는 방법 | |
| JPH0330986B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| KR20020000920A (ko) | 퓨즈를 포함하는 반도체 장치를 제조하는 방법 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 | |
| JPS58108738A (ja) | 半導体装置用電極の製造方法 | |
| JPS63244644A (ja) | 半導体装置 | |
| KR940008021B1 (ko) | 반도체장치의 배선형성법 | |
| JPH04247642A (ja) | メタルプラグの形成方法 |