JPH0642512B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0642512B2 JPH0642512B2 JP60081244A JP8124485A JPH0642512B2 JP H0642512 B2 JPH0642512 B2 JP H0642512B2 JP 60081244 A JP60081244 A JP 60081244A JP 8124485 A JP8124485 A JP 8124485A JP H0642512 B2 JPH0642512 B2 JP H0642512B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- manufacturing
- design
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 title description 15
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、複数品種の半導体集積回路をシリーズ化し
て製造する際の製造方法にに関する。
て製造する際の製造方法にに関する。
半導体集積回路を多品種少量に製造する方法として、設
計コスト，製造コストを低減する方法が種々提案されて
いる。
計コスト，製造コストを低減する方法が種々提案されて
いる。
その代表的なものが、ゲートアレイである。ゲートアレ
イは、トランジスタ等のパタンを固定し品種によって配
線層のパタンのみを変えることによって所望の集積回路
を得ている。このことによって、設計の容易化、フォト
マスク及び製造工程の一部共通化、パッケージの共通化
等数多くの長所が得られている。しかし、ゲートアレイ
はトランジスタのパタンが固定のため、特性の異なった
多くのトランジスタを柔軟に使った設計が不可能であ
り、素子領域と配線領域が固定のため最適な配線が困難
で、チップサイズが大きくなる欠点があった。
イは、トランジスタ等のパタンを固定し品種によって配
線層のパタンのみを変えることによって所望の集積回路
を得ている。このことによって、設計の容易化、フォト
マスク及び製造工程の一部共通化、パッケージの共通化
等数多くの長所が得られている。しかし、ゲートアレイ
はトランジスタのパタンが固定のため、特性の異なった
多くのトランジスタを柔軟に使った設計が不可能であ
り、素子領域と配線領域が固定のため最適な配線が困難
で、チップサイズが大きくなる欠点があった。
多品種少量に半導体集積回路を製造する他の方法とし
て、スタンダードセル方式がある。この方法は、ゲート
アレイの欠点を改良したもので、特性の異なる多くのト
ランジスタを柔軟に使った設計が可能であり、素子をあ
る程度自由に配置することにより、チップサイズを縮小
することができる。しかし、スタンダードセル方式で
は、ゲートアレイの持っている長所であるフォトマスク
の一部共通化、パッケージの共通化等は望めない。
て、スタンダードセル方式がある。この方法は、ゲート
アレイの欠点を改良したもので、特性の異なる多くのト
ランジスタを柔軟に使った設計が可能であり、素子をあ
る程度自由に配置することにより、チップサイズを縮小
することができる。しかし、スタンダードセル方式で
は、ゲートアレイの持っている長所であるフォトマスク
の一部共通化、パッケージの共通化等は望めない。
本発明は、上述したゲートアレイ方式及びスタンダード
セル方式の問題点を改善したもので、設計・製造の容易
さと、柔軟な回路設計・レイアウト設計との両要求を、
ともに満足することを目的とする。
セル方式の問題点を改善したもので、設計・製造の容易
さと、柔軟な回路設計・レイアウト設計との両要求を、
ともに満足することを目的とする。
複数品種のスタンダードセル方式の半導体集積回路を製
造する際、第１図に示すようにパッド２とチップ１の外
枠のみ固定して製造する。第１図(a)及び(b)は、それぞ
れ異なる品種の半導体集積回路であり、内部のセル３の
配置及び配線４は全く異なる。
造する際、第１図に示すようにパッド２とチップ１の外
枠のみ固定して製造する。第１図(a)及び(b)は、それぞ
れ異なる品種の半導体集積回路であり、内部のセル３の
配置及び配線４は全く異なる。
上記のような設計方法を用いれば、パッドの位置が固定
であることから、製造最終工程の保護膜に対して開けら
れるパッド開口のマスクは共通になる。
であることから、製造最終工程の保護膜に対して開けら
れるパッド開口のマスクは共通になる。
本発明によれば、パッド開口マスクが共通化でき、また
パッド位置が一定であることから、パッケージの共通
化、ワイヤボンディング工程の共通化が可能である。従
って、ゲートアレイの長所である設計・製造の容易さを
引きつぎ、スタンダードセルの欠点である設計・製造の
複雑さを改善している。
パッド位置が一定であることから、パッケージの共通
化、ワイヤボンディング工程の共通化が可能である。従
って、ゲートアレイの長所である設計・製造の容易さを
引きつぎ、スタンダードセルの欠点である設計・製造の
複雑さを改善している。
一方、内部のセル及び配線は自由に設計することができ
るため、スタンダードセルの持つ設計の柔軟さを引きつ
ぎ、スタンダードセル同様にチップサイズを小さくする
ことが可能である。
るため、スタンダードセルの持つ設計の柔軟さを引きつ
ぎ、スタンダードセル同様にチップサイズを小さくする
ことが可能である。
本発明の第一の実施例は、第１図のようにパッドのみを
固定配置し、他の部分は品種毎に自由に設計する方法で
ある。品種毎に自由に設計する部分には、ポリセル方式
等の配置配線法を採用すればよい。
固定配置し、他の部分は品種毎に自由に設計する方法で
ある。品種毎に自由に設計する部分には、ポリセル方式
等の配置配線法を採用すればよい。
本実施例における半導体集積回路の製造工程の前半は、
通常の半導体集積回路の製造工程と何ら変わるところは
ない。すなわち、セル形成工程・配線形成工程は、品種
毎に別個に作成されたマスクを用いて行なわれる。しか
し、保護膜形成工程は、共通のパッド開口マスクを用い
て行なわれる。さらに半導体集積回路の実装工程は、パ
ッド位置が共通であることから、すべて共通の方法で行
なわれる。
通常の半導体集積回路の製造工程と何ら変わるところは
ない。すなわち、セル形成工程・配線形成工程は、品種
毎に別個に作成されたマスクを用いて行なわれる。しか
し、保護膜形成工程は、共通のパッド開口マスクを用い
て行なわれる。さらに半導体集積回路の実装工程は、パ
ッド位置が共通であることから、すべて共通の方法で行
なわれる。
本発明の他の実施例は、第２図のようにパッド１ととも
に入出力バッファ２も固定配置とするものである。入出
力バッファはパッドと直接接続される素子群であるた
め、その位置をパッドの近くに固定しても支障がない。
しかも、入出力バッファはチップ内部の回路の構成とは
著しく異なるため、入出力バッファのみをシリーズ共通
に設計しておくことは、個別設計のコストを減少させる
効果がある。本実施例の半導体集積回路の製造工程は、
第一の実施例の製造工程に準ずる。
に入出力バッファ２も固定配置とするものである。入出
力バッファはパッドと直接接続される素子群であるた
め、その位置をパッドの近くに固定しても支障がない。
しかも、入出力バッファはチップ内部の回路の構成とは
著しく異なるため、入出力バッファのみをシリーズ共通
に設計しておくことは、個別設計のコストを減少させる
効果がある。本実施例の半導体集積回路の製造工程は、
第一の実施例の製造工程に準ずる。
第１図はこの発明の第一の実施例の平面図、第２図はこ
の発明の他の実施例の平面図である。 図において、 １…チップ外枠、２…パッド、３…セル、４…配線、５
…入出力バッファ。
の発明の他の実施例の平面図である。 図において、 １…チップ外枠、２…パッド、３…セル、４…配線、５
…入出力バッファ。
Claims (1)
- 【請求項１】複数品種のスタンダードセル方式の半導体
集積回路を、パッド開口マスクを共通にして製造する事
を特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60081244A JPH0642512B2 (ja) | 1985-04-18 | 1985-04-18 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60081244A JPH0642512B2 (ja) | 1985-04-18 | 1985-04-18 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61240650A JPS61240650A (ja) | 1986-10-25 |
| JPH0642512B2 true JPH0642512B2 (ja) | 1994-06-01 |
Family
ID=13740998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60081244A Expired - Lifetime JPH0642512B2 (ja) | 1985-04-18 | 1985-04-18 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642512B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0158943U (ja) * | 1987-10-07 | 1989-04-13 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132456A (ja) * | 1984-07-24 | 1986-02-15 | Fujitsu Ltd | スタンダ−ド・セル集積回路の製造方法 |
-
1985
- 1985-04-18 JP JP60081244A patent/JPH0642512B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6132456A (ja) * | 1984-07-24 | 1986-02-15 | Fujitsu Ltd | スタンダ−ド・セル集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61240650A (ja) | 1986-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642512B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61224341A (ja) | 半導体集積回路装置 | |
| JPS58116757A (ja) | マスタスライスｌｓｉ | |
| JPH0221145B2 (ja) | ||
| JPS59197151A (ja) | 半導体集積回路装置 | |
| JPS6290948A (ja) | 半導体集積回路装置 | |
| JPH03203363A (ja) | 半導体装置 | |
| JPS61225845A (ja) | 半導体装置 | |
| JPS61208237A (ja) | マスタスライス集積回路 | |
| JPH0230163A (ja) | マスタスライス型半導体集積回路装置およびその製造方法 | |
| JPS59145542A (ja) | 大規模集積回路 | |
| JP2901313B2 (ja) | 大規模集積回路装置 | |
| JP2792447B2 (ja) | 半導体装置の製造方法およびフォトマスク | |
| JP2690617B2 (ja) | マスタースライス方式半導体集積回路装置 | |
| JPH046850A (ja) | 半導体集積回路の自動レイアウト方式 | |
| JPS62159446A (ja) | マスタスライスｌｓｉ | |
| JPH04246857A (ja) | 半導体集積回路装置 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPH04332151A (ja) | 半導体集積回路のレイアウト法 | |
| JPH048948B2 (ja) | ||
| JPH0616535B2 (ja) | 半導体装置 | |
| JPS60119724A (ja) | 半導体装置の製造方法 | |
| JPS63120438A (ja) | 半導体集積回路装置 | |
| JPH0462953A (ja) | ゲートアレー方式ｌｓｉ | |
| JPS6184030A (ja) | ゲ−トアレイマスタスライス集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |