JPH0637293A

JPH0637293A - 光電子集積回路

Info

Publication number: JPH0637293A
Application number: JP4188159A
Authority: JP
Inventors: Goro Sasaki; 吾朗佐々木
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1992-07-15
Filing date: 1992-07-15
Publication date: 1994-02-10

Abstract

(57)【要約】【目的】フォトダイオード（ＰＤ）とトランジスタ
（ＴＲ）とを集積してなる光電子集積回路において、Ｐ
Ｄの暗電流及びＰＤ−ＴＲ間のリーク電流を低減させ、
受信感度の劣化防止と光信号検出機能の誤差低減を図
る。【構成】ＰＤのアノード又はカソードの周りに通電時
に同電位となるガードリング領域を設け、該アノード上
の電極１３ａあるいはカソード上の電極１１ａとＴＲの
ゲート電極とを導通接続する。このとき、ガードリング
領域上の電極１４ａはアノード上の電極１３ａあるいは
カソード上の電極１１ａと同極性同電位とし、暗電流や
リーク電流が各電極１１ａ，１３ａに伝わらないように
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光通信システムに用いら
れる光電子集積回路に係り、より詳細には、フォトダイ
オードとトランジスタとが同一基板上に集積形成された
光電子集積回路に関する。

【０００２】

【従来の技術】光通信システムの中で、フォトダイオー
ド（以下、単にＰＤと称する）が、光ファイバの受光素
子として重要な位置を占めている。特に、ＰＩＮフォト
ダイオード（以下、ＰＩＮ−ＰＤと称する）は、バイア
ス電圧が低く、安価に高速性のものを製造できるので、
中距離伝送や中小容量伝送に良く用いられている。他
方、高速度大容量伝送、長距離伝送には、ＰＩＮ−ＰＤ
をベースとした高感度、高応答性のアバランシェフォト
ダイオード（以下、ＡＰＤと称する）が適しており、こ
の種の用途で広く用いられている。また、最近は、ＰＤ
と増幅用トランジスタとを同一半導体基板上に形成した
光電子集積回路の提案が種々なされている。

【０００３】例えば、同一半導体基板上に、一つのＰＩ
Ｎ−ＰＤと三つのＨＥＭＴ（高速度トランジスタ）とを
形成した光電子集積回路の試作例（Goro Sasaki 他、IE
EEJOUNAL OF LIGHTWAVE TECHNOLOGY,VOL.7,NO.10,OCTOB
ER 1989,P1510 〜1514参照）、同一半導体基板上に、Ｐ
ＩＮ−ＰＤと複数のＨＢＴ（ＨＥＭＴや各種ＦＥＴを含
むヘテロ接合トランジスタ）とを形成した光電子集積回
路の試作例（S.CHANDRASEKHAR 他、IEEE PHOTONICS TE
CHNOLOGY LETTERS.VOL.2 NO.7,JULY 1990,P505〜P506参
照）等が報告されている。

【０００４】これら光電子集積回路のうち、ＰＤについ
ては、半導体基板上に、ｎ型（又はｐ型）不純物が添加
されたｎ（ｐ）半導体層と、不純物無添加の高抵抗半導
体層と、ｐ型（又はｎ型）不純物が添加されたｐ（ｎ）
半導体層とがこの順に形成されており、ｎ半導体層上に
ｎ型のオーミック電極、ｐ半導体層上にｐ型のオーミッ
ク電極が夫々形成され、更に、最上の半導体層であって
受光領域となる部位を除くｐ（又はｎ）半導体層が除去
されている。

【０００５】

【発明が解決しようとする課題】上記構造のＰＤは、拡
散法、エッチング等、汎用の技術を用いることができる
ので、その作成が容易となるが、反面、ｐ半導体層とｎ
半導体層との間に流れる暗電流が大きい欠点があった。
そのため、このＰＤと各種トランジスタとを同一基板上
に集積して光電子集積回路を構成した場合に、上記暗電
流がトランジスタのゲート電極に流れてショットノイズ
等が発生し、受光感度の劣化を招く問題があった。しか
も、素子間にリーク電流が流れる場合もあり、これがＰ
Ｄの暗電流を増加させて同様の問題を生じていた。

【０００６】また、この種の光電子集積回路は光信号検
出機能を有している。この機能は、ＰＤのアノード電極
とカソード電極のうち、トランジスタのゲート電極と導
通接続された電極でない側の電極（以下、光信号検出電
極と称する）を流れる電流が、光信号が入射されたとき
に増加することを検出することにより実現される。その
ため、光信号が入射していない状態でこの光信号検出電
極を流れる電流即ち暗電流が大きいと光信号が入射した
ときとの電流変化が相対的に小さくなりすぎて光信号検
出機能に誤差を生じる。従来のＰＤを含む場合には、こ
の暗電流の影響で光信号検出機能の不良を生じる等の問
題を生じていた。

【０００７】本発明は上記課題に鑑み創案されたもの
で、その目的とするところは、素子間のリーク電流、Ｐ
Ｄの暗電流を低減する構造を有する光電子集積回路を提
供することにある。

【０００８】

【課題を解決するための手段】本発明では、従来構造の
光電子集積回路において、ＰＤ（受光素子）側に新規な
ガードリング構造を付設するとともに、該ＰＤのアノー
ド電極あるいはカソード電極と電界効果型トランジスタ
のゲート電極またはバイポーラ接合型トランジスタのベ
ース電極を導通接続することを特徴とする。

【０００９】

【作用】新規に設けられたガードリング領域を所定の半
導体領域と通電時にほぼ同電位とすることにより、半導
体表面を流れる暗電流または半導体基板表面のチャネル
等を介して流れるリーク電流がガードリング領域で遮ら
れ、受光領域に達しにくくなる。このガードリングされ
た受光素子のアノード電極あるいはカソード電極を電界
効果型トランジスタのゲート電極またはバイポーラ接合
型トランジスタのベース電極と導通接続することによ
り、暗電流またはリーク電流の影響が抑制され、光信号
検出動作の信頼性が向上する。

【００１０】

【実施例】本発明の実施例の説明に先立ち、実施例の要
部であるＰＤの構造と暗電流またはリーク電流の抑制に
関して、図１〜図７を参照して説明する。各図中、
（ａ）はＰＤの正面図、（ｂ）はそのＡ−Ａ’断面構造
図、（ｃ）は回路記号図である。

【００１１】図１は本発明にかかわる第１の型のＰＤの
構造を示す。半導体基板１０表面に、ｎ半導体層（カソ
ード）１１、不純物無添加の高抵抗半導体層（ｉ層）１
２が形成され、更に、高抵抗半導体層１２上にｐ半導体
から成る受光領域（アノード）１３と、この受光領域１
３を所定間隔をもって囲むｐ半導体のガードリング領域
１４とが形成されている。そしてｎ半導体層１１表面に
カソード電極（第１の電極）１１ａ、受光領域１３表面
にアノード電極（第２の電極）１３ａ、ガードリング領
域１４にガードリング電極（第３の電極）１４ａが夫々
設けられている。なお、図示を省略しているが、これら
アノード電極１３ａとガードリング電極１４ａ、または
カソード電極１１ａとガードリング電極１４ａとは通電
時にほぼ同電位となる構造を有している。

【００１２】図２は本発明にかかわる第２の型のＰＤの
構造を示す。このＰＤは、第１の型のＰＤと同一構造で
あるが、ｎ半導体とｐ半導体とが図１と逆になってい
る。即ち、半導体基板２０表面に、ｐ半導体層（アノー
ド）２１、不純物無添加の高抵抗半導体層（ｉ層）２２
が形成され、更に、高抵抗半導体層２２上にｎ半導体か
ら成る受光領域（カソード）２３と、この受光領域２３
を所定間隔をもって囲むｎ半導体のガードリング領域２
４とが形成されている。そしてｐ半導体層２１表面にア
ノード電極（第１の電極）２１ａ、受光領域２３表面に
カソード電極（第２の電極）２３ａ、ガードリング領域
２４にガードリング電極（第３の電極）２４ａが夫々設
けられている。

【００１３】以上はメサ型ＰＤの場合であるが、イオン
注入により同一構造のものを作製することができる。図
３はこの場合の構造を示したもので、各要素の符号（３
０〜３４ａ）は、夫々図１及び図２に示した要素と対応
したものになっている。

【００１４】図１〜図３のような構造のＰＤでは、受光
領域（１３、２３、３３）とガードリング領域（１４、
２４、３４）、または半導体領域（１１、２１、３１）
とガードリング領域（１４、２４、３４）が通電時にほ
ぼ同電位とになっているので、半導体表面を流れる暗電
流がガードリング領域（１４、２４、３４）で遮られ、
受光領域（１３、２３、３３）に達しにくくなる。従っ
て、この受光領域（１３、２３、３３）の電極（１３
ａ、２３ａ、３３ａ）あるいは半導体層（１１、２１、
３１）の電極（１１ａ、２１ａ、３１ａ）に電界効果型
トランジスタ（図示省略）のゲート電極またはバイポー
ラ接合型トランジスタ（図示省略）のベース電極を導通
接続することにより、暗電流の影響が抑制される。

【００１５】また、図４本発明にかかわる第３の型のＰ
Ｄの構造を示す。半導体基板４０上に、ｎ半導体層（カ
ソード）４１、不純物無添加の高抵抗半導体層（ｉ層）
４２、ｐ半導体から成る受光領域（アノード）４３がこ
の順に形成されており、また、ｎ半導体層４１の周りに
は、所定間隔で、ｎ半導体からなるガードリング領域４
４が形成されている。そして、ｎ半導体層４１にカソー
ド電極（第１の電極）４１ａ、受光領域４３にアノード
電極（第２の電極）４３ａ、ガードリング領域４４にガ
ードリング電極（第３の電極）４４ａが夫々設けられて
いる。なお、図示を省略しているが、アノード電極４３
ａとガードリング領域４４ａは通電時に同電位となる構
造を有している。

【００１６】図５は本発明にかかわる第４の型のＰＤの
構造を示す。このＰＤは、第３の型のＰＤと同一構造で
あるが、ｎ半導体とｐ半導体とが図４と逆になってい
る。即ち、半導体基板５０上に、ｐ半導体層（アノー
ド）５１、不純物無添加の高抵抗半導体層（ｉ層）５
２、ｎ半導体から成る受光領域（カソード）５３がこの
順に形成されており、また、ｐ半導体層５１の周りに
は、所定間隔で、ｐ半導体からなるガードリング領域５
４が形成されている。そして、ｐ半導体層５１にアノー
ド電極（第１の電極）５１ａ、受光領域５３にカソード
電極（第２の電極）５３ａ、ガードリング領域５４にガ
ードリング電極（第３の電極）５４ａが夫々設けられて
いる。

【００１７】図４及び図５の構造のＰＤでは、半導体基
板（４０、５０）に隣接する半導体層（４１、５１）と
ガードリング領域（４４、５４）とがほぼ同電位になっ
ているので、半導体基板表面のチャネル等を介して流れ
るリーク電流がガードリング領域（４４、５４）で遮ら
れ、受光領域（４３、５３）に達しにくくなる。従っ
て、この受光領域（４３、５３）の電極（４３ａ、５３
ａ）、あるいは半導体層（４１、５１）の電極（４１
ａ、５１ａ）に電界効果型トランジスタ（図示省略のゲ
ート電極またはバイポーラ接合型トランジスタ（図示省
略）のベース電極を導通接続することにより、暗電流の
影響が抑制される。

【００１８】更に、図６、図７には、図１〜図５に示し
たＰＤを組み合わせた第５、６の型の構造が示されてい
る。まず図６を参照すると、半導体基板６０表面に、ｎ
半導体層（カソード）６１、不純物無添加の高抵抗半導
体層（ｉ層）６２が形成され、更に、高抵抗半導体層６
２上にｐ半導体から成る受光領域（アノード）６３と、
この受光領域６３を所定間隔をもって囲むｐ半導体の第
１のガードリング領域６４とが形成されている。また、
ｎ半導体層６１の周りには、所定間隔で、ｎ半導体から
なる第２のガードリング領域６５が形成されている。そ
してｎ半導体層６１表面にカソード電極（第１の電極）
６１ａ、受光領域６３表面にアノード電極（第２の電
極）６３ａ、第１のガードリング領域６４に第１ガード
リング電極（第３の電極）６４ａ、第２のガードリング
領域６５に第２ガードリング電極（第４の電極）６５ａ
が夫々設けられている。なお、図示を省略してあるが、
アノード電極６３ａと第１ガードリング電極６４ａまた
はカソード電極６１ａと第１ガードリング電極６４ａ、
カソード電極６１ａと第２のガードリング電極６５ａ
は、通電時に夫々同電位となる構造となっている。

【００１９】図７も同一構造であるが、ｎ半導体とｐ半
導体とが図６と逆になっている。即ち、半導体基板７０
表面に、ｐ半導体層（アノード）７１、不純物無添加の
高抵抗半導体層（ｉ層）７２が形成され、更に、高抵抗
半導体層７２上にｎ半導体から成る受光領域（カソー
ド）７３と、この受光領域７３を所定間隔をもって囲む
ｎ半導体の第１のガードリング領域７４とが形成されて
いる。また、ｐ半導体層７１の周りには、所定間隔で、
ｐ半導体からなる第２のガードリング領域７５が形成さ
れている。そしてｎ半導体層７１表面にアノード電極
（第１の電極）７１ａ、受光領域７３表面にカソード電
極（第２の電極）７３ａ、第１のガードリング領域７４
に第１ガードリング電極（第３の電極）７４ａ、第２の
ガードリング領域７５に第２ガードリング電極（第４の
電極）７５ａが夫々設けられている。なお、カソード電
極７３ａと第１ガードリング電極７４ａまたはアノード
電極７１ａと第１ガードリング電極７４ａ、アノード電
極７１ａと第２ガードリング電極７５ａは、通電時に夫
々同電位となる構造となっている。

【００２０】図６及び図７の構造のＰＤでは、図１〜図
５に示したＰＤの特徴をそのまま有しており、暗電流と
リーク電流との影響を共に低減することができる。

【００２１】以上、図４〜７はメサ型ＰＤの場合である
が、これらの場合も図１、２における図３のようにイオ
ン注入により同一構造のものを作製することができる。

【００２２】次に、図面を参照して本発明の実施例を説
明する。本実施例では、同一半導体基板上に図１〜図７
の構造のＰＤとトランジスタとを周知の製造方法により
形成する。例えば、光電子集積回路の試作例を示した前
述の文献に記載された製造過程において、フォトマスク
パターンを改変することで、各ガードリング領域（１
４、２４、３４、４４、５４、６４、７４）とその電極
（１４ａ、２４ａ、３４ａ、４４ａ、５４ａ、６４ａ、
７４ａ）とを受光領域等の形成過程で同時形成する。な
お、トランジスタには、ＦＥＴ等を含むＨＢＴ、あるい
は通常のバイポーラ接合トランジスタが用いられる。以
下、説明の便宜のため、各素子については回路記号で表
し、その接続状態については回路構成図で表す。

【００２３】図８〜図１１に本発明の一実施例に係る光
電子集積回路の回路構成図を示す。図８（ａ）〜（ｆ）
は、図１の構造のＰＤを含む回路構成例、図９（ａ）〜
（ｆ）は図２の構造のＰＤを含む回路構成例、図１０
（ａ）〜（ｆ）は、図４の構造のＰＤを含む回路構成
例、図１１（ａ）〜（ｆ）は図５の構造のＰＤを含む回
路構成例であり、夫々、（ａ）および（ｄ）はＦＥＴ、
（ｂ）および（ｅ）はｎｐｎ型バイポーラトランジス
タ、（ｃ）および（ｆ）はｐｎｐ型バイポーラトランジ
スタとの接続状態を表している。

【００２４】これらの図において、各ＰＤの電極のう
ち、ガードリング領域が配された側のものはガードリン
グ電極と同極性となっているが、更にこれら電極の電位
をほぼ同じにしたときは、半導体基板その他の半導体表
面を流れてきた表面暗電流、あるいはトランジスタとＰ
Ｄとの間を流れるリーク電流は全てガードリング領域に
流れ込み、ＰＤの当該電極に導通接続されたトランジス
タのゲート電極を流れる電流に影響を与えない。したが
って、ショットノイズによる受信感度の劣化を有効に防
止することができる。各図（ａ）〜（ｃ）はこの状態を
図示している。

【００２５】また、光信号検出機能は、前述のように、
光信号検出電極（トランジスタと導通接続されていない
ＰＤ電極）を流れる暗電流が大きいと光信号が入射した
ときとの電流変化が相対的に小さくなりすぎて誤差を生
じる。この暗電流はＰＤの表面暗電流及び素子間のリー
ク電流が支配的である。そこで光信号検出電極とその周
りのガードリング電極とをほぼ同電位とすることで暗電
流やリーク電流を低減させ、光信号検出機能の誤差を小
さくしている。各図（ｄ）〜（ｆ）はこの状態を図示し
ている。

【００２６】なお、本実施例では、前記図６及び図７に
対応する場合の説明を省略しているが、以上の説明から
暗電流及びリーク電流の双方が低減し、上記以上の効果
が得られることは明らかである。

【００２７】

【発明の効果】以上の説明から明らかなように、本発明
の光電子集積回路によれば、受光素子の暗電流及び受光
素子とトランジスタとの間のリーク電流が低減するの
で、受信感度の劣化が回避され、光信号検出機能の誤差
も小さくなる効果がある。これにより、その動作信頼性
が従来構造の回路に比べて格段に向上する。

【図面の簡単な説明】

【図１】（ａ）は本発明の原理を説明するためのＰＤの
正面図、（ｂ）はそのＡ−Ａ’断面構造図、（ｃ）は回
路記号図である。

【図２】（ａ）は上記ＰＤと導電型の異なるＰＤの正面
図、（ｂ）はそのＡ−Ａ’断面構造図、（ｃ）は回路記
号図である。

【図３】（ａ）図１及び図２のＰＤと等価のイオン注入
法により作製されたＰＤの正面図、（ｂ）はそのＡ−
Ａ’断面構造図である。

【図４】（ａ）は本発明の原理を説明するための他のＰ
Ｄの正面図、（ｂ）はそのＡ−Ａ’断面構造図、（ｃ）
は回路記号図である。

【図５】（ａ）は図４のＰＤと導電型の異なるＰＤの正
面図、（ｂ）はそのＡ−Ａ’断面構造図、（ｃ）は回路
記号図である。

【図６】（ａ）は本発明の原理を説明するための他のＰ
Ｄの正面図、（ｂ）はそのＡ−Ａ’断面構造図、（ｃ）
は回路記号図である。

【図７】（ａ）は図６のＰＤと導電型の異なるＰＤの正
面図、（ｂ）はそのＡ−Ａ’断面構造図、（ｃ）は回路
記号図である。

【図８】（ａ）〜（ｆ）は、図１の構造のＰＤを含む光
電子集積回路の構成例を示す図である。

【図９】（ａ）〜（ｆ）は、図２の構造のＰＤを含む光
電子集積回路の構成例を示す図である。

【図１０】（ａ）〜（ｆ）は、図４の構造のＰＤを含む
光電子集積回路の構成例を示す図である。

【図１１】（ａ）〜（ｆ）は、図５の構造のＰＤを含む
光電子集積回路の構成例を示す図である。

【符号の説明】

１０，２０，３０，４０，５０，６０，７０…半導体基
板、１１，２１，３１，４１，５１，６１，７１…半導
体層（カソード／アノード）、１１ａ，２１ａ，３１
ａ，４１ａ，５１ａ，６１ａ，７１ａ…上記半導体層上
の電極、１２，２２，３２，４２，５２，６２，７２…
高抵抗半導体層（ｉ層）、１３，２３，３３，４３，５
３，６３，７３…受光領域（アノード／カソード）、１
３ａ，２３ａ，３３ａ，４３ａ，５３ａ，６３ａ，７３
ａ…上記受光領域上の電極、１４，２４，３４，４４，
５４，６４，６４，７４，７５…ガードリング領域、１
４ａ，２４ａ，３４ａ，４４ａ，５４ａ，６４ａ，６４
ａ，７４ａ，７５ａ…ガードリング電極。

Claims

【特許請求の範囲】

【請求項１】同一半導体基板上に受光素子と少なくと
も一つの電界効果型トランジスタとを形成して成る光電
子集積回路であって、該受光素子を、前記基板表面に形成された第１導電型半導体領域と、前記第１導電型半導体領域の上部に形成された第２導電
型半導体領域から成る受光領域と、前記第１導電型半導体領域の上部に形成され前記受光領
域を所定間隔をもって囲む第２導電型半導体から成るガ
ードリング領域と、前記第１導電型半導体領域表面に設けられた第１の電極
と、受光領域及びガードリング領域の各表面に設けられた第
２及び第３の電極と、を含んで構成するとともに、前記第１及び第２の電極のいずれか一方を、前記電界効
果型トランジスタのゲート電極と導通接続して成る光電
子集積回路。
【請求項２】前記第１導電型半導体領域と前記受光領
域の間に、これらの領域に比べて高抵抗の領域を介在
し、この高抵抗領域の表面に前記第２導電型半導体から
成るガードリング領域を形成することを特徴とする請求
項１に記載の光電子集積回路。
【請求項３】同一半導体基板上に受光素子と少なくと
も一つの電界効果型トランジスタとを形成して成る光電
子集積回路であって、該受光素子を、前記基板表面に形成された第１導電型半導体領域と、前記第１導電型半導体領域の上部に形成された第２導電
型半導体領域から成る受光領域と、前記半導体基板表面に形成され前記第１導電型半導体領
域を所定間隔をもって囲む第１導電型半導体から成るガ
ードリング領域と、前記第１導電型半導体領域及びガードリング領域の各表
面に設けられ通電時にほぼ同電位となる第１及び第３の
電極と、前記受光領域表面に設けられた第２の電極と、を含んで構成するとともに、前記第１及び第２の電極のいずれか一方を、前記電界効
果型トランジスタのゲート電極と導通接続して成る光電
子集積回路。
【請求項４】前記第１導電型半導体領域と前記受光領
域の間に、これらの領域に比べて高抵抗の領域を介在す
ることを特徴とする請求項３に記載の光電子集積回路。
【請求項５】同一半導体基板上に受光素子と少なくと
も一つの電界効果型トランジスタとを形成して成る光電
子集積回路であって、該受光素子を、前記半導体表面に形成された第１導電型半導体層領域
と、前記第１導電型半導体領域の上部に形成された第２導電
型半導体領域から成る受光領域と、前記第１導電型半導体領域の上部に形成され前記受光領
域を所定間隔をもって囲む第２導電型半導体から成る第
１のガードリング領域と、前記半導体表面に形成され前記第１導電型半導体領域を
所定間隔をもって囲む第１導電型半導体から成る第２の
ガードリング領域と、前記第１導電型半導体領域及び前記第２のガードリング
領域の各表面に設けられ通電時にほぼ同電位となる第１
及び第４の電極と、前記受光領域及び前記第１ガードリング領域の各表面に
設けられた第２及び第３の電極と、を含んで構成するとともに、前記第１及び第２の電極のいずれか一方を、前記電界効
果型トランジスタのゲート電極と導通接続して成る光電
子集積回路。
【請求項６】前記第１導電型半導体領域と前記受光領
域の間に、これらの領域に比べて高抵抗の領域を介在
し、この高抵抗領域の表面に前記第２導電型半導体から
成る第１のガードリング領域を形成することを特徴とす
る請求項５の光電子集積回路。
【請求項７】同一半導体基板上に受光素子と少なくと
も一つのバイポーラ接合型トランジスタとを形成して成
る光電子集積回路であって、該受光素子を、前記基板表面に形成された第１導電型半導体領域と、前記第１導電型半導体領域の上部に形成された第２導電
型半導体領域から成る受光領域と、前記第１導電型半導体領域の上部に形成され前記受光領
域を所定間隔をもって囲む第２導電型半導体から成るガ
ードリング領域と、前記第１導電型半導体領域表面に設けられた第１の電極
と、受光領域及びガードリング領域の各表面に設けられた第
２及び第３の電極と、を含んで構成するとともに、前記第１及び第２の電極のいずれか一方を、前記バイポ
ーラ接合型トランジスタのベース電極と導通接続して成
る光電子集積回路。
【請求項８】前記第１導電型半導体領域と前記受光領
域の間に、これらの領域に比べて高抵抗の領域を介在
し、この高抵抗領域の表面に前記第２導電型半導体から
成るガードリング領域を形成することを特徴とする請求
項７に記載の光電子集積回路。
【請求項９】同一半導体基板上に受光素子と少なくと
も一つのバイポーラ接合型トランジスタとを形成して成
る光電子集積回路であって、該受光素子を、前記基板表面に形成された第１導電型半導体領域と、前記第１導電型半導体領域の上部に形成された第２導電
型半導体領域から成る受光領域と、前記半導体基板表面に形成され前記第１導電型半導体領
域を所定間隔をもって囲む第１導電型半導体から成るガ
ードリング領域と、前記第１導電型半導体領域及びガードリング領域の各表
面に設けられ通電時にほぼ同電位となる第１及び第３の
電極と、前記受光領域表面に設けられた第２の電極と、を含んで構成するとともに、前記第１及び第２の電極のいずれか一方を、前記バイポ
ーラ接合型トランジスタのベース電極と導通接続して成
る光電子集積回路。
【請求項１０】前記第１導電型半導体領域と前記受光
領域の間に、これらの領域に比べて高抵抗の領域を介在
することを特徴とする請求項９に記載の光電子集積回
路。
【請求項１１】同一半導体基板上に受光素子と少なく
とも一つのバイポーラ接合型トランジスタとを形成して
成る光電子集積回路であって、該受光素子を、前記半
導体表面に形成された第１導電型半導体層領域と、前記第１導電型半導体領域の上部に形成された第２導電
型半導体領域から成る受光領域と、前記第１導電型半導体領域の上部に形成され前記受光領
域を所定間隔をもって囲む第２導電型半導体から成る第
１のガードリング領域と、前記半導体基板表面に形成され前記第１導電型半導体領
域を所定間隔をもって囲む第１導電型半導体から成る第
２のガードリング領域と、前記第１導電型半導体領域及び前記第２のガードリング
領域の各表面に設けられ通電時にほぼ同電位となる第１
及び第４の電極と、前記受光領域及び前記第１ガードリング領域の各表面に
設けられた第２及び第３の電極と、を含んで構成するとともに、前記第１及び第２の電極のいずれか一方を、前記バイポ
ーラ接合型トランジスタのベース電極と導通接続して成
る光電子集積回路。
【請求項１２】前記第１導電型半導体領域と前記受光
領域の間に、これらの領域に比べて高抵抗の領域を介在
し、この高抵抗領域の表面に前記第２導電型半導体から
成る第１のガードリング領域を形成することを特徴とす
る請求項１１に記載の光電子集積回路。