JPH06349899A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06349899A JPH06349899A JP5133187A JP13318793A JPH06349899A JP H06349899 A JPH06349899 A JP H06349899A JP 5133187 A JP5133187 A JP 5133187A JP 13318793 A JP13318793 A JP 13318793A JP H06349899 A JPH06349899 A JP H06349899A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- width
- carrier tape
- wide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】幅広のリードと通常幅のリードと同じ幅になる
ようにウインドウ部全域に渡って幅広のリードにスリッ
トが形成され、広範囲な実装に対応させる。 【構成】キャリア・テープ所定の箇所に配置された半導
体ペレット11の電極12にはキャリア・テープ14により各
々方向が固定されたリード15の各一端が接続されてい
る。キャリア・テープ14はフィルムに薄膜のリード15を
固着させたものであり、所定領域にフィルム削除部分す
なわちウインドウ部16（16a ，16b ）がある。ウインド
ウ部にはリード15の配列のみが露呈しており、ユーザが
実装に合わせて任意にリードを切断する領域である。リ
ード15は通常の信号用リード15a とそれに比べて幅広の
リード15b が混在する。このリード15b をウインドウ部
内全域に渡ってスリット17を設け、各リード幅を均一化
している。
ようにウインドウ部全域に渡って幅広のリードにスリッ
トが形成され、広範囲な実装に対応させる。 【構成】キャリア・テープ所定の箇所に配置された半導
体ペレット11の電極12にはキャリア・テープ14により各
々方向が固定されたリード15の各一端が接続されてい
る。キャリア・テープ14はフィルムに薄膜のリード15を
固着させたものであり、所定領域にフィルム削除部分す
なわちウインドウ部16（16a ，16b ）がある。ウインド
ウ部にはリード15の配列のみが露呈しており、ユーザが
実装に合わせて任意にリードを切断する領域である。リ
ード15は通常の信号用リード15a とそれに比べて幅広の
リード15b が混在する。このリード15b をウインドウ部
内全域に渡ってスリット17を設け、各リード幅を均一化
している。
Description
【０００１】
【産業上の利用分野】この発明はキャリア・テープ方式
の半導体装置の実装に関し、特にユーザの実装に広範囲
に対応できる半導体装置に関する。
の半導体装置の実装に関し、特にユーザの実装に広範囲
に対応できる半導体装置に関する。
【０００２】
【従来の技術】キャリア・テープ方式の半導体装置で
は、リードあるいはボンディング部の抵抗分やインダク
タンス分を小さくする必要性から、電源用リード等、大
きい電流を必要とするリードの幅は他の通常の信号用リ
ードよりも幅広く形成されている。
は、リードあるいはボンディング部の抵抗分やインダク
タンス分を小さくする必要性から、電源用リード等、大
きい電流を必要とするリードの幅は他の通常の信号用リ
ードよりも幅広く形成されている。
【０００３】上記構成の半導体装置によれば、キャリア
・テープに固定されたリードの幅は通常の幅と、それよ
り幅広のリードが混在する形態となる。このキャリア・
テープをパッケージに接続する場合、シングルポイント
・ボンディング法によって各リードとパッケージ内部の
配線パターンとが接続される。このとき、リード幅の違
いによりボンディング条件が異なり、ボンディングツー
ルを変更したり、工程が長くなったりする問題がある。
・テープに固定されたリードの幅は通常の幅と、それよ
り幅広のリードが混在する形態となる。このキャリア・
テープをパッケージに接続する場合、シングルポイント
・ボンディング法によって各リードとパッケージ内部の
配線パターンとが接続される。このとき、リード幅の違
いによりボンディング条件が異なり、ボンディングツー
ルを変更したり、工程が長くなったりする問題がある。
【０００４】上記問題を解決する構成として特開平２−
２９５１４３があげられる。この構成によれば幅広のリ
ードがボンディングされる部分で分割されており、通常
のリード幅と同様になっているので等しいボンディング
条件が得られることにより一括ボンディングを可能とし
ている。
２９５１４３があげられる。この構成によれば幅広のリ
ードがボンディングされる部分で分割されており、通常
のリード幅と同様になっているので等しいボンディング
条件が得られることにより一括ボンディングを可能とし
ている。
【０００５】図４は上記特開平の構成の要部の拡大図で
あり、キャリア・テープのリード31のうち通常の信号用
リード31a と混在する幅広のリード31b がパッケージ32
の内部端子33とボンディングされる部分で分割されてい
る。これにより各リード幅は均一化されボンディング条
件を同じにすることができる。
あり、キャリア・テープのリード31のうち通常の信号用
リード31a と混在する幅広のリード31b がパッケージ32
の内部端子33とボンディングされる部分で分割されてい
る。これにより各リード幅は均一化されボンディング条
件を同じにすることができる。
【０００６】しかし、上記構成ではデバイスホールの領
域内で幅広のリードは幅広のまま存在している。デバイ
スホールはキャリア・テープの支持がなくリードだけが
存在する領域である。この領域はキャリア・テープのウ
インドウ部と同じ役割を果たす領域であり、ユーザが実
装時に対応させて任意の長さでリードを切断する。ユー
ザが一括ボンディングを望むなら、このデバイスホール
の領域で幅広のリードが形成されている部分を避けてリ
ードを切断する必要がある。従って、この構成ではユー
ザの実装時の余裕度が狭められ、広範囲な実装に対応で
きない。
域内で幅広のリードは幅広のまま存在している。デバイ
スホールはキャリア・テープの支持がなくリードだけが
存在する領域である。この領域はキャリア・テープのウ
インドウ部と同じ役割を果たす領域であり、ユーザが実
装時に対応させて任意の長さでリードを切断する。ユー
ザが一括ボンディングを望むなら、このデバイスホール
の領域で幅広のリードが形成されている部分を避けてリ
ードを切断する必要がある。従って、この構成ではユー
ザの実装時の余裕度が狭められ、広範囲な実装に対応で
きない。
【０００７】
【発明が解決しようとする課題】従来ではキャリア・テ
ープのデバイスホールにおいて通常の幅のリードとそれ
よりも幅広のリードとが混在するので、ユーザの実装の
余裕度が狭められ、広範囲な実装に対応できないという
欠点がある。
ープのデバイスホールにおいて通常の幅のリードとそれ
よりも幅広のリードとが混在するので、ユーザの実装の
余裕度が狭められ、広範囲な実装に対応できないという
欠点がある。
【０００８】この発明は上記のような事情を考慮してな
されたものであり、その目的は、キャリア・テープのウ
インドウ部内の任意の箇所でリードが各々同じ幅で切断
される半導体装置を提供することにある。
されたものであり、その目的は、キャリア・テープのウ
インドウ部内の任意の箇所でリードが各々同じ幅で切断
される半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】この発明の半導体装置
は、半導体ペレットに配置される複数の電極と、前記電
極に各一端が接続されキャリア・テープにより各々方向
が固定されたリードと、前記キャリア・テープの所定領
域が削除され前記リードの配列のみが露呈するウインド
ウ部と、少なくとも前記ウインドウ部全域に渡って形成
される、前記リードのうち他と比べて幅広のリードを分
割しこのウインドウ部内で各リード幅を均一化するため
のスリットとを具備したことを特徴とする。
は、半導体ペレットに配置される複数の電極と、前記電
極に各一端が接続されキャリア・テープにより各々方向
が固定されたリードと、前記キャリア・テープの所定領
域が削除され前記リードの配列のみが露呈するウインド
ウ部と、少なくとも前記ウインドウ部全域に渡って形成
される、前記リードのうち他と比べて幅広のリードを分
割しこのウインドウ部内で各リード幅を均一化するため
のスリットとを具備したことを特徴とする。
【００１０】
【作用】この発明では、ウインドウ部全域に渡って形成
されるスリットにより、ウインドウ部内は電源用のリー
ド等大電流に用いる幅広のリードと通常の信号用リード
とは同じ幅にする。これにより、ユーザはウインドウ部
内の任意の箇所でリードを切断しても各リードの幅は均
一になる。
されるスリットにより、ウインドウ部内は電源用のリー
ド等大電流に用いる幅広のリードと通常の信号用リード
とは同じ幅にする。これにより、ユーザはウインドウ部
内の任意の箇所でリードを切断しても各リードの幅は均
一になる。
【００１１】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１（ａ）はこの発明に係るキャリア・テ
ープ方式の半導体装置の構成を示す平面図であり、図１
（ｂ）は同図（ａ）の要部をより具体的に示す平面図で
ある。キャリア・テープ所定の箇所に配置された半導体
ペレット11の電極12にはキャリア・テープ14により各々
方向が固定されたリード15の各一端が接続されている。
キャリア・テープ14は例えばポリイミドフィルムに薄膜
のリード15を固着させたものであり、所定領域でポリイ
ミドフィルムが削除されている。このポリイミドフィル
ム削除部分がすなわちウインドウ部16（16a ，16b ）で
あり、ウインドウ部にはリード15の配列のみが露呈して
おり、ユーザが実装に合わせて任意にリードを切断する
領域である。
り説明する。図１（ａ）はこの発明に係るキャリア・テ
ープ方式の半導体装置の構成を示す平面図であり、図１
（ｂ）は同図（ａ）の要部をより具体的に示す平面図で
ある。キャリア・テープ所定の箇所に配置された半導体
ペレット11の電極12にはキャリア・テープ14により各々
方向が固定されたリード15の各一端が接続されている。
キャリア・テープ14は例えばポリイミドフィルムに薄膜
のリード15を固着させたものであり、所定領域でポリイ
ミドフィルムが削除されている。このポリイミドフィル
ム削除部分がすなわちウインドウ部16（16a ，16b ）で
あり、ウインドウ部にはリード15の配列のみが露呈して
おり、ユーザが実装に合わせて任意にリードを切断する
領域である。
【００１２】上記リード15の配列には通常の信号用リー
ド15a とそれに比べて幅広のリード15b が混在してい
る。リード15b は例えば電源用リードであり、後でパッ
ケージ内部端子と接続したときのボンディング部の抵抗
分やインダクタンス分を小さくする必要性からリード幅
を大きくしている。このリード15b をウインドウ部内全
域に渡ってスリット17を設け、各リード幅を均一化して
いる。
ド15a とそれに比べて幅広のリード15b が混在してい
る。リード15b は例えば電源用リードであり、後でパッ
ケージ内部端子と接続したときのボンディング部の抵抗
分やインダクタンス分を小さくする必要性からリード幅
を大きくしている。このリード15b をウインドウ部内全
域に渡ってスリット17を設け、各リード幅を均一化して
いる。
【００１３】図１（ｂ）はウインドウ部16（16a ，16b
）内のリード15a ，15b をより具体的に示している。
スリット17によって幅広のリード15a を分割しこのウイ
ンドウ部内で各リード幅を均一化している。ウインドウ
部16a の幅は１mm程度、ウインドウ部16b の幅は０．８
mm程度設けている。これにより、ユーザはウインドウ部
16内任意の箇所でリードを切断し実装に合わせることが
できる。
）内のリード15a ，15b をより具体的に示している。
スリット17によって幅広のリード15a を分割しこのウイ
ンドウ部内で各リード幅を均一化している。ウインドウ
部16a の幅は１mm程度、ウインドウ部16b の幅は０．８
mm程度設けている。これにより、ユーザはウインドウ部
16内任意の箇所でリードを切断し実装に合わせることが
できる。
【００１４】図２，図３は上記構成の半導体装置をＰＧ
Ａ（pin grid array package）等の挿入実装用パッケー
ジに実装したときの要部を示す平面図である。パッケー
ジ21のキャビティ部22にキャリア・テープ14により配線
された半導体ペレット11が実装される。図２はウインド
ウ部16a の任意の位置でリード切断後、パッケージ21内
の端子23に幅広のリード15b がスリット17が設けられる
ことによって通常の信号用リード15a と同じ幅でボンデ
ィングされている。図３はウインドウ部16b の任意の位
置でリード切断後、パッケージ21内の端子23に幅広のリ
ード15b が通常の信号用リード15a と同じ幅でボンディ
ングされている。
Ａ（pin grid array package）等の挿入実装用パッケー
ジに実装したときの要部を示す平面図である。パッケー
ジ21のキャビティ部22にキャリア・テープ14により配線
された半導体ペレット11が実装される。図２はウインド
ウ部16a の任意の位置でリード切断後、パッケージ21内
の端子23に幅広のリード15b がスリット17が設けられる
ことによって通常の信号用リード15a と同じ幅でボンデ
ィングされている。図３はウインドウ部16b の任意の位
置でリード切断後、パッケージ21内の端子23に幅広のリ
ード15b が通常の信号用リード15a と同じ幅でボンディ
ングされている。
【００１５】上記実施例の構成によれば、ウインドウ部
全域に渡って形成されるスリットにより、ウインドウ部
内は電源用のリードのような大電流に用いる幅広のリー
ドと通常の信号用リードとは同じ幅にされる。これによ
り、ユーザはウインドウ部内の任意の箇所でリードを切
断でき、広範囲な実装に対応できる。
全域に渡って形成されるスリットにより、ウインドウ部
内は電源用のリードのような大電流に用いる幅広のリー
ドと通常の信号用リードとは同じ幅にされる。これによ
り、ユーザはウインドウ部内の任意の箇所でリードを切
断でき、広範囲な実装に対応できる。
【００１６】
【発明の効果】以上説明したようにこの発明によれば、
ウインドウ部全域に渡って形成されるスリットにより、
ウインドウ部内でリードの幅は均一化されているので、
ユーザはウインドウ部内の任意の箇所でリードを切断で
き広範囲な実装に対応できる半導体装置が提供できる。
ウインドウ部全域に渡って形成されるスリットにより、
ウインドウ部内でリードの幅は均一化されているので、
ユーザはウインドウ部内の任意の箇所でリードを切断で
き広範囲な実装に対応できる半導体装置が提供できる。
【図１】この発明に係るキャリア・テープ方式の半導体
装置の構成を示す平面図。
装置の構成を示す平面図。
【図２】図１の構成を第１のパッケージに実装したとき
の要部を示す平面図。
の要部を示す平面図。
【図３】図１の構成を第２のパッケージに実装したとき
の要部を示す平面図。
の要部を示す平面図。
【図４】従来のキャリア・テープ方式の半導体装置の構
成の問題部分の平面図。
成の問題部分の平面図。
11…半導体ペレット、12…電極、12…半導体ペレット、
14…キャリア・テープ 15…リード、16…ウインドウ部、17…スリット。
14…キャリア・テープ 15…リード、16…ウインドウ部、17…スリット。
Claims (1)
- 【請求項１】 半導体ペレットに配置される複数の電極
と、 前記電極に各一端が接続されキャリア・テープにより各
々方向が固定されたリードと、 前記キャリア・テープの所定領域が削除され前記リード
の配列のみが露呈するウインドウ部と、 少なくとも前記ウインドウ部全域に渡って形成される、
前記リードのうち他と比べて幅広のリードを分割しこの
ウインドウ部内で各リード幅を均一化するためのスリッ
トとを具備したことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133187A JP2878929B2 (ja) | 1993-06-03 | 1993-06-03 | 半導体装置 |
| KR1019940012237A KR0138491B1 (ko) | 1993-06-03 | 1994-06-01 | 캐리어 테이프방식의 반도체장치 |
| US08/399,992 US5528077A (en) | 1993-06-03 | 1995-03-06 | Flexible tab semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133187A JP2878929B2 (ja) | 1993-06-03 | 1993-06-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06349899A true JPH06349899A (ja) | 1994-12-22 |
| JP2878929B2 JP2878929B2 (ja) | 1999-04-05 |
Family
ID=15098735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5133187A Expired - Fee Related JP2878929B2 (ja) | 1993-06-03 | 1993-06-03 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5528077A (ja) |
| JP (1) | JP2878929B2 (ja) |
| KR (1) | KR0138491B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905300A (en) * | 1994-03-31 | 1999-05-18 | Vlsi Technology, Inc. | Reinforced leadframe to substrate attachment |
| JP3243684B2 (ja) * | 1995-09-12 | 2002-01-07 | シャープ株式会社 | デバイスの実装構造 |
| US6956282B1 (en) * | 1997-11-05 | 2005-10-18 | Texas Instruments Incorporated | Stabilizer/spacer for semiconductor device |
| TW359383U (en) * | 1997-12-19 | 1999-05-21 | Hon Hai Prec Ind Co Ltd | Protection cover for heat transfer dielectrics |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2299724A1 (fr) * | 1975-01-29 | 1976-08-27 | Honeywell Bull Soc Ind | Perfectionnements aux supports de conditionnement de micro-plaquettes de circuits integres |
| US4801999A (en) * | 1987-07-15 | 1989-01-31 | Advanced Micro Devices, Inc. | Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers |
| JPH0628273B2 (ja) * | 1987-10-05 | 1994-04-13 | 富士通株式会社 | Ｉｃ支持フィルムとそれを塔載したキャリア |
| US4761563A (en) * | 1987-10-27 | 1988-08-02 | International Business Machines Corporation | Asynchronous multiphase switching gear |
| JP2564623B2 (ja) * | 1988-09-16 | 1996-12-18 | スズキ株式会社 | 内燃機関のピストン |
| DE69018846T2 (de) * | 1989-02-10 | 1995-08-24 | Fujitsu Ltd | Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben. |
| US5075252A (en) * | 1990-05-14 | 1991-12-24 | Richard Schendelman | Interdigitated trans-die lead method of construction for maximizing population density of chip-on-board construction |
| US5168345A (en) * | 1990-08-15 | 1992-12-01 | Lsi Logic Corporation | Semiconductor device having a universal die size inner lead layout |
| US5138429A (en) * | 1990-08-30 | 1992-08-11 | Hewlett-Packard Company | Precisely aligned lead frame using registration traces and pads |
-
1993
- 1993-06-03 JP JP5133187A patent/JP2878929B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-01 KR KR1019940012237A patent/KR0138491B1/ko not_active IP Right Cessation
-
1995
- 1995-03-06 US US08/399,992 patent/US5528077A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR0138491B1 (ko) | 1998-06-15 |
| US5528077A (en) | 1996-06-18 |
| JP2878929B2 (ja) | 1999-04-05 |
| KR950001965A (ko) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03227541A (ja) | 半導体装置 | |
| JPH06349899A (ja) | 半導体装置 | |
| EP0446868A1 (en) | Tape carrier having improved test pads | |
| JPS622628A (ja) | 半導体装置 | |
| JPS5963751A (ja) | 半導体装置 | |
| JP2768111B2 (ja) | Ｔａｂ−集積回路の製造方法およびその製造方法のためのｔａｂテープ | |
| JPS61240603A (ja) | 角形チツプ抵抗器 | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JPH0124959Y2 (ja) | ||
| JP2530115B2 (ja) | 半導体装置 | |
| JP2637369B2 (ja) | 電子部品のテーピング方法 | |
| JPH06295934A (ja) | フィルムキャリアリード及びそれを用いたｌｓｉ構造 | |
| JPS6023168Y2 (ja) | サ−マルヘツド | |
| JPH05308207A (ja) | 高周波用半導体パッケージ | |
| JPH06224537A (ja) | 表面実装用リードピッチ変換基板 | |
| JPS60180157A (ja) | 皮膜抵抗器の製造方法 | |
| JPS5986202A (ja) | 厚膜抵抗素子 | |
| JPH0364003A (ja) | 自動車用電子回路装置 | |
| JPH0823009A (ja) | 半導体装置の製造方法 | |
| JPS61230351A (ja) | 混成集積回路 | |
| JPH02125653A (ja) | 混成集積回路装置 | |
| JPH01194429A (ja) | 集積回路ｔａｂテープ | |
| JPH05160183A (ja) | 半導体装置の製造方法 | |
| JPH0758243A (ja) | 半導体パッケージ | |
| JPH0430441A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |