JPH06334404A - 誘電体共振器を含むフィルタ装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ＴＥＭモード誘電体共振器を含むバンドパス
フィルタにおける相互結合キャパシタンスの値の変動を
抑える。ストレーキャパシタンスの対称性を良くする。 【構成】 第１及び第２の誘電体共振器１，２をキャパ
シタンスで結合した構成のバンドパスフィルタにおい
て、相互結合キャパシタンス及び入力及び出力結合キャ
パシタンスを多層基板３で構成する。相互結合キャパシ
タンスを２つのキャパシタンスの並列回路で構成する。
この２つのキャパシタンスの電極導体層を第１及び第２
の平面において点対称に配置する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、携帯電話等の無線周波
数帯域の回路装置に使用される複数個のＴＥＭモード誘
電体共振器を含むフィルタ装置に関する。

【０００２】

【従来の技術】基板上に第１及び第２の誘電体共振器を
配置し、入力端子と第１の誘電体共振器との間に入力結
合キャパシタンスを設け、出力端子と第２の誘電体共振
器との間に出力結合キャパシタンスを設け、第１及び第
２の誘電体共振器の相互間に相互結合用キャパシタンス
を設けた構成のフィルタは公知である。また、本件特許
出願人は、入力結合キャパシタンス、出力結合キャパシ
タンス及び相互結合キャパシタンスを多層基板で構成す
ることを試みた。

【０００３】

【発明が解決しようとする課題】ところで、相互結合キ
ャパシタンスの対向する電極導体層を多層基板内の異な
る平面に設ける場合には、パターンずれにより、所望の
結合容量を得ることができないことがある。また、相互
結合キャパシタンスの一対の電極導体層は異なる高さ位
置に配設されるためにこれ等とグランドとの間のストレ
ーキャパシタンスがアンバランスになる。

【０００４】そこで、本発明の目的は、相互結合キャパ
シタンスの値を所望値にすることができ、且つストレー
キャパシタンスのバランスを良くすることができるフィ
ルタ装置を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
の本発明は、実施例を示す図面の符号を参照して説明す
ると、共振孔を有する柱状誘電体と前記共振孔に設けら
れた内導体と前記誘電体の外周面に設けられた外導体と
を夫々有している少なくとも第１及び第２の誘電体共振
器１、２と、前記第１及び第２の誘電体共振器１、２を
一方の主面で支持するように形成され且つ前記第１及び
第２の誘電体共振器の相互間に接続された相互結合キャ
パシタンスを内部に含んでいる多層基板３とを備えたフ
ィルタ装置であり、前記相互結合キャパシタンスＣc は
互いに並列接続された第１及び第２のキャパシタンスＣ
c1、Ｃc2を有し、前記第１のキャパシタンスＣc1の前記
第１の誘電体共振器１に接続された第１の電極導体層４
３ａ及び前記第２のキャパシタンスＣc2の前記第２の誘
電体共振器２に接続された第２の電極導体層４３ｂは前
記多層基板３内の第１の平面に配置されていると共に相
互に点対称となるパターンを有し、前記第１のキャパシ
タンスＣc1の前記第２の誘電体共振器２に接続された第
３の電極導体層４７ａ及び前記第２のキャパシタンスＣ
c2の前記第１の誘電体共振器１に接続された第４の電極
導体層４７ｂは前記第１の平面と異なる厚み方向の位置
の第２の平面に配置されていると共に相互に点対称とな
るパターンを有し、前記第１の電極導体層４３ａは前記
第３の電極導体層４７ａに対向する部分を有するように
配置され、前記第２の電極導体層４３ｂは前記第４の電
極導体層４７ｂに対向する部分を有するように配置され
ていることを特徴とするフィルタ装置に係わるものであ
る。

【０００６】

【発明の作用及び効果】本発明では、相互結合キャパシ
タンスが第１及び第２のキャパシタンスＣc1、Ｃc2に分
割され、第１及び第２の誘電体共振器１、２に接続され
る第１及び第２の電極導体層４３ａ、４３ｂが第１の平
面に配置され、これ等の対向する第３及び第４の電極導
体層４７ａ、４７ｂが第２の平面に配置され、夫々点対
称のパターンを有しているので、第１の平面における第
１及び第２の電極導体層４３ａ、４３ｂと第２の平面に
おける第３及び第４の電極導体層４７ａ、４７ｂとのパ
ターンずれが生じても合計のキャパシタンスの値の変化
が実質的に生じない。即ち、第１のキャパシタンスＣc1
の値が増大すると、この分だけ第２のキャパシタンスＣ
c2の値が減少し、合計値の変化が生じない。また、第１
のキャパシタンスＣc1の電極導体層４３ａ、４７ａとグ
ランドとの間の関係と、第２のキャパシタンスＣc2の電
極導体層４３ｂ、４７ｂとグランドとの間の関係とが同
一になるので、ストレーキャパシタンスの対称性が良く
なる。

【０００７】

【実施例】次に、図１〜図１１を参照して本発明の実施
例に係わるＴＥＭモード誘電体共振器を使用したバンド
パスフィルタ装置を説明する。

【０００８】このバンドパスフィルタは図１に示すよう
に第１及び第２の誘電体共振器１、２と、キャパシタン
ス（コンデンサ）のための導体層及びグランド導体層等
を有する多層基板３との組み合わせによって構成されて
いる。第１及び第２の誘電体共振器１、２は、図１〜図
３から明らかなように比誘電率が例えば約８８の柱状又
は円筒状磁器から成る第１及び第２の誘電体４、５と、
第１及び第２の共振孔６、７内に設けられた第１及び第
２の内導体８、９と、誘電体４、５の外周面１０、１１
に設けられた外導体１２、１３とから成る。なお、第１
及び第２の内導体８、９に連続的に第１及び第２の接続
導体１４、１５が設けられている。これ等の第１及び第
２の接続導体１４、１５は誘電体４、５の一方の端面を
通って外周面１０、１１まで延在している。また、第１
及び第２の誘電体４、５の他方の端面上には第１及び第
２の内導体８、９を第１及び第２の外導体１２、１３に
接続するための第１及び第２の短絡導体１６、１７が設
けられている。第１及び第２の誘電体共振器１、２は実
質的に同一に構成されているので、図２に第１の誘電体
共振器１のみを詳しく示し、第２の誘電体共振器２の詳
しい図示は省略する。なお、内導体８、９と、外導体１
２、１３と、接続導体１４、１５と、短絡導体１６、１
７は夫々銀ペーストを塗布して焼き付けた導電体膜から
成る。なお、各導体を銅メッキ等で形成することもでき
る。

【０００９】このバンドパスフィルタを得るために同軸
型ＴＥＭモード誘電体共振器１、２には、図４のように
入力結合キャパシタンスＣa と出力結合キャパシタンス
Ｃbと第１及び第２の相互結合キャパシタンスＣc1、Ｃc
2とが接続される。また、第１及び第２のストレーキャ
パシタンスＣ1 、Ｃ2 が生じる。入力結合キャパシタン
スＣa は信号入力端子Ｔ1 と第１の共振器１の一端との
間に接続され、出力結合キャパシタンスＣb は第２の共
振器２の一端と出力端子Ｔ2 との間に接続され、第１及
び第２の相互結合キャパシタンスＣc1、Ｃc2は第１及び
第２の共振器１、２の一端の相互間に接続される。第１
及び第２のストレーキャパシタンスＣ1、Ｃ2 は第１及
び第２の共振器１、２の一端とグランドとの間に生じ
る。第１及び第２の共振器１、２の他端即ち外導体１
２、１３はグランドに接続されている。

【００１０】多層基板３は、図１及び図３で鎖線で区分
して示すように同一の比誘電率の同一材料からなる第
１、第２、第３、第４及び第５の誘電体層１８、１９、
２０、２１、２２と各種の導体層とを有する。多層基板
３は第１〜第５の誘電体層１８〜２２を得るための同一
厚さのグリーンシート（未焼成磁器シート）に導電性ペ
ーストを所定パターンに夫々塗布して積層し、焼成した
ものであり、焼成後においては第１〜第５の誘電体層１
８〜２２は一体化されているが、ここでは説明の都合上
区分されている。第１、第２、第４及び第５の誘電体層
１８、１９、２１、２２の比誘電率は第３の誘電体層２
０の比誘電率よりも低く設定されている。

【００１１】多層基板３の平坦な表面２３即ち第１の誘
電体層１８の表面には図５に示すようにグランド導体層
２４と第１及び第２の接続導体層２５、２６とが設けら
れている。グランド導体層２４は第１及び第２の共振器
１、２の外導体１２、１３に対応する部分を有し、ここ
には図３に示すように半田２７によって第１及び第２の
共振器１、２の外導体１２、１３が夫々固着されてい
る。第１及び第２の接続導体層２５、２６は第１及び第
２の共振器１、２の第１及び第２の接続導体１４、１５
に対応するように配置され、第１及び第２の接続導体１
４、１５が半田（図示せず）で夫々固着されている。第
１の誘電体層１８には４箇所にヴィア（Ｖｉａ）ホール
が表面から裏面に至るように設けられ、ここには導体２
７、２８、２９、３０が充填されている。

【００１２】第２の誘電体層２２はストレーキャパシタ
ンスＣ1 、Ｃ2 を小さくすることを目的として設けたも
のであり、この表面には図５のヴィアホール導体２７、
２８、２９、３０に接続される４つの接続導体層３１、
３２、３３、３４が設けられている。各接続導体層３
１、３２、３３、３４は導体３５、３６、３７、３８が
充填されたヴィアホールを夫々有する。

【００１３】第３の誘電体層２０の一方の主面（第１の
平面）には図７に示すようにグランド接続用導体層３
９、４０及び入出力キャパシタンス用導体層４１、４２
及び相互結合キャパシタンス用の第１及び第２の電極導
体層４３ａ、４３ｂが設けられている。グランド接続用
導体層３９、４０は図６の第２の誘電体層１９のヴィア
ホール導体３５、３６に接続されるように配設され、こ
れ等にも導体４４、４５が充填されたヴィアホールが設
けられている。入出力キャパシタンス用導体層４１、４
２は図６の第２の誘電体層１９のヴィアホール導体３
７、３８に接続されるように配設されている。一対の入
出力結合キャパシタンス用導体層４１、４２の延長部４
１ａ、４２ａにはヴィアホールが設けられ、ここに導体
４６ａ、４６ｂが充填されている。また、一対の入出力
結合キャパシタンス用導体層４２、４３には第１及び第
２の相互結合キャパシタンス用の第１及び第２の電極導
体層４３ａ、４３ｂが接続されている。この一対の相互
結合キャパシタンス用の第１及び第２の電極導体層４３
ａ、４３ｂは第４の誘電体層２１の表面（第２の主面）
の一対の相互結合キャパシタンス用の第３及び第４の電
極導体層４７ａ、４７ｂに対向して第１及び第２の相互
結合キャパシタンスＣc1、Ｃc2を形成する。相互結合キ
ャパシタンスは対向する電極導体層４３ａ、４７ａ又は
４３ｂ、４７ｂのいずれか一方のみでも得ることができ
る。しかし、ここでは、パタ−ンずれによる相互結合キ
ャパシタンスの値の変化を抑えるため及びストレーキャ
パシタンスの対称性を良くするために、２つの相互結合
キャパシタンスＣc1、Ｃc2が設けられ、第１及び第２の
電極導体層４３ａ、４３ｂが図７の第３の誘電体層２０
の表面（第１の主面）の垂直方向の中心線と水平方向の
中心線との交点からなる中心点を基準にして点対称のパ
タ−ンを有する。また、第３及び第４の電極導体層４７
ａ、４７ｂも図８に示すように第４の誘電体層２１の主
面（第２の平面）の中心点を基準にして点対称のパタ−
ンを有する。図７の第１〜第４の電極導体層４３ａ、４
３ｂ、４７ａ、４７ｂとの関係から明らかなようにそれ
ぞれが水平方向（左右方向）に延びており、且つ、第１
及び第２の電極導体層４３ａ、４３ｂよりも第３及び第
４の電極導体層４７ａ、４７ｂが幅狭に形成されてい
る。従って、第１〜第４の電極導体層４３ａ、４３ｂ、
４７ａ、４７ｂの垂直方向のパタ−ンずれが生じても容
量値の変化は生じない。また、水平方向のパタ−ンずれ
が生じた時には、一方のキャパシタンスＣc1が大きくな
ると他方のキャパシタンスＣc2が小さくなり、合計値の
変化が生ない。更に、グランドとの対称性をよくするた
めに各導体層３９、４０、４１ａ、４２、４２ａ、を図
７でに点対称に配置し、図８の２つの導体層５０、５１
ｂも点対称に配置している。

【００１４】第４の誘電体層２１には図８に示すように
一対の相互結合キャパシタンス用の第３及び第４の電極
導体層４７ａ、４７ｂの他にグランド接続用導体層４
８、４９と入力及び出力結合キャパシタンス用導体層５
０、５１が設けられている。四角形の導体層４８、４
９、５０、５１には導体５２、５３、５４、５５が充填
されたヴィアホールが設けられている。なお、図８の接
続用導体層４８、４９は図７のヴィアホール導体４４、
４５に接続される。また、図８の相互結合キャパシタン
ス用の第３及び第４の電極導体層４７ａ、４７ｂは図７
のヴィアホール導体４６ａ、４６ｂに接続される。図８
の相互結合キャパシタンス用第３及び第４の電極導体層
４７ａ、４７ｂは図７の相互結合キャパシタンス用の第
１及び第２の電極導体層４３ａ、４３ｂに対向してい
る。また、図８の入出力結合キャパシタンス用導体層５
０、５１は図７の入出力結合キャパシタンス用導体層４
１、４２に対向している。従って、図７及び図８の導体
層のパターンによって図４のキャパシタンスＣa 、Ｃb
、Ｃc1、Ｃc2が得られる。

【００１５】図９に示す第５の誘電体層２２の表面には
図８の第４の誘電体層２１のヴィアホール導体５２、５
３、５４、５５に接続されるように接続用導体層５６、
５７、５８、５９が設けられており、これ等には導体６
０、６１、６２、６３が充填されたヴィアホールが設け
られている。第５の誘電体層２２の裏面即ち多層基板３
の裏面には図１０に示すようにグランド導体層６４と第
１及び第２の端子導体層６５、６６が設けられている。
グランド導体層６４は図９に示すヴィアホール導体６
０、６１に接続され、第１及び第２の端子導体層６５、
６６は図９に示すヴィアホール導体６２、６３に夫々接
続されている。図１０の裏面の第１及び第２の端子導体
層６５、６６は図４の入力端子Ｔ1 と出力端子Ｔ2 に対
応する。

【００１６】図７の第１及び第２の電極導体層４３ａ、
４３ｂと多層基板３の表面のグランド導体層２４との間
及び図８の第３及び第４の電極導体層４７ａ、４７ｂと
多層基板３の裏面のグランド導体層６４との間に図４に
示すストレーキャパシタンスＣ1 、Ｃ2 が生じる。しか
し、相互結合キャパシタンスＣc1、Ｃc2を得るための第
３の誘電体層２０の厚さ即ち導体層４３ａ、４３ｂと導
体層４７ａ、４７ｂとの相互間隔よりもグランド導体層
２４と導体層４３ａ、４３ｂとの相互間隔及びグランド
導体層６４と導体層４７ａ、４７ｂとの相互間隔が大き
く設定されていると共に、第１、第２、第４及び第５の
誘電体層１８、１９、２１、２２の比誘電率が第３の誘
電体層２０の比誘電率よりも小さく設定されているの
で、ストレーキャパシタンスＣ1 、Ｃ2 は比較的小さい
値になる。

【００１７】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 接続導体１４、１５を設ける代りに、独立の接
続部材で内導体８、９を多層基板３の導体層２５、２６
に接続することができる。 （２） 多層基板３の側面に第１及び第２の端子導体層
６５、６６の延長導体層及びグランド導体層６４の延長
導体層を設けることができる。 （３） 誘電体共振器をさらに付加して３段以上のフィ
ルタを構成する場合にも本発明を適用することができ
る。 （４） 短絡導体層１６、１７を省いて１／２波長型の
共振器１、２を構成することができる。 （５） 第２及び第４の誘電体層１９、２１を省いて３
層構造にすることができる。 （６） 厚膜導体によるグランド導体層２４の代りに金
属板を表面２３に固着し、ここに共振器１、２の外導体
１２、１３を接続してもよい。

【図面の簡単な説明】

【図１】実施例のフィルタを示す斜視図である。

【図２】誘電体共振器の断面図である。

【図３】図１のフィルタを図５及び図７のＡ−Ａ線に対
応する位置で示す中央縦断面図である。

【図４】図１のフィルタの等価回路図である。

【図５】第１の誘電体層の平面図である。

【図６】第２の誘電体層の平面図である。

【図７】第３の誘電体層の平面図である。

【図８】第４の誘電体層の平面図である。

【図９】第５の誘電体層の平面図である。

【図１０】第５の誘電体層の底面図である。

【符号の説明】

１ 第１の誘電体共振器 ２ 第２の誘電体共振器 ３ 多層基板

Claims (1)

【特許請求の範囲】
1. 【請求項１】 共振孔を有する柱状誘電体と前記共振孔
   に設けられた内導体と前記誘電体の外周面に設けられた
   外導体とを夫々有している少なくとも第１及び第２の誘
   電体共振器（１、２）と、 前記第１及び第２の誘電体共振器（１、２）を一方の主
   面で支持するように形成され且つ前記第１及び第２の誘
   電体共振器の相互間に接続された相互結合キャパシタン
   スを内部に含んでいる多層基板（３）とを備えたフィル
   タ装置であり、 前記相互結合キャパシタンス（Ｃc ）は互いに並列接続
   された第１及び第２のキャパシタンス（Ｃc1、Ｃc2）を
   有し、 前記第１のキャパシタンス（Ｃc1）の前記第１の誘電体
   共振器（１）に接続された第１の電極導体層（４３ａ）
   及び前記第２のキャパシタンス（Ｃc2）の前記第２の誘
   電体共振器（２）に接続された第２の電極導体層（４３
   ｂ）は前記多層基板（３）内の第１の平面に配置されて
   いると共に相互に点対称となるパターンを有し、 前記第１のキャパシタンス（Ｃc1）の前記第２の誘電体
   共振器（２）に接続された第３の電極導体層（４７ａ）
   及び前記第２のキャパシタンス（Ｃc2）の前記第１の誘
   電体共振器（１）に接続された第４の電極導体層（４７
   ｂ）は前記第１の平面と異なる厚み方向の位置の第２の
   平面に配置されていると共に相互に点対称となるパター
   ンを有し、 前記第１の電極導体層（４３ａ）は前記第３の電極導体
   層（４７ａ）に対向する部分を有するように配置され、 前記第２の電極導体層（４３ｂ）は前記第４の電極導体
   層（４７ｂ）に対向する部分を有するように配置されて
   いることを特徴とするフィルタ装置。